JPS59152654A - 絶縁形半導体装置 - Google Patents

絶縁形半導体装置

Info

Publication number
JPS59152654A
JPS59152654A JP58027165A JP2716583A JPS59152654A JP S59152654 A JPS59152654 A JP S59152654A JP 58027165 A JP58027165 A JP 58027165A JP 2716583 A JP2716583 A JP 2716583A JP S59152654 A JPS59152654 A JP S59152654A
Authority
JP
Japan
Prior art keywords
electrode terminal
tablet
frame
molding
lead frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58027165A
Other languages
English (en)
Inventor
Katsuyuki Nakayama
勝之 中山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP58027165A priority Critical patent/JPS59152654A/ja
Publication of JPS59152654A publication Critical patent/JPS59152654A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/10155—Shape being other than a cuboid
    • H01L2924/10156—Shape being other than a cuboid at the periphery
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する技術分野〕 本発明は絶縁形半導体装置にかがシ、特に放熱体への取
シ付はタブレットと半導体スイッチとを内部絶縁する絶
縁形半導体装置に関する。
〔従来技術〕
従来、内部絶縁形半導体装置は第１図に示すように半導
体ペレット４を接着（以下マウントと呼ぶ）するフレー
ム３と金属製（一般にはＱが用いられる）のタブレット
１との間にセラミック２を絶縁材としてサンドイッチ構
造にし、これを絶縁樹脂５でモールドしたものが知られ
ている。
この構造の装置の製作にあたっては裏表のメタライズさ
れたセラミック板２に前記フレーム３とタブレット１を
それぞれはんだ付けし、絶縁用樹脂でモールド封止（一
般にはトランスファモールド成形）したものである。リ
ードフレーム３はそ°のま＼外部電極端子６−２として
取シ出され、また同様に半導体ペレットの他の物。
極は内部接続線（以下ボンティング線と呼ぶ）、例えば
７−１．７−２でペレット４と外部電極端子６−１．６
−３とそれぞれ接続し取シ出される。また図において１
−ａは複数個隣接しているフレーム間をつないでいる部
分で、素子をモールド成形した後リード端子のタイバー
切断と同時切シ離される個所である。
第２図は最近紹介された絶縁形構造でペレットをマウン
トするフレームを兼ねる金属製タブレット（一般にはＣ
ｕ）に非絶縁形と同様半導体ペレット４を直接マウント
するとともに、このフレームの一部を外部電極端子６−
２として取シ出す。半導体ペレットの他の電極は第１図
のものと同様にボンディング線７−１．７−２でそれぞ
れ接続され、例えば６−１．６−３として取シ出される
。このようにマウントおよびボンディングされたものは
、特に放熱体との絶縁耐圧によシ桐脂厚ｔ、、’ｔ、を
充分管理しモーノリ゛封入される。一般にとのｔ、、’
ｔ、およびｔ３の厚さは要求する絶縁耐圧から０．４〜
Ｑ、５ｍｍ程度であシ、組立封入時にとの部分のバラツ
キを押え精度をあげる目的と第１図のものと同様複数個
隣接しているフレーム間をつなぐ目的で外部取シ出し端
子とは逆の方向に１−ｂなる金属製フレームの角が設け
である。これはモールド成形後、素子間を切離すため外
部に露出することになる。
しかし、このように形成された絶縁形半導体装置はそれ
ぞれ次のような欠点を持っている。
すなわち、第１図のセラミックを使用するものは、セラ
ミックそのものが高価であるばかりでなく、製造面にお
いても、まずタブレットの裏表にそれぞれメタライズを
施したセラミック２をはんだ付けし、さらにこのセラミ
ック２上にペレット４をマウントし、外部電極として取
如出すリードフレーム３をはんだ付けする構造であり、
作業工程的にも複雑で工程が長くカシ、コスト高になる
欠点がある。
また、第２図の金属製タブレット全体を絶縁樹脂５で覆
うものについては絶縁樹脂を充填する場合第２図の１．
．１．の樹脂厚精度を出すためにタブレット１の一方の
端子を樹脂封入時に外部で固定（第２図の１−ｂ部）す
る取シ出しピンの必要がある。
この固定のだめのピン（タブレットの一部）は樹脂封入
後根元で切断されるものの、外部に露出しておシ、取り
伺ける放熱体との間で沿面放電し、絶縁耐圧がこの部分
で決ってしまう欠点がある。
また、樹脂充填時に生じ易い樹脂内の気泡（ボイド）も
、タブレットとの絶縁を取っている面積が広いため確率
も高くなる。Ｊ さらに、絶縁距離（ｔＩ、ｔ２）も一般的には０．４〜
Ｑ、５　ｍｍであり、放熱体と゛の実装時に起り易い金
属クズなどにより樹脂へのキズで絶縁耐圧を低下させる
欠点を持っている。
〔発明の目的〕
本発明はこれらの欠点を解決するためになされたもので
、非絶縁型、およびセラミックによる内部絶縁型と外観
上は変らないで、セラミックを除き、この部分に絶縁樹
脂を充填する基本構造を特徴とし、その目的は既存の製
造組立設備の小俊更で、製造コストの安価な１．シかも
従来製品との実装、取り扱いは変わらない高絶縁耐圧を
持った絶縁形半導体装置を提供するにある。
〔発明の構成〕
本発明は半導体チップをはんだ等によシ導電的に接着し
一つの電極端子とするリードフレームと、前記半導体チ
ップを内部接続線で接続する他のリードフレームと、さ
らにこれらの各リードフレ・−ムと外部放熱体との機械
的取付用の金属製タブレットと、前記各要素？ｃ′電気
的に絶縁すると共に、ＷｉＪ記半導体チップを保護する
絶縁樹脂とを含むことを特徴とする絶縁形半導体装置に
ある。
〔実施例」 以下本発明を実施例に基き詳細に説明する。
第３図（ａ）Φ）は本発明の一実施例による絶縁形半導
体装置の側面および上面から見た概略説明図である。
本発明の基本構造は第１図に示す従来タイプの絶縁用セ
ラミンク板を取シ除き、この部分に樹脂′を充填したも
ので、この場合の缶属製タブレット１の目的は一つには
実装取り扱面で第１図に示す従来タイプと互換性を持た
せるため、即ち・放熱体との締付は強度および接触面と
の物理的、機械的強匿を保ち互換性を持たせる。今一づ
は素子の熱抵抗特性を改善するものである。
第３図（ａ）Φンにおいて半導体ベレット４は導電的に
電極端子３にマウントされ外部電極端子６−２とじ１取
り出されて°いるが、このフレーム３は搭載する半導体
ベレット面積と同等あるいは少し太き目の構造としてお
り、他の外部リード電極６−１．６−３と共に金腐製タ
ブレット１は１−ａで隣接した複数個のタブレットが準
備され、（但しフレームとタブレットの対は数は一般に
は同じ数になっている）モールド成形時にはじめて９Ｆ
定の成形治具によシ組合わされモールド封入し一体化さ
れる。なお成形絶縁材としてはエポキシあるいはシリコ
ン等の絶縁樹脂を使うのがよい。
この場合、第２図に示す従来タイプの絶縁耐圧を決める
樹脂厚部は本発明の実施例の第３図テＩｄ、　ヘＬ／ッ
ト４が搭載されるフレーム３０面積が小さいため、ｔ１
＋ｊｉ１部の寸法軸度も構造的に高く、さらに樹脂充填
時に生じ易い樹脂内の気泡（ボイド）発生確率も極めて
小さくなり、製造面の歩留りも大幅に向上するといり特
徴を持っている。
なお第３図（ａ）Φンに示す符号で説明しな力・ったも
のは、第１図（ａ）（１））オヨび第２図（ａ）（ｂ）
に準する。
〔発明の効果〕
以上説明したように、本発明によれば従来タイプに比べ
、製造面で簡単になシ、自動化も按易になシ、また高価
なセラミック板を使わず、モールド封入工程での作業歩
留シも高く、さらに使ｈ］面における互換性のある女価
な絶縁形半導体装置を実現することができる。
【図面の簡単な説明】
る。 １・・・・・・金属製タブレット、２・・・・・・セラ
ミック板、３・・・・・・ペレットマウント用フレーム
、４・・・・・・半導体ペレット、５・・・・・・絶縁
樹脂、６．６−１．６−２゜６−３・・・・・・リード
電極端子、７．７−１．７−２．７−３・・・・・・接
続線（ボンティングワイヤ）、］−ａ・・・・・・隣接
したタブレットの切断個所、１−ｂ・・・・・・固定用
ビン。

Claims (1)

    【特許請求の範囲】
  1. 半導体チップをはんだ等によシ導電的に接着し一つの電
    極端子とするリードフレームと、前記半導体チップを内
    部接続線で接続する他のリードフレームと、さらにこれ
    らの各リードフレームと外部放熱体との機械的取り付は
    用の金属製タブレットと、前記各要素を電気的に絶縁す
    ると共に、前記半導体チップを保膜する絶縁樹脂とを含
    むことを特徴とする絶縁形半導体装置。
JP58027165A 1983-02-21 1983-02-21 絶縁形半導体装置 Pending JPS59152654A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58027165A JPS59152654A (ja) 1983-02-21 1983-02-21 絶縁形半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58027165A JPS59152654A (ja) 1983-02-21 1983-02-21 絶縁形半導体装置

Publications (1)

Publication Number Publication Date
JPS59152654A true JPS59152654A (ja) 1984-08-31

Family

ID=12213441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58027165A Pending JPS59152654A (ja) 1983-02-21 1983-02-21 絶縁形半導体装置

Country Status (1)

Country Link
JP (1) JPS59152654A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61150354A (ja) * 1984-12-25 1986-07-09 Toshiba Corp 樹脂封止型半導体装置
EP0731505A3 (en) * 1995-03-06 1998-04-15 Motorola, Inc. Semiconductor leadframe structure and method of manufacturing the same
EP3462482A1 (en) * 2017-09-27 2019-04-03 Nexperia B.V. Surface mount semiconductor device and method of manufacture

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61150354A (ja) * 1984-12-25 1986-07-09 Toshiba Corp 樹脂封止型半導体装置
JPH0329307B2 (ja) * 1984-12-25 1991-04-23 Tokyo Shibaura Electric Co
EP0731505A3 (en) * 1995-03-06 1998-04-15 Motorola, Inc. Semiconductor leadframe structure and method of manufacturing the same
EP3462482A1 (en) * 2017-09-27 2019-04-03 Nexperia B.V. Surface mount semiconductor device and method of manufacture
US11728179B2 (en) 2017-09-27 2023-08-15 Nexperia B.V. Surface mount semiconductor device and method of manufacture

Similar Documents

Publication Publication Date Title
CN105122446B (zh) 半导体装置、半导体装置的组装方法、半导体装置用部件以及单位模块
JP3009788B2 (ja) 集積回路用パッケージ
JP2000133767A (ja) 積層化半導体パッケ―ジ及びその製造方法
KR20010035579A (ko) 반도체 전력 모듈 및 그 제조 방법
US5783466A (en) Semiconductor device and method of manufacturing the same
EP0444818A2 (en) Improved integrated circuit package
JPS6146061B2 (ja)
JP3169578B2 (ja) 電子部品用基板
JPS59152654A (ja) 絶縁形半導体装置
JPH11307721A (ja) パワーモジュール装置およびその製造方法
JPH07176664A (ja) 半導体装置およびその製造方法
JPH03280453A (ja) 半導体装置及びその製造方法
JPS628033B2 (ja)
JPH0514519Y2 (ja)
KR100244826B1 (ko) 반도체장치 및 그 제조방법
JPH07193164A (ja) 半導体集積回路装置
JP3318449B2 (ja) 半導体素子収納用パッケージ
JPS5932142Y2 (ja) 高電力用混成集積回路
JP2922719B2 (ja) 半導体素子収納用パッケージ
JP2814006B2 (ja) 電子部品搭載用基板
JP2000091475A (ja) 半導体装置
JPH0964240A (ja) 半導体装置および半導体装置の製造方法
JP3292609B2 (ja) 半導体素子収納用パッケージ
JP2922718B2 (ja) 半導体素子収納用パッケージ
JPH11219969A (ja) 半導体装置