KR200155169Y1 - 반도체 패키지 디바이스 - Google Patents

반도체 패키지 디바이스 Download PDF

Info

Publication number
KR200155169Y1
KR200155169Y1 KR2019960016330U KR19960016330U KR200155169Y1 KR 200155169 Y1 KR200155169 Y1 KR 200155169Y1 KR 2019960016330 U KR2019960016330 U KR 2019960016330U KR 19960016330 U KR19960016330 U KR 19960016330U KR 200155169 Y1 KR200155169 Y1 KR 200155169Y1
Authority
KR
South Korea
Prior art keywords
lead
chip
package
semiconductor
semiconductor package
Prior art date
Application number
KR2019960016330U
Other languages
English (en)
Other versions
KR980005485U (ko
Inventor
장세진
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR2019960016330U priority Critical patent/KR200155169Y1/ko
Publication of KR980005485U publication Critical patent/KR980005485U/ko
Application granted granted Critical
Publication of KR200155169Y1 publication Critical patent/KR200155169Y1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

본 고안은 반도체 패키지 디바이스(package device)에 관한 것으로, 특히 인쇄회로기판에 실장한 후에 반도체 패키지 디바이스에 내장된 칩에 불량이 발생하였을 때, 분리 및 재실장이 용이하도록, 반도체 칩, 제1리드, 상기 칩의 본딩 패드와 제1리드를 연결하는 연결수단, 상기 반도체 칩과 상기 제1리드와 상기 연결수단을 감싸며 상기 제1리드의 접속영역이 외부로 노출되도록 형성된 제1몰딩컴파운드를 가지는 칩패키지와, 상기 제1리드의 상기 접속영역과 접촉연결될 연결부와 외부 회로에 연결될 실장부를 가지는 다수의 제2리드를 가지며, 상기 연결부와 상기 실장부를 노출시키며 상기 제2리드를 감싸는 제2몰딩컴파운드를 가지는 리드패키지를 구비하며, 상기 칩패키지의 접속영역과 상기 연결부가 접촉연결되도록 상기 칩패키지와 상기 리드패키지를 결합 또는 분리할 수 있도록 한 것을 특징으로 하는 반도체 패키지 디바이스이다.

Description

반도체 패키지 디바이스
제1도는 종래의 반도체 패키지 디바이스의 구조를 설명하기 위한 도면
제2도는 본 고안에 따른 반도체 패키지 디바이스의 구조를 설명하기 위한 도면
* 도면의 주요부분에 대한 부호의 설명
11 : 리드 11-1 : 내부리드
12 : 몰딩컴파운드 11-2 : 외부리드
13 : 패들 14, 24 : 칩
15, 25 : 본딩와이어 20 : 칩패키지
21 : 제 1리드 22 : 제 1몰딩컴파운드
23 : 칩지지패들 30 : 리드패키지
31 : 제 2리드 31-1 : 연결부
31-2 : 실장부 32 : 제 1몰딩컴파운드
33 : 제 1패키지안착부
본 고안은 반도체 패키지 디바이스(package device)에 관한 것으로, 특히, 인쇄회로기판에 실장한 후에 반도체 패키지 디바이스에 내장된 칩에 불량이 발생하였을때, 분리 및 재실장이 용이하도록 한 반도체 패키지 디바이스에 관한 것이다.
반도체 패키지 디바이스는 단일 소자 및 집적소자가 형성된 실리콘 칩을 인쇄회로기판에 실장하기 위하여 리드를 통하여 칩과 인쇄회로기판의 단자를 연결하고, 칩외부를 주위와 밀폐하는 몰딩 컴파운드를 이용하여 칩을 보호하도록 한 디바이스이다.
이러한 반도체 패키지 디바이스는 칩에 형성한 소자의 회로상태 즉 입출력단자의 개수에 의하여 리드의 수가 결정되고, 실장형태 및 리드의 외형 등에 따라서 여러 종류로 구분이 되지만, 기본적으로는 칩을 안착할 수 있는 부위를 가지며 칩에 형성된 패드에 대응하게 형성된 내부리드와 이에 연장형성된 외부리드로 이루어진 리드프레임에 칩을 안착한 후(다이본딩), 내부리드와 칩의 패드를 본딩와이어 등으로 연결한다.(와이어본딩) 이어서, 칩과 내부리드 및 본딩와이어가 외부로부터 보호될 수 있도록 에폭시(epoxy)수지와 같은 몰딩 컴파운드를 성형봉합(몰딩)하고, 몰딩 컴파운드로부터 노출된 외부리드를 원하는 형태에 맞도록 성형(트림 포밍)하여 제조된다.
제1도의 (a) 및 (b)는 종래의 반도체 패키지 디바이스의 구조를 설명하기 위하여 예시한 도면으로서, 실장 형태 및 리드의 형상 등으로 구분되는 반도체 패키지 디바이스의 종류 중 QFP(Quad Flat Package)디바이스의 평면도 및 단면도이다.
반도체 패키지 디바이스는 칩지지 패들(13)와 패드 주변에 형성된 리드(11)로 구성된 리드프레임과, 칩지지 패들(13)상부에 안착되어 리드(11)의 일부인 내부리드(11-1)에 본딩와이어(15)를 통하여 전기적으로 연결되는 칩(14)과, 칩(14) 및 내부리드(11-1)를 외부로부터 전기적, 물리적으로 보호하는 몰딩컴파운드(12)가 서로 일체적으로 구성된다.
리드(11)은 위에서 설명한 내부리드(11-2)을 포함하여 이루어지는 데, 외부리드(11-2)는 인쇄회로기판 등에 실장되는 부위로서, 실장이 용이하도록 성형되어 있다.
이와 같이 종래의 일반적인 반도체 패키지 디바이스는 패들과 외부리드 및 내부리드를 가지는 리드프레임(금속)과, 단일 또는 집적소자가 형성된 칩(실리콘)이 몰딩 컴파운드(에폭시 수지 등)에 의하여 일체적으로 형성된 구조이다. 그 중에서도 각 재질의 열팽창계수 차는 반도체 패키지 디바이스를 인쇄회로기판 등에 실장하여 사용하는 과정에서 칩으로부터 발생하는 열에 의하여 팽창과 수축을 반복하는 동안 몰딩 컴파운드에 균열(crack)을 발생시켜 디바이스의 신뢰성을 저하시킨다. 따라서, 각 구성요소를 형성하는 물질의 선택에 상당한 제한요소를 가지고 있었다. 또한, 반도체 패키지 디바이스를 인쇄회로기판 등에 실장하여 사용하는 과정에서 디바이스 자체에 불량이 발생할 경우에 디바이스를 교체하여야 하는 데, 주로 반도체 패키지 디바이스는 납땜(soldering)방법으로 인쇄회로기판 등에 미리 형성된 패턴에 연결하기 때문에 교체하기 위해서는 납을 제거한 후, 새로운 디바이스를 실장하고 이를 다시 납땜하여야 한다. 이 때, 납땜과정에서 해당 디바이스 또는 이웃에 실장된 디바이스가 납땜기의 열에 의한 손상을 받을 위험이 있거나, 디바이스를 인쇄회로기판 등에서 분리하면서 리드부에 재실장을 할 수 없을 정도의 손상을 줄 수 있다.
그래서, 본 고안의 반도체 패키지 디바이스는 분리 및 재실장이 용이하며, 각 구성요소들을 형성하는 물질선택의 제한을 완화할 수 있는 반도체 패키지 디바이스를 제공하고자 안출되었다.
본 고안은 반도체 패키지 디바이스에 있어서, 반도체 칩, 제 1리드, 칩의 본딩패드와 제 1리드를 연결하는 연결수단, 반도체 칩과 제 1리드와 연결수단을 감싸며 제 1리드의 접속영역을 외부로 노출시키도륵 형성된 제 1몰딩컴파운드를 가지는 칩패키지와, 제 1리드의 접속영역과 접촉연결될 연결부와 외부회로에 연결될 실장부를 가지는 다수의 제 2리드를 가지며, 연결부와 실장부를 노출시키며 제 2리드를 감싸는 제 2몰딩컴파운드를 가지는 리드패키지를 구비하며, 칩패키지의 접속영역과 연결부가 접촉연결되도록 칩패키지와 리드패키지를 결합 또는 분리할 수 있도록 한 것을 특징으로 하는 반도체 패키지 디바이스이다.
제2도의 (a)는 본 고안에 따른 반도체 패키지 디바이스의 단면도로서, 칩패키지(20)와 리드괘키지(30)가 분리된 상태에서의 단면을 보여주고 있으며, 제2도의 (b)는 본 고안에 따른 반도체 패키지 디바이스 중 리드패키지(30)의 평면도로서, 칩패기지안착홈을 보여주기 위한 것이고, 제2도의 (c)는 본 고안에 따른 반도체 패키지 디바이스 중 칩패키지(20)의 저면도로서, 제 1몰딩컴파운드(22)로부터 노출된 칩패키지(20)의 모습을 도시한 것이다.
제2도의 (a), 제2도의 (b) 및 제2도의 (c)와 같이, 본 고안에 따른 반도체 패키지 디바이스는 칩(24)이 안착되어 실장되는 칩패키지(20)와 인쇄회로기판에 실장되는 리드패키지(30)의 두 부분으로 분리하여 패키지 디바이스를 형성한 것으로, 칩패키지(20)는 칩(24)이 안착되는 칩지지패들(chip supporting paddle)(미도시)과 그 주변에 분리형성된 제 1리드(21)와 연결수단의 일종인 본딩와이어(25)를 통하여 제 1리드(21)에 전기적으로 연결된 칩(24)을 덮는 제 1몰딩컴파운드(22)가 구비되며, 제 1리드(21)의 하부를 노출시켜 칩패키지(20)가 리드패키지(30)의 칩패기지 안착홈(33)에 삽입안착될 때, 제 2리드(31)의 연결부(31-1)와 전기적으로 접촉연결될 수 있도록 하였다. 즉, 리드패키지(30)는 칩패키지(20)가 삽입될 수 있도록 상면의 일부영역(예를 들어, 중앙부)에 몰딩컴파운드가 제거된 형태로서, 제 2리드(31)의 연결부를 노출시킨다.
이와같은, 칩패키지(20)와 리드패키지(30)는 별도의 공정을 통하여 제조할 수있는데, 먼저, 칩패키지(20)는 칩지지 패들(23)과 제 1리드(21)를 가지는 리드프레임과 칩(24)을 각각 준비한 후, 칩(24)을 칩지지 패들(23)상에 안착한다.(다이본딩) 이이서, 칩(24)에 형성된 패드와 제 1리드(21)를 본딩와이어를 이용하여 연결시키고(와이어 본딩), 제 1리드(21)와 칩(24)을 몰딩컴파운드로 성형봉합한다.(몰딩) 이 때, 제 1리드(21)의 하부가 노출될 수 있도록 몰딩다이의 충진공간(cavity)을 형성하여 몰딩컴파운드를 성형봉합한다.
다음으로, 제 1몰딩컴파운드로부터 노출되는 리드프레임을 트림 포밍하여 제조한다.
또한, 리드패키지(30)는 칩패키지(20)의 제 1리드(21)에 대응하는 제 2리드(31)를 가지는 리드프레임을 바로 몰딩컴파운드로 성형봉합한 후, 트림 포밍하여 제조한다.
이 때, 몰딩시에 제 2리드(31)의 연결부 즉 제 1리드(21)와 대응하는 중앙부가 노출되도룩 몰딩한다. 이렇게 각각 제조된 칩패기지(20)와 리드패키지(30)를 실제 인쇄회로기판 등에 실장하여 사용하는 경우에는, 먼저 리드패키지(30)를 납땜 등의 방법으로 실장한 후, 칩패키지(20)를 리드패키지(30)의 칩패키지 안착홈(33)에 삽입 실장하여 사용한다. 이 때, 디바이스의 안전한 사용을 위하여 보조결합수단으로서 접착테이프 등으로 삽입부위를 테이핑하여 사용한다.
이와같은 본 고안의 패키지 디바이스는 칩이 실장된 칩패키지와 실제 인쇄회로기판 등에 납땜방법 등으로 실장되는 리드패키지가 분리되어 있으므로, 실장 후 분리 및 재장착이 용이하며, 리드패키지의 경우, 구성체들의 재질이 금속과 수지로 줄어들어 설계변경에 따른 재질 선택의 자유가 종래보다 넓어질 수 있으며, 특히 시제품보다 연구개발용 패키지 디바이스에 본 고안의 구조를 적용하는 경우에 위에서 설명한 효과를 더욱 얻을 수 있다.

Claims (3)

  1. (정정) 반도체 패키지 디바이스에 있어서, 반도체 칩, 제 1리드, 상기 칩의 본딩패드와 제 1리드를 연결하는 연결수단, 상기 반도체 칩과 상기 제 1리드와 상기 연결수단을 감싸며 상기 제 1리드의 접속영역이 외부로 노출되도록 형성된 제 1몰딩컴파운드를 가지는 칩패키지와, 상기 제 1리드의 상기 접속영역과 접촉연결될 연결부와 외부 회로에 연결된 실장부를 가지는 다수의 제 2리드를 가지며, 상기 다수의 제 2리드를 감싸는 제 2몰딩컴파운드를 가지되, 상기 실장부 및 상기 제 2리드의 상기 연결부와 대응되는 상부위가 노출되어서 상기 연결부와 대응된 부위로 상기 침패키지가 삽입되어 안착되는 리드패키지를 구비한 것을 특징으로 하는 반도체 패키지 디바이스.
  2. 제1항에 있어서, 상기 제 2몰딩컴파운드의 상면 중앙부에 상기 연결부를 노출시키며, 상기 칩패키지가 삽입될 수 있는 칩패키지 안착홈이 형성된 것을 특징으로 하는 반도체 패키지 디바이스.
  3. 제2항에 있어서, 상기 칩패키지가 상기 리드패키지의 상기 칩패키지안착홈을 통하여 삽입된 상태에서 상기 칩패키지와 상기 리드패키지의 상면에 접착테이프 등의 보조결합수단을 부가적으로 가지는 것을 특징으로 하는 반도체 패키지 디바이스.
KR2019960016330U 1996-06-19 1996-06-19 반도체 패키지 디바이스 KR200155169Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019960016330U KR200155169Y1 (ko) 1996-06-19 1996-06-19 반도체 패키지 디바이스

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019960016330U KR200155169Y1 (ko) 1996-06-19 1996-06-19 반도체 패키지 디바이스

Publications (2)

Publication Number Publication Date
KR980005485U KR980005485U (ko) 1998-03-30
KR200155169Y1 true KR200155169Y1 (ko) 1999-08-16

Family

ID=19458856

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019960016330U KR200155169Y1 (ko) 1996-06-19 1996-06-19 반도체 패키지 디바이스

Country Status (1)

Country Link
KR (1) KR200155169Y1 (ko)

Also Published As

Publication number Publication date
KR980005485U (ko) 1998-03-30

Similar Documents

Publication Publication Date Title
KR100220154B1 (ko) 반도체 패키지의 제조방법
US5508556A (en) Leaded semiconductor device having accessible power supply pad terminals
US5637828A (en) High density semiconductor package
US6215175B1 (en) Semiconductor package having metal foil die mounting plate
US5428248A (en) Resin molded semiconductor package
US5939779A (en) Bottom lead semiconductor chip stack package
WO2001003186A1 (en) Semiconductor device, method of manufacturing the same, and structure for mounting semiconductor device
WO2004004005A1 (ja) 半導体装置およびその製造方法
KR100730906B1 (ko) 리드 프레임 장치와 그 제조 방법
US4829362A (en) Lead frame with die bond flag for ceramic packages
US5381037A (en) Lead frame with selected inner leads coupled to an inner frame member for an integrated circuit package assemblies
JPH09252014A (ja) 半導体素子の製造方法
KR100282290B1 (ko) 칩규모패키지및그제조방법
JPH08250641A (ja) 半導体装置とその製造方法
KR100226335B1 (ko) 플라스틱 성형회로 패키지
KR200155169Y1 (ko) 반도체 패키지 디바이스
US5719748A (en) Semiconductor package with a bridge for chip area connection
JP3226244B2 (ja) 樹脂封止型半導体装置
US6091135A (en) Lead frame with pre-mold paddle for a semiconductor chip package
US20220270960A1 (en) Open-Cavity Package for Chip Sensor
KR100201392B1 (ko) 적층형 반도체 패키지 및 그 제조방법
KR940006580B1 (ko) 접착리드를 이용한 반도체 패키지 구조 및 그 제조방법
KR100279252B1 (ko) 세라믹패키지
KR0167288B1 (ko) 칩크기 반도체 패키지 및 그 제조방법
KR0147157B1 (ko) 티형 고집적 반도체 패키지

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20050422

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee