KR200152651Y1 - 리드프레임 - Google Patents

리드프레임 Download PDF

Info

Publication number
KR200152651Y1
KR200152651Y1 KR2019960020524U KR19960020524U KR200152651Y1 KR 200152651 Y1 KR200152651 Y1 KR 200152651Y1 KR 2019960020524 U KR2019960020524 U KR 2019960020524U KR 19960020524 U KR19960020524 U KR 19960020524U KR 200152651 Y1 KR200152651 Y1 KR 200152651Y1
Authority
KR
South Korea
Prior art keywords
inner lead
lead
lead frame
coating film
fixing
Prior art date
Application number
KR2019960020524U
Other languages
English (en)
Other versions
KR980009736U (ko
Inventor
김진섭
오철만
Original Assignee
구본준
엘지반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지반도체주식회사 filed Critical 구본준
Priority to KR2019960020524U priority Critical patent/KR200152651Y1/ko
Publication of KR980009736U publication Critical patent/KR980009736U/ko
Application granted granted Critical
Publication of KR200152651Y1 publication Critical patent/KR200152651Y1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 고안은 패들 가장자리에 형성된 이너리드를 고정시킨 후, 상기 이너리드의 컷팅공정이 실시되는 리드프레임에 있어서, 이너리드와 이너리드 사이를 고정하는 수단으로 이너리드 표면에 코팅막을 형성한다.

Description

리드프레임
제1도는 종래의 리드프레임을 설명하기 위한 도면이고,
제2도는 본 고안의 리드프레임을 설명하기 위한 도면이다.
* 도면의 주요부분에 대한 부호의 설명
10, 20 : 리드프레임 11, 21 : 접착부위
12, 22 : 패드 13, 23 : 이너리드
14 : 접착테이프 24, 24' : 코팅막
본 고안은 리드프레임에 관한 것으로, 특히 패키지 제조공정에서 이너리드 컷팅하기 전단계로 우선 이를 고정시키는 데 있어서, 이너리드와 이너리드 사이를 고정하여 그 변형을 방지하기에 적당한 리드프레임에 관한 것이다.
제1도는 종래의 리드프레임을 설명하기 위해 도시된 도면으로, 제1도의 (a)는 이너리드에 접착테이프가 부착될 접착부위가 표시된 종래의 리드프레임의 단면도이고, 제1도의 (b)는 이너리드와 이너리드를 테이프로 고정시킨 것을 도시한 종래의 리드프레임이다.
이하, 첨부된 도면을 참조로 하여 설명하겠다.
종래의 리드프레임은 리드제조공정의 마지막 공정으로 이너리드 형태의 변형 방지하기 위하여 이를 고정시키는 이너리드 고정수단으로써 제1도의(a)(b)와 같이, 이너리드의 일정영역의 접착부위(11)에 접착테이프(14)를 부착시킨 후, 이너리드(13) 컷팅을 실시한다.
여기에서 접착테이프(14)는 일면에 접착력이 있고, 접착력 있는 면이 이너리드와 접촉되면서 부착되며, 사각형태의 접착테이프에서 그 내부가 잘려진 일정두께를 갖는 형상으로 형성하여 이너리드(13) 표면의 접착부위(11)에 부착시킨다.
이때, 리드프레임(10)의 크기나 형태에 따라 각기 상이한 크기의 접착테이프(14)가 이용된다.
그러나, 종래의 리드프레임은 접착테이프 제작을 위한 별도의 작업과 장비, 비용이 필요하고, 접착테이프 컷팅시 필요한 일정두께의 사각형태 내의 면적의 테이프는 불필요하기 때문에 테이프 낭비가 심하다.
또한, 테이프의 가장자리 부위는 클리어 컷팅되어야 하므로 신뢰성이 떨어지며, 이너리드에 부착시 이너리드의 부착위치에 한번에 부착되지 못하거나 오차 발생시 재부착이 어려운 문제점이 발생된다.
그리고 이러리드에 부착된 테이프의 가장자리 부위에 말림현상이 발생되어 이너리드와 접착테이프 사이가 들뜨게 된다.
또한, 접착테이프를 이너리드에 부착 후, 잡착테이프 위에 열을 가하는 별도의 프레스가 필요하므로 이때, 이너리드의 간격 등의 변형이 발생될 확률이 높다.
따라서, 본 고안은 이러한 문제점을 해결하고자 안출된 것으로, 이너리드의 변형을 가져다주지 않고, 이너리드가 고정되는 리드프레임을 목적으로 한다.
본 고안은 패들 가장자리에 형성된 이너리드를 고정시킨 후, 상기 이너리드의 컷팅공정이 실시되는 리드프레임에 있어서, 이너리드와 이너리드 사이를 고정하는 수단으로 이너리드 표면에 코팅막을 형성하여 이너리드의 변형을 방지한다.
제2도는 본 고안의 본 고안의 리드프레임을 설명하기 위한 도면으로, 제2도의 (a)는 이너리드에 형성된 코팅막을 도시한 본 고안의 리드프레임 단면도이고, 제2도의 (b)와 제2도의 (c)는 본 고안의 리드프레임의 이너리드 코팅막 형성방식의 일실시예이다.
이하, 첨부된 도면을 참조하여 본 고안의 리드프레임을 설명하겠다.
본 고안은 제2도의 (a)(b)(c)와 같이, 반도체 칩이 안착되는 패들 가장자리에 형성된 이너리드를 고정시켜 각각의 이너리드가 변형되는 것을 방지한 후, 각각의 이너리드에 컷팅작업을 진행시킨다.
이때, 이너리드를 고정시키는 고정수단으로써 이너리드(23) 표면에 코팅막(24)(24')을 형성한다.
즉, 제2도의(b)와 같이, 본 고안의 코팅막(24)은 이너리드(13)와 이너리드 사이에만 형성되어 각각의 이너리드를 고정시키거나 또는 제2도의(c)와 같이, 이너리드(23) 이너리드를 완전히 덮어 코팅막(24')을 형성시킨다.
여기에서 이너리드 표면에 형성되어지는 코팅막(24)(24')은 절연물질로 형성하되, 겔상태의 실리콘이나 고무재질을 이용한다.
그리하여 실리콘이나 고무재질의 겔상의 코팅막은 주사기에 삽입되어져서 이너리드(23) 표면에 주사시키는 방법으로 부착시킨다.
즉, 본 고안의 리드프레임은 각각의 이너리드를 고정시키는 수단으로써 겔상태의 코팅막을 이너리드와 이너리드 사이에 또는 이너리드를 완전히 덮도록 형성시킴에 따라, 비교적 공정작업이 단순하여 리드프레임의 크기나 모양에 관계없이 손쉽게 만들 수 있다.
또한, 코팅막의 재질은 겔상의 실리콘 또는 고무를 사용함으로써 패키지몰딩시 사용되는 에폭시몰딩물질과 결합력이 강한 장점이 있다.
그리고 이너리드 컷팅 이전의 코팅막 형성작업을 하므로 이러리드 컷팅 및 차후 공정 핸들링에 의한 불량을 방지할 수 있다.

Claims (4)

  1. 반도체 칩이 안착되는 패들의 가장자리에 다수개 형성된 이너리드를 구비한 리드프레임에 있어서, 상기 이너리드 표면을 노출시키되, 상기 이너리드와 이너리드 사이 공간에 충진되어져서, 상기 다수개의 이너리드를 고정시키는 코팅막이 구비된 것이 특징인 리드프레임.
  2. 제1항에 있어서, 상기 코팅막은 절연물질로 형성된 것이 특징인 리드프레임.
  3. 제1항에 있어서, 상기 코팅막의 재질은 겔상태의 실리콘이나 고무인 것이 특징인 리드프레임.
  4. 제3항에 있어서, 상기 코팅막 재질은 주사기에 삽입되어져서 상기 이너리드와 이너리드 사이 공간에 주사된 것이 특징인 리드프레임.
KR2019960020524U 1996-07-11 1996-07-11 리드프레임 KR200152651Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2019960020524U KR200152651Y1 (ko) 1996-07-11 1996-07-11 리드프레임

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2019960020524U KR200152651Y1 (ko) 1996-07-11 1996-07-11 리드프레임

Publications (2)

Publication Number Publication Date
KR980009736U KR980009736U (ko) 1998-04-30
KR200152651Y1 true KR200152651Y1 (ko) 1999-07-15

Family

ID=19461239

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2019960020524U KR200152651Y1 (ko) 1996-07-11 1996-07-11 리드프레임

Country Status (1)

Country Link
KR (1) KR200152651Y1 (ko)

Also Published As

Publication number Publication date
KR980009736U (ko) 1998-04-30

Similar Documents

Publication Publication Date Title
US4837184A (en) Process of making an electronic device package with peripheral carrier structure of low-cost plastic
US6126885A (en) Method for manufacturing resin-molded semiconductor device
JPH065746A (ja) 集積回路装置用のヒートシンクを有するプラスチックモールドパッケージ
US4897602A (en) Electronic device package with peripheral carrier structure of low-cost plastic
US6894380B2 (en) Packaged stacked semiconductor die and method of preparing same
KR200152651Y1 (ko) 리드프레임
KR960005039B1 (ko) 수지밀봉형 반도체장치
US6344161B1 (en) Device encapsulation process utilizing pre-cut slots in flexible film substrate
US6103550A (en) Molded tape support for a molded circuit package prior to dicing
KR950010111B1 (ko) 반도체 패키지 제조방법
JPH0563112A (ja) 半導体装置
JPH0382059A (ja) 樹脂封止型半導体装置
JPS6223096Y2 (ko)
KR970010671B1 (ko) 집적회로장치용 히트싱크를 구비한 플라스틱 몰드 패키지
KR970010672B1 (ko) 집적회로장치용 히트싱크를 구비한 플라스틱 몰드 패키지의 형성방법
JPH0714946A (ja) 樹脂封止型半導体装置のパッケージ組立構造
JPH0256958A (ja) 樹脂封止型半導体装置の製造方法
EP0807972A2 (en) Semiconductor device and method of its fabrication
KR940008328B1 (ko) 필름 타입 반도체 패키지(F-PAC : Film-Type Package) 및 그 제조 방법
JPS63236353A (ja) 半導体装置
KR100275384B1 (ko) 마이크로 비지에이 패키지 제조방법
JPH0463451A (ja) 半導体装置
KR100257405B1 (ko) 마이크로 비지에이 패키지 제조방법
JP2616685B2 (ja) 樹脂封止型半導体装置の製造方法
JPH01309337A (ja) 樹脂封止形半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
REGI Registration of establishment
FPAY Annual fee payment

Payment date: 20100325

Year of fee payment: 12

EXPY Expiration of term