KR100257405B1 - 마이크로 비지에이 패키지 제조방법 - Google Patents

마이크로 비지에이 패키지 제조방법 Download PDF

Info

Publication number
KR100257405B1
KR100257405B1 KR1019970082074A KR19970082074A KR100257405B1 KR 100257405 B1 KR100257405 B1 KR 100257405B1 KR 1019970082074 A KR1019970082074 A KR 1019970082074A KR 19970082074 A KR19970082074 A KR 19970082074A KR 100257405 B1 KR100257405 B1 KR 100257405B1
Authority
KR
South Korea
Prior art keywords
elastomer
attached
tape
semiconductor chip
tab tape
Prior art date
Application number
KR1019970082074A
Other languages
English (en)
Other versions
KR19990061784A (ko
Inventor
류재철
Original Assignee
유무성
삼성항공산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 유무성, 삼성항공산업주식회사 filed Critical 유무성
Priority to KR1019970082074A priority Critical patent/KR100257405B1/ko
Publication of KR19990061784A publication Critical patent/KR19990061784A/ko
Application granted granted Critical
Publication of KR100257405B1 publication Critical patent/KR100257405B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals

Abstract

마이크로 비지에이 패키지 제조방법이 개시된다.
개시된 마이크로 비지에이 패키지 제조방법은, 필름 형태의 엘라스토머가 지지될 수 있는 지지수단에 올려놓고, 상기 엘라스토머에 펀칭가공으로 소정의 크기로 다수의 상기 엘라스토머를 제작하는 단계와; 소정의 패턴부재가 부착된 탭 테이프에 상기 펀칭된 엘라스토머를 부착시키는 단계와; 상기 엘라스토머가 부착된 상기 탭 테이프를 캐리어에 어테치 공정을 실시하는 단계와; 소정의 정보를 내장한 반도체 칩을 장착하고, 상기 반도체 칩과 상기 탭 테이프 사이에 본딩 와이어를 부착하는 리드 본딩 공정을 실시하는 단계와; 상기 반도체 칩의 정보를 외부로 출력하기 위하여 솔더볼을 부착하는 단계;를 포함하는 것을 그 특징으로 한다.
본 발명에 따르면, 여러개의 엘라스토머를 동시에 타발 및 부착함으로서, 대량생산이 가능하다는 이점이 있다.

Description

마이크로 비지에이 패키지 제조방법
본 발명은 마이크로 비지에이 패키지(μBGA Package) 제조방법에 관한 것으로서, 보다 상세하게는 작업이 용이하고, 대량 생산이 가능한 마이크로 비지에이 패키지 제조방법에 관한 것이다.
마이크로 비지에이 패키지는 플래시 메모리 분야에서 사용되고 있는 엘오시 패키지(LOC Package)의 대체용으로 사용되고 있다. 상기 마이크로 비지에이 패키지 제조방법에서 특히, 엘라스토머(Elastomer)를 부착하는 공정은 액상의 형태와, 필름(film)의 형태로 대별될 수 있고 특히, 상기 액상의 형태는 엘라스토머를 도팅(dotting)의 형태로 액상의 형태로 부착 및 큐어링(curing)한다. 상기 필름의 형태는 부착되는 형태를 펀칭(punching)방법을 이용하여 가공한 다음 이를 부착한다.
도 1a 내지 도 1b에는 종래의 기술에 따른 마이크로 비지에이 패키지 제조방법중에서 일부를 도시한 공정도가 개략적으로 도시되어 있다.
도면을 참조하면, 우선, 소정의 카퍼 패턴(copper pattern)부재(11a)와, 상기 카퍼 패턴부재(11a)의 일면에 부착된 테이프 예컨대, 폴리이미드 테이프(polyimide tape)(11b)가 부착된 탭 테이프(TAB tape)(11)를 스트립(strip) 크기로 커팅하는 테이프 시그멘터(tape segmenter)공정을 실시하고, 커팅(cutting)된 상기 탭 테이프(11)를 캐리어(carrier)(12)에 소정의 접착제(13)를 사용하여 부착하는 캐리어 어테치(attach) 공정을 실시한다. 그리고, 도 1b에 도시된 바와 같이 반도체 칩(미도시)의 크랙(crack)을 방지할 수 있도록 액상의 엘라스토머(14)를 프린팅(printing) 방법으로 상기 카퍼 패턴부재(11a)의 다른 일면에 인쇄하며, 소정온도에서 건조 경화시키는 큐어(cure)공정을 실시한다.
이와 같은 공정으로 실시되는 종래의 기술에 따른 마이크로 비지에이 패키지 제조방법에서 상기 탭 테이프(11)에 캐리어(12)를 부착하고 엘라스토머(14)를 필요 부위에 개별적으로 부착한다. 그러나, 이와 같은 엘라스토머(14) 부착방법에 따라 보이드(void)가 발생되고, 개별적으로 엘라스토머 부착함으로서, 생산성이 떨어진다.
본 발명은 상기와 같은 문제점을 해결하기 위하여 창출된 것으로서, 보이드 발생을 줄일 수 있으며, 여러개의 엘라스토머를 동시에 타발 및 부착함으로서, 대량생산이 가능하도록 하는 마이크로 비지에이 패키지 제조방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1b는 종래의 기술에 따른 마이크로 비지에이 패키지 제조방법중에서 일부를 도시한 개략적인 공정도,
도 2a 내지 도 12는 본 발명에 따른 마이크로 비지에이 패키지 제조방법의 개략적인 공정도이다.
〈도면의 주요부분에 대한 부호의 설명〉
21. 진공 시스템 21a. 진공홀
22. 엘라스토머 23. 탭 테이프
24. 캐리어 25. 제 1접착제
26. 반도체 칩 27. 제 2접착제
28. 본딩 와이어 29. 커버 필름
30. 에폭시 밀봉재 31. 솔더볼
상기와 같은 목적을 달성하기 위한 본 발명의 마이크로 비지에이 패키지 제조방법은, 필름 형태의 엘라스토머가 지지될 수 있는 지지수단에 올려놓고, 상기 엘라스토머에 펀칭가공으로 소정의 크기로 다수의 상기 엘라스토머를 제작하는 단계와; 소정의 패턴부재가 부착된 탭 테이프에 상기 펀칭된 엘라스토머를 부착시키는 단계와; 상기 엘라스토머가 부착된 상기 탭 테이프를 캐리어에 어테치 공정을 실시하는 단계와; 소정의 정보를 내장한 반도체 칩을 장착하고, 상기 반도체 칩과 상기 탭 테이프 사이에 본딩 와이어를 부착하는 리드 본딩 공정을 실시하는 단계와; 상기 반도체 칩의 정보를 외부로 출력하기 위하여 솔더볼을 부착하는 단계;를 포함하는 것을 그 특징으로 한다.
본 발명에 있어서, 상기 엘라스토머의 펀칭과 부착이 동시에 실시되고, 상기 엘라스토머를 지지하는 단계에서 상기 엘라스토머가 다수의 진공홀이 형성된 진공 시스템의 상부에서 지지되며, 상기 탭 테이프의 형태가 연속적인 작업을 가능하게 하는 릴투릴 형태로 이루어져 상기 엘라스토머를 한번에 다수개씩 부착되는 것이 바람직하다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세히 설명하기로 한다.
도 2a 내지 도 12에는 본 발명에 따른 마이크로 비지에이 패키지 제조방법의 공정도가 개략적으로 도시되어 있다.
도면을 각각 참조하면, 우선, 도 2a에서, 다수의 진공홀(21a)이 형성된 진공 시스템(vacuum system)(21) 상부에 필름 형태의 엘라스토머(22)를 올려놓고, 도 2b와 같이, 동시에 상기 엘라스토머(22)에 펀칭가공을 실시한다. 이와 같이 펀칭된 상기 엘라스토머(22)는 일정크기로 다수개의 엘라스토머(22)가 제작된다. 그리고, 도 3a에 도시된 바와 같이, 소정의 카퍼 패턴부재(23a)와, 상기 카퍼 패턴부재(23a)의 일면에 부착된 테이프 예컨대, 폴리이미드 테이프(23b)가 부착된 탭 테이프(23)를 스트립 크기로 커팅하는 테이프 시그멘터공정을 실시하거나, 릴투릴 형태로 된 상기 탭 테이프(23')상에 각각 상기 펀칭된 엘라스토머(22)를 한번에 다수개씩이 부착된다.
이어서, 도 4와 같이, 상기 엘라스토머(22)가 부착된 탭 테이프(23)를 캐리어(24)에 소정의 제 1접착제(25)를 사용하여 부착하는 캐리어 어테치 공정을 실시한다. 그리고, 도 5와 도 6에 도시된 바와 같이 반도체 칩(26)을 부착하기 위하여 상기 엘라스토머(22) 위에 제 2접착제(27)를 발라준다. 이어서, 상기 제 2접착제(27)상에 반도체 칩(26)을 부착한다. 상기 반도체 칩(26)을 부착한 후, 건조 및 경화시키는 큐어공정을 실시한다. 그리고, 도 7에 도시된 바와 같이, 상기 접착제(25)를 제거한 후, 상기 탭 테이프(23)를 캐리어(24)로부터 분리시킨다.
이어서, 도 8과 같이, 후공정을 실시하기 위하여 180도 돌려서 상기 캐리어(24)에 부착한다. 그리고, 도 9에 도시된 바와 같이, 상기 반도체 칩(26)과 탭 테이프(23) 사이에 압착과 열을 재원으로 본딩 와이어(bonding wire)(28)를 부착하는 리드(lead) 본딩 공정을 실시한다. 이어서, 도 10과 같이, 상기 탭 테이프(23)상으로 인캡슐레이션(encapsulation)을 실시하기 위한 밀봉재가 외부로 흐르지 않도록 하기 위하여 인캡슐레이션 하부면에 커버 필름(cover film)(29)을 부착한다. 그리고, 도 11에 도시된 바와 같이, 상기 반도체 칩(26)을 보호하기 위하여 에폭시(epoxy) 밀봉재(30)를 봉지하고, 건조 및 경화하는 공정을 실시한 후, 상기 커버 필름(29)을 제거한다.
또한, 도면에는 전부 도시하지는 않았지만, 도 12에 도시된 바와 같이 솔더볼(solder ball)(31)의 견고한 부착을 위해 활성제를 바르고, 상기 반도체 칩(26)의 정보를 외부로 출력하기 위하여 솔더볼(31)을 부착한다. 이어서, 열을 가하여 상기 솔더볼(31)을 완전히 부착시킬 수 있도록 리플로우(reflow) 공정을 실시한다. 그리고, 상기 활성제가 공정상에 부식을 유발할 수 있으므로 이 활성제를 제거하는 플럭스 클리닝(flux cleaning) 공정을 실시하고, 상품명 등을 표시하는 마킹(marking) 공정을 실시하며, 스트립 상태의 여러개의 유니트(unit)를 각각 커팅하는 공정을 실시함으로서 본 발명에 따른 마이크로 비지에이 패키지를 제조한다.
상술한 바와 같은 본 발명에 따른 마이크로 비지에이 패키지 제조방법은 다음과 같은 효과를 갖는다.
동시에 다량의 필름 형태의 엘라스토머를 부착함으로서, 상기 엘라스토머 부착시 발생되는 보이드를 줄일 수 있고, 여러개의 엘라스토머를 동시에 타발하고, 이를 부착이 가능하다.
그리고, 릴투릴 공정이 가능함으로 대량생산이 용이하고, 상기 엘라스토머보다 단단한 형태를 부착함으로 작업이 용이한 효과를 각각 갖는다.
본 발명은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 실시 예가 가능하다는 점을 이해할 것이다.
따라서 본 발명의 진정한 보호 범위는 첨부된 특허청구범위에 의해서만 정해져야 할 것이다.

Claims (4)

  1. 필름 형태의 엘라스토머가 지지될 수 있는 지지수단에 올려놓고, 상기 엘라스토머에 펀칭가공으로 소정의 크기로 다수의 상기 엘라스토머를 제작하는 단계와;
    소정의 패턴부재가 부착된 탭 테이프에 상기 펀칭된 상기 엘라스토머를 부착시키는 단계와;
    상기 엘라스토머가 부착된 상기 탭 테이프를 캐리어에 어테치 공정을 실시하는 단계와;
    소정의 정보를 내장한 반도체 칩을 장착하고, 상기 반도체 칩과 상기 탭 테이프 사이에 본딩 와이어를 부착하는 리드 본딩 공정을 실시하는 단계와;
    상기 반도체 칩의 정보를 외부로 출력하기 위하여 솔더볼을 부착하는 단계;를 포함하는 것을 특징으로 하는 마이크로 비지에이 패키지 제조방법.
  2. 제 1항에 있어서,
    상기 엘라스토머의 펀칭과 부착이 한번에 다수개씩 실시되는 것을 특징으로 하는 마이크로 비지에이 패키지 제조방법.
  3. 제 1항에 있어서,
    상기 엘라스토머를 지지하는 단계에서, 상기 엘라스토머가 다수의 진공홀이 형성된 진공 시스템의 상부에서 지지되는 것을 특징으로 하는 마이크로 비지에이 패키지 제조방법.
  4. 제 1항에 있어서,
    상기 탭 테이프의 형태가 연속적인 작업을 가능하게 하는 릴투릴 형태로 이루어져 상기 엘라스토머를 한번에 다수개씩 부착되는 것을 특징으로 하는 마이크로 비지에이 패키지 제조방법.
KR1019970082074A 1997-12-31 1997-12-31 마이크로 비지에이 패키지 제조방법 KR100257405B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970082074A KR100257405B1 (ko) 1997-12-31 1997-12-31 마이크로 비지에이 패키지 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970082074A KR100257405B1 (ko) 1997-12-31 1997-12-31 마이크로 비지에이 패키지 제조방법

Publications (2)

Publication Number Publication Date
KR19990061784A KR19990061784A (ko) 1999-07-26
KR100257405B1 true KR100257405B1 (ko) 2000-05-15

Family

ID=19530733

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970082074A KR100257405B1 (ko) 1997-12-31 1997-12-31 마이크로 비지에이 패키지 제조방법

Country Status (1)

Country Link
KR (1) KR100257405B1 (ko)

Also Published As

Publication number Publication date
KR19990061784A (ko) 1999-07-26

Similar Documents

Publication Publication Date Title
TW383475B (en) Grid array assembly and method of making
US6444499B1 (en) Method for fabricating a snapable multi-package array substrate, snapable multi-package array and snapable packaged electronic components
KR100283348B1 (ko) 반도체장치의 제조방법
JPH1084057A (ja) メタルキャリヤフレームを用いたbga半導体パッケージの製造方法及びそのbga半導体パッケージ
JPH0355859A (ja) 半導体ダイボンディング方法
JP2004048024A (ja) 半導体集積回路装置およびその製造方法
US20090026594A1 (en) Thin Plastic Leadless Package with Exposed Metal Die Paddle
JP2000058711A (ja) Cspのbga構造を備えた半導体パッケージ
US20090039506A1 (en) Semiconductor device including a semiconductor chip which is mounted spaning a plurality of wiring boards and manufacturing method thereof
JP2001044324A (ja) 樹脂封止型半導体装置及びその製造方法
US11735435B2 (en) Quad flat no lead package and method of making
US6281045B1 (en) Semiconductor apparatus, manufacturing method thereof and electronic apparatus
KR100257405B1 (ko) 마이크로 비지에이 패키지 제조방법
US20160133599A1 (en) QFN Package
JPS60186044A (ja) 集積回路装置
US6706560B2 (en) Method of forming heat sink and semiconductor chip assemblies
JP4317665B2 (ja) 樹脂封止型半導体装置の製造方法
JP4485210B2 (ja) 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法
KR100275384B1 (ko) 마이크로 비지에이 패키지 제조방법
JP3923661B2 (ja) 半導体装置
JP2546431B2 (ja) フィルムキャリアテープ
US20230402355A1 (en) Electronic package with heatsink and manufacturing method therefor
JP2002110884A (ja) リードフレーム積層物
KR100388292B1 (ko) 반도체패키지 제조용 클램프 및 이를 이용한 와이어본딩 모니터링 방법
KR100418512B1 (ko) 반도체 팩키지 몰딩용 금형 및 그 금형의 사용 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100126

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee