KR100388292B1 - 반도체패키지 제조용 클램프 및 이를 이용한 와이어본딩 모니터링 방법 - Google Patents

반도체패키지 제조용 클램프 및 이를 이용한 와이어본딩 모니터링 방법 Download PDF

Info

Publication number
KR100388292B1
KR100388292B1 KR10-2000-0061568A KR20000061568A KR100388292B1 KR 100388292 B1 KR100388292 B1 KR 100388292B1 KR 20000061568 A KR20000061568 A KR 20000061568A KR 100388292 B1 KR100388292 B1 KR 100388292B1
Authority
KR
South Korea
Prior art keywords
substrate
clamp
wire bonding
semiconductor chip
wire
Prior art date
Application number
KR10-2000-0061568A
Other languages
English (en)
Other versions
KR20020030578A (ko
Inventor
정대성
Original Assignee
앰코 테크놀로지 코리아 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 앰코 테크놀로지 코리아 주식회사 filed Critical 앰코 테크놀로지 코리아 주식회사
Priority to KR10-2000-0061568A priority Critical patent/KR100388292B1/ko
Publication of KR20020030578A publication Critical patent/KR20020030578A/ko
Application granted granted Critical
Publication of KR100388292B1 publication Critical patent/KR100388292B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface

Abstract

이 발명은 반도체패키지 제조용 클램프 및 이를 이용한 와이어본딩 모니터링 방법에 관한 것으로, 반도체칩과 섭스트레이트 사이를 도전성와이어로 본딩할 때 그 반도체칩을 와이어 본딩 모니터링 시스템에 용이하게 접지시켜 와이어 본딩 불량을 최소화할 수 있도록, 회로패턴중 어느 하나와 연결되도록 일정면적의 도전성패드가 형성된 섭스트레이트를 구비하고, 상기 섭스트레이트에 반도체칩을 탑재한 후 히터블럭에 안착시키며, 상기 섭스트레이트가 히터블럭상에 고정된 채 와이어본딩되도록 상기 섭스트레이트의 상부를 클램핑하는 클램프에 있어서, 상기 클램프는 상기 섭스트레이트의 도전성 패드에 접촉될 수 있도록 돌기부가 더 형성된 것을 특징으로 함.

Description

반도체패키지 제조용 클램프 및 이를 이용한 와이어본딩 모니터링 방법{Clamp for semiconductor package manufacture and wire bonding monitoring method using it}
본 발명은 반도체패키지 제조용 클램프 및 이를 이용한 와이어본딩 모니터링 방법에 관한 것으로, 더욱 상세하게 설명하면 반도체칩과 섭스트레이트 사이를 도전성와이어로 본딩할 때 그 반도체칩을 와이어 본딩 모니터링 시스템(WBMS; Wire Bonding Monitoring System)에 용이하게 접지시켜 와이어 본딩 불량을 최소화할 수 있는 반도체패키지 제조용 클램프 및 이를 이용한 와이어본딩 모니터링 방법에 관한 것이다.
통상 최근의 초박형 반도체패키지는 섭스트레이트에 다수의 관통공을 형성하고, 상기 관통공에 반도체칩을 안착시켜 와이어 본딩(Wire Bonding)과 몰딩(Molding) 등을 수행하고, 그 섭스트레이트에서 낱개의 반도체패키지로 분리한 것을 지칭한다. 이러한 초박형 반도체패키지는 반도체칩의 두께를 섭스트레이트에 형성된 관통공의 깊이로 상쇄시킴으로써 더욱 얇은 반도체패키지를 얻을 수 있는 장점이 있다.
이러한 초박형 반도체패키지에 사용되는 섭스트레이트(10)를 도1a 및 도1b에 도시하였으며, 이의 구조를 간단히 설명하면 다음과 같다.
먼저 대략 직사각판상으로 제1면(17a) 및 제2면(17b)을 가지는 수지층(17)(필름 또는 테이프일 수도 있음)이 구비되어 있으며, 이 수지층(17)은 차후 반도체칩이 위치될 수 있도록 다수의 관통공(13)이 서브슬롯(13)을 경계로 행과 열을 지어 하나의 서브스트립(14)을 이루며, 상기 서브스트립(14)은 일정길이의 메인슬롯(15)을 경계로 다수가 일렬로 연결되어 하나의 메인스트립(10)을 이루고 있다.
여기서, 상기 서브슬롯(13)이나 메인슬롯(15) 모두 수지층(17)이 관통되어 형성된 것이다.
계속해서, 상기 관통공(13) 외주연의 수지층(17)의 제2면(17b)에는 통상적인 구리박막에 의해 회로패턴(18)이 형성되어 있으며, 상기 회로패턴은 외부환경으로부터 보호되도록 그 회로패턴 및 수지층(17)의 제2면(17b)이 통상적인 고분자 수지인 커버코트(19)로 코팅되어 있다.
여기서, 상기 회로패턴(18)은 차후 반도체칩과 도전성와이어로 연결되는 다수의 본드핑거(18a)와, 차후 도전성볼이 융착되는 다수의 볼랜드(18b)를 포함하며, 상기 본드핑거(18a) 및 볼랜드(18b)는 커버코트(19) 외측으로 개방되어 있다.
한편, 상기 회로패턴(18)은 수지층(17)의 제1면(17a)에도 형성될 수 있다.
즉, 도면에서는 수지층(17)의 제2면(17b)에 볼랜드(18b)가 형성되어 있으나, 제1면(17a)에도 다수의 볼랜드가 형성되고, 이 볼랜드는 수지층(17) 제2면(17b)의 회로패턴(18)과 비아홀(Via Hole) 등을 통해서 연결될 수 있다. 물론, 이때 상기 제1면(17a)의 회로패턴도 볼랜드를 제외한 영역이 커버코트(19)로 코팅된다.
계속해서, 상기 서브스트립(14)의 외곽에는 금(Au)으로 도금된 도전성패드(20)가 다수 형성되어 있으며, 이는 본드핑거(18a) 및 볼랜드(18b)를 포함하는 적어도 하나 이상의 회로패턴(18)과 연결되어 있다. 상기 도전성 패드(20)는 통상 몰딩 공정중 금형과 접지되도록 함으로써 정전기에 의해 반도체칩이 파손되는 현상을 억제하는 역할을 한다.
한편, 상기와 같은 섭스트레이트를 이용하여 반도체패키지를 제조하는 방법은 다음과 같다.
1. 섭스트레이트 제공 단계로서, 상기와 같은 섭스트레이트를 구비하고, 상기 섭스트레이트에 형성된 관통공을 폐쇄할 수 있도록, 상기 섭스트레이트 하면 전체를 접착테이프를 접착한다.
2. 반도체칩 제공 단계로서, 상기 관통공 내측에 반도체칩을 위치시키되, 상기 관통공 일면을 폐쇄한 접착테이프 상에 반도체칩이 접착되도록 한다.
3. 와이어 본딩 단계로서, 상기 반도체칩과 섭스트레이트의 본드핑거를 도전성와이어로 본딩한다.
4. 몰딩 단계로서, 상기 섭스트레이트의 서브스트립 전체 또는 각 반도체칩이 위치된 소정 영역만을 에폭시몰딩컴파운드(Epoxy Molding Compound) 또는 글럽탑(Glop top)과 같은 봉지재로 봉지한다.
5. 도전성볼 융착 단계로서, 상기 섭스트레이트에 형성된 다수의 볼랜드에 도전성볼을 융착한다.
6. 싱귤레이션(Singulation) 단계로서, 상기 섭스트레이트의 관통공 외주연에 위치된 서브슬롯을 경계로 소잉(Sawing) 또는 펀칭(Punching)을 수행하여 각각의 반도체패키지를 낱개로 분리한다.
한편, 대부분의 반도체패키지는 와이어 본딩 공정중 와이어 본딩 모니터링 시스템과 상기 반도체칩을 접지시킨 상태에서 와이어 본딩을 수행한다. 즉, 리드프레임은 그 자체가 도전성이므로 와이어 본더의 히터블럭에 직접 접지가능하고, 또한 통상적인 인쇄회로기판도 그 하면에 도전성 패드가 형성되어 있고, 이 도전성 패드는 반도체칩의 하면과 전기적으로 접속된 상태이므로 자연스럽게 접지가 이루어진다. 더불어, 상기 와이어 본더의 히터블럭은 와이어 본딩 모니터링 시스템과 연결된 상태이므로 상기 시스템을 통하여 와이어 본딩중 불량 여부(단선이나 쇼트)를 실시간으로 파악할 수 있게 된다.
그러나, 상기와 같은 반도체패키지의 제조 공정하에서는 전술한 바와 같이 섭스트레이트 하면에 절연성 접착테이프가 접착되어 있음으로써, 반도체칩이 히터블럭상에 접지될 수 없는 구조를 가지고 있다.
즉, 도1c 및 도1d에 도시된 바와 같이 상기 섭스트레이트(10)는 히터블럭(30)상에 안착되고, 섭스트레이트(10)의 상면은 도전성 클램프(31)로 눌려진 상태에서 와이어 본딩이 수행되는데, 상기 섭스트레이트(10)의 하면에는 절연성 접착테이프(60)가 부착되어 있음으로써 반도체칩(50)의 하면은 상기 히터블럭(30)과 접지 되지 않은 상태가 된다. 또한, 상기 섭스트레이트(10)의 상면 역시 커버코트(19)가 코팅되어 있음으로써, 상부의 클램프(31)와 접지되지 않는 상태이다.
도면중 미설명 부호 51은 반도체칩(50)과 본드핑거(18a)를 상호 전기적으로 접속시키는 도전성와이어이고, 부호 40은 상기 도전성와이어로 접속을 수행하는 캐필러리이다.
따라서 상기 반도체칩을 와이어 본딩 모니터링 시스템과 직접적으로 접지시킬 수 없고, 이에 따라 실시간으로 와이어 본딩 상태를 모니터링 할 수 없는 문제가 있다. 이는 차후에 상기 반도체칩과 섭스트레이트에 형성된 각 본드핑거가 양호하게 접속되었는지를 전기적 테스트가 수행되기 전까지는 알 수 없는 상태가 되며(상기 전기적 테스트는 통상 반도체패키지가 완성된 후 수행됨), 따라서 반도체패키지의 수율이 감소되는 원인이 된다.
즉, 와이어 본딩 모니터링 시스템을 통한 와이어 본딩에서는 불량이 발생한 영역에 더 이상의 공정을 수행하지 않거나 또는 재차 와이어 본딩을 수행할 수 있지만, 상기와 같은 와이어 본딩 모니터링 시스템을 채용할 수 없는 제조 공정에서는 불량인 영역에도 마지막까지 모든 제조 공정을 수행하기 때문에 수율이 저하된다.
따라서 본 발명은 상기와 같은 종래의 문제점을 해결하기 위해 안출한 것으로, 반도체칩과 섭스트레이트 사이를 도전성와이어로 본딩할 때 그 반도체칩을 와이어 본딩 모니터링 시스템에 용이하게 연결시켜 와이어 본딩 불량을 최소화할 수 있는 반도체패키지 제조용 클램프 및 이를 이용한 와이어본딩 모니터링 방법을 제공하는데 있다.
도1a는 초박형 반도체패키지 제조를 위한 섭스트레이트를 도시한 평면도이고, 도1b는 I-I선 단면도이며, 도1c는 반도체칩과 섭스트레이트 사이의 와이어 본딩 상태를 도시한 단면도이고, 도1d는 그 평면도이다.
도2a는 본 발명에 의한 반도체칩과 섭스트레이트 사이의 와이어 본딩 상태를 도시한 단면도이고, 도2b는 그 평면도이다.
- 도면중 주요 부호에 대한 설명 -
10; 섭스트레이트(Substrate) 17a,17b; 제1면, 제2면
12; 관통공 12; 서브슬롯(Sub Slut)
14; 서브스트립(Sub Strip) 15; 메인슬롯(Main Slut)
16; 메인스트립(Main Strip) 17; 수지층
18a; 본드핑거(Bond Finger) 18b; 볼랜드(Ball Land)
19; 커버코트(Cover Coat) 20; 도전성패드(Conductive Pad)
30; 히트블럭(Heat Block) 31; 클램프(Clamp)
32; 돌기부 40; 캐필러리(Capillary)
50; 반도체칩 51; 도전성와이어
60; 접착테이프
상기한 목적을 달성하기 위해 본 발명은 회로패턴중 어느 하나와 연결되도록일정면적의 도전성패드가 형성된 섭스트레이트를 구비하고, 상기 섭스트레이트에 반도체칩을 탑재한 후 히터블럭에 안착시키며, 상기 섭스트레이트가 히터블럭상에 고정된 채 와이어본딩되도록 상기 섭스트레이트의 상부를 클램핑하는 클램프에 있어서, 상기 클램프는 상기 섭스트레이트의 도전성 패드에 접촉될 수 있도록 돌기부가 더 형성된 것을 특징으로 한다.
또한, 상기한 목적을 달성하기 위해 본 발명에 의한 반도체패키지 제조용 와이어본딩 모니터링 방법은 판상의 수지층에 관통공이 형성되고, 상기 관통공의 외주연 일면에는 본드핑거 및 볼랜드를 갖는 다수의 회로패턴이 형성되고, 상기 회로패턴의 외측에는 상기 회로패턴중 적어도 하나와 연결된 다수의 도전성 패드가 형성된 섭스트레이트를 제공하고, 상기 섭스트레이트의 관통공 내측에 반도체칩을 위치시킨 동시에, 상기 섭스트레이트를 히트블럭상에 안착시키고, 상기 섭스트레이트의 상면은 클램프로 클램핑하되, 상기 클램프의 일정 영역에는 돌기부를 형성하여 상기 섭스트레이트에 형성된 도전성패드에 접촉되도록 한 상태에서, 반도체칩과 섭스트레이트의 회로패턴을 도전성와이어로 본딩함을 특징으로 한다.
여기서, 상기 와이어 본딩은 상기 반도체칩과 상기 도전성패드에 연결된 회로패턴 사이를 1차로 본딩하고, 나머지 회로패턴을 차례로 반도체칩과 본딩함을 특징으로 한다.
또한, 상기 클램프에는 와이어 본딩 모니터링 시스템을 전기적으로 연결한다.
이와 같이 하여 본 발명에 의한 반도체패키지 제조용 와이어본딩 모니터링방법에 의하면, 와이어 본딩 공정에 있어서 반도체칩과 섭스트레이트의 도전성패드에 연결된 회로패턴(본드핑거)을 1차적으로 본딩하여 반도체칩이 접지 가능한 상태가 되도록 한다. 즉, 상기 섭스트레이트의 도전성패드는 클램프에 접속되고, 상기 클램프는 와이어 본딩 모니터링 시스템과 전기적으로 연결된 상태이므로, 상기 1차 본딩 이외의 나머지 본딩 공정은 상기 와이어 본딩 모니터링 시스템에 의해 실시간으로 접속 불량 여부를 확인할 수 있게 된다.
따라서, 와이어 본딩 공정중 불량을 즉각적으로 확인하여 그 불량을 제거하거나 또는 그 불량이 발생된 영역에 더 이상의 공정을 수행하지 않음으로써, 반도체패키지의 수율을 향상시킬 수 있을 뿐만 아니라, 자재의 낭비를 예방할 수도 있게 된다.
이하 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있을 정도로 본 발명의 바람직한 실시예를 시계열적으로 상세히 설명하면 다음과 같다. 여기서, 본 발명에 의한 클램프 및 이를 이용한 와이어 본딩 모니터링 방법은 동시에 설명하기로 한다.
먼저 섭스트레이트를 제공한다. 상기 섭스트레이트(10)는 대략 직사각판상으로 제1면(17a) 및 제2면(17b)을 가지는 수지층(17)이 구비되어 있으며, 이 수지층(17)은 차후 반도체칩이 위치될 수 있도록 다수의 관통공(13)이 서브슬롯(13)을 경계로 행과 열을 지어 하나의 서브스트립(14)을 이루며, 상기 서브스트립(14)은 일정길이의 메인슬롯(15)을 경계로 다수가 일렬로 연결되어 하나의 메인스트립(16)을 이루며, 상기 관통공(13) 외주연의 수지층(17) 제2면(17b)에는통상적인 구리박막에 의해 회로패턴이 형성되어 있으며, 상기 회로패턴은 외부환경으로부터 보호되도록 그 회로패턴 및 수지층(17)의 제2면(17b)이 통상적인 고분자 수지인 커버코트(19)로 코팅되되어 있는 섭스트레이트(10)를 제공한다.
또한, 상기 회로패턴은 차후 반도체칩과 도전성와이어로 연결되는 다수의 본드핑거(18a)와, 차후 도전성볼이 융착되는 다수의 볼랜드(18b)를 포함하며, 상기 본드핑거(18a) 및 볼랜드(18b)는 커버코트(19) 외측으로 개방되어 있으며, 상기 서브스트립(14)의 외곽에는 금(Au)으로 도금된 도전성 패드(20)가 다수 형성되어 있으며, 이는 본드핑거(18a) 및 볼랜드(18b)를 포함하는 적어도 하나 이상의 회로패턴과 연결되어 있다.
이어서, 상기 섭스트레이트(10)의 제1면(17a)에 접착테이프(60)를 접착함으로써, 상기 섭스트레이트(10)의 형성된 모든 관통공(13)이 폐쇄되도록 한다.
이어서, 상기 섭스트레이트(10)의 모든 관통공(13) 내측에 반도체칩(50)을 위치시키되, 상기 반도체칩(50)이 상기 접착테이프(60) 상에 고정되도록 한다.
계속해서, 상기 반도체칩(50)과 섭스트레이트(10)가 회로패턴중 본드핑거(18a)를 도전성와이어(51)로 상호 본딩하되, 상기 섭스트레이트(10)의 도전성패드(20)에 연결된 본드핑거(18a)와 상기 반도체칩(50)이 1차로 본딩되도록 하고, 나머지 본드핑거(18a)를 차례로 반도체칩(50)과 본딩시킨다.
상기 와이어 본딩 공정 및 이에 수반되는 와이어본딩 모니터링 방법을 첨부된 도면 도2a 및 도2b를 참조하여 보다 상세하게 설명한다. 도2a는 반도체칩(50)과 섭스트레이트(10) 사이의 와이어 본딩 상태를 도시한 단면도이고, 도2b는 그 평면도이다.
도시된 바와 같이 상기 본딩은 상기 섭스트레이트(10)를 히트블럭(30)상에 안착시킨 후 수행한다. 이때, 상기 섭스트레이트(10)의 제1면(17a)에는 접착테이프(60)가 접착되어 있음으로써, 상기 섭스트레이트(10)의 관통공(13) 내측에 위치된 반도체칩(50)과 상기 히트블럭(30)은 절연상태가 된다. 한편, 상기 섭스트레이트(10)의 제2면(17b)은 클램프(31)로 클램핑됨으로써 상기 섭스트레이트(10)가 히트블럭(30)상에 밀착된다. 그리고, 상기 클램프(31)의 일정 영역 즉, 상기 섭스트레이트(10)의 도전성패드(20)와 대응하는 영역에 돌기부(32)가 형성되어 있으며, 이 돌기부(32)는 상기 도전성패드(20)와 접촉되도록 한다. 또한 상기 클램프(31)는 와이어 본딩 모니터링 시스템(도시되지 않음)에 연결한다.
따라서, 상기와 같이 도전성패드(20)에 연결된 본드핑거(18a)와 반도체칩(50)을 1차로 와이어 본딩하게 되면, 상기 반도체칩(50)은 상기 와이어 본딩 모니터링 시스템과 전기적으로 접지 또는 연결된 상태가 된다. 그러므로 나머지 본드핑거(18a)와 반도체칩(50)을 와이어로 본딩할 때에는 상기 와이어 본딩 모니터링 시스템을 통하여 실시간으로 와이어 본딩 불량을 확인할 수 있게 된다.
이상에서와 같이 본 발명은 비록 상기의 실시예에 한하여 설명하였지만 여기에만 한정되지 않으며, 본 발명의 범주 및 사상을 벗어나지 않는 범위내에서 여러가지로 변형된 실시예도 가능할 것이다.
따라서, 본 발명에 의한 반도체패키지 제조용 클램프 및 이를 이용한 와이어본딩 모니터링 방법에 의하면, 와이어 본딩 공정에 있어서 반도체칩과 섭스트레이트의 도전성패드에 연결된 본드핑거를 1차적으로 본딩하여 반도체칩이 접지 가능한 상태가 되도록 한다. 즉, 상기 섭스트레이트의 도전성패드는 클램프에 접속되고, 상기 클램프는 와이어 본딩 모니터링 시스템과 전기적으로 연결된 상태이므로, 상기 1차 본딩 이외의 나머지 본딩 공정(반도체칩과 본드핑거)은 상기 와이어 본딩 모니터링 시스템에 의해 실시간으로 접속 불량 여부를 확인할 수 있는 효과가 있다.
또한, 와이어 본딩 공정중 불량을 즉각적으로 확인하여 그 불량을 제거하거나 또는 그 불량이 발생된 영역에 더 이상의 공정을 수행하지 않음으로써, 반도체패키지의 수율을 향상시킬 수 있을 뿐만 아니라, 자재의 낭비를 예방할 수도 있는 효과가 있다.

Claims (4)

  1. (정정) 회로패턴중 어느 하나와 연결되도록 일정면적의 도전성패드가 형성된 섭스트레이트를 구비하고, 상기 섭스트레이트에 반도체칩을 탑재한 후 히터블럭에 안착시키며, 상기 섭스트레이트가 히터블럭상에 고정된 채 와이어본딩되도록 상기 섭스트레이트의 상부를 클램핑하는 클램프에 있어서,
    상기 클램프에는 상기 섭스트레이트의 도전성 패드에 접촉될 수 있도록 돌기부가 형성됨과 동시에, 상기 클램프의 일측은 와이어본딩 모니터링 시스템에 전기적으로 접속된 것을 특징으로 하는 반도체패키지 제조용 클램프.
  2. (정정) 판상의 수지층에 관통공이 형성되고, 상기 관통공의 외주연 일면에는 본드핑거 및 볼랜드를 갖는 다수의 회로패턴이 형성되며, 상기 회로패턴의 외측에는 상기 회로패턴중 적어도 하나와 연결된 다수의 도전성 패드가 형성된 섭스트레이트를 제공하고,
    상기 섭스트레이트의 관통공 내측에 반도체칩을 위치시킨 동시에, 상기 섭스트레이트를 히트블럭상에 안착시키고, 상기 섭스트레이트의 상면은 클램프로 클램핑하되, 상기 클램프의 일정 영역에는 돌기부를 형성하여 상기 섭스트레이트에 형성된 도전성패드에 접촉되도록 하고, 또한 상기 클램프의 일측이 와이어본딩 모니터링 시스템에 전기적으로 접속되도록 한 상태에서, 반도체칩과 섭스트레이트의 회로패턴을 도전성와이어로 본딩함을 특징으로 하는 반도체패키지 제조용 와이어본딩 모니터링 방법.
  3. 제2항에 있어서, 상기 와이어 본딩은 상기 반도체칩과 상기 도전성패드에 연결된 회로패턴 사이를 1차로 본딩하고, 나머지 회로패턴을 차례로 반도체칩과 본딩하는 것을 특징으로 하는 반도체패키지 제조용 와이어본딩 모니터링 방법.
  4. 제2항 또는 제3항에 있어서, 상기 클램프에는 와이어 본딩 모니터링 시스템을 전기적으로 연결함을 특징으로 하는 반도체패키지 제조용 와이어본딩 모니터링 방법.
KR10-2000-0061568A 2000-10-19 2000-10-19 반도체패키지 제조용 클램프 및 이를 이용한 와이어본딩 모니터링 방법 KR100388292B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2000-0061568A KR100388292B1 (ko) 2000-10-19 2000-10-19 반도체패키지 제조용 클램프 및 이를 이용한 와이어본딩 모니터링 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0061568A KR100388292B1 (ko) 2000-10-19 2000-10-19 반도체패키지 제조용 클램프 및 이를 이용한 와이어본딩 모니터링 방법

Publications (2)

Publication Number Publication Date
KR20020030578A KR20020030578A (ko) 2002-04-25
KR100388292B1 true KR100388292B1 (ko) 2003-06-19

Family

ID=19694310

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0061568A KR100388292B1 (ko) 2000-10-19 2000-10-19 반도체패키지 제조용 클램프 및 이를 이용한 와이어본딩 모니터링 방법

Country Status (1)

Country Link
KR (1) KR100388292B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970053193A (ko) * 1995-12-30 1997-07-29 김광호 본딩 와이어의 단선 불량을 감지할 수 있는 회로 기판 및 와이어 본딩 장치
KR19990010137A (ko) * 1997-07-15 1999-02-05 황인길 반도체 패키지 제조용 와이어 본딩 장비의 인너리드 클램프 구조 및 이를 이용한 와이어 본딩 방법
JPH1174306A (ja) * 1997-08-28 1999-03-16 Nec Kyushu Ltd ワイヤボンディング方法及びワイヤボンディング用ヒータープレート
KR19990042389A (ko) * 1997-11-26 1999-06-15 김규현 반도체패키지용 와이어본딩기의 와이어본딩 감지방법 및 그 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970053193A (ko) * 1995-12-30 1997-07-29 김광호 본딩 와이어의 단선 불량을 감지할 수 있는 회로 기판 및 와이어 본딩 장치
KR19990010137A (ko) * 1997-07-15 1999-02-05 황인길 반도체 패키지 제조용 와이어 본딩 장비의 인너리드 클램프 구조 및 이를 이용한 와이어 본딩 방법
JPH1174306A (ja) * 1997-08-28 1999-03-16 Nec Kyushu Ltd ワイヤボンディング方法及びワイヤボンディング用ヒータープレート
KR19990042389A (ko) * 1997-11-26 1999-06-15 김규현 반도체패키지용 와이어본딩기의 와이어본딩 감지방법 및 그 장치

Also Published As

Publication number Publication date
KR20020030578A (ko) 2002-04-25

Similar Documents

Publication Publication Date Title
KR100304681B1 (ko) 몰드bga형반도체장치및그제조방법
US6664615B1 (en) Method and apparatus for lead-frame based grid array IC packaging
US6452255B1 (en) Low inductance leadless package
KR100333384B1 (ko) 칩 사이즈 스택 패키지 및 그의 제조방법
US20020047214A1 (en) Multi-chip package-type semiconductor device
KR19980042617A (ko) 웨이퍼 레벨 패키징
JP2003023134A (ja) 半導体装置およびその製造方法
KR20040024163A (ko) 접착 테이프가 본딩와이어에 부착된 반도체 칩 패키지
JP2001028420A (ja) 半導体装置及びその製造方法
JP4614818B2 (ja) 半導体装置およびその製造方法
KR20010051976A (ko) 패키지 그룹 몰드 및 다이싱법으로 제조되는 반도체 장치
US6927485B2 (en) Substrate for semiconductor package
JPH11307673A (ja) 半導体装置とその製造方法
KR20000061035A (ko) 반도체 칩과 그의 제조 방법과 그 반도체 칩을 이용한 적층 칩패키지 및 그 적층 칩 패키지의 제조 방법
KR100388292B1 (ko) 반도체패키지 제조용 클램프 및 이를 이용한 와이어본딩 모니터링 방법
US20050101061A1 (en) Transfer mold semiconductor packaging processes, circuit substrates, semiconductor packages, and ball grid arrays
JPH10150069A (ja) 半導体パッケージ及びその製造方法
JP2006196734A (ja) 半導体装置及びその製造方法
JPH11265964A (ja) 半導体装置とその製造方法
KR100248202B1 (ko) 칩 크기의 패키지 및 그의 형성방법
KR100351926B1 (ko) 비·지·에이 패키지
KR100576886B1 (ko) 반도체패키지의 제조 방법
KR100369394B1 (ko) 반도체패키지용 섭스트레이트 및 이를 이용한 반도체패키지의 제조방법
KR100600366B1 (ko) 반도체 패키지 및 그 제조 방법
KR20010001597A (ko) 웨이퍼의 백그라인딩 방법과 이를 이용한 반도체패키지 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070607

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee