JPH0563112A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0563112A JPH0563112A JP3252936A JP25293691A JPH0563112A JP H0563112 A JPH0563112 A JP H0563112A JP 3252936 A JP3252936 A JP 3252936A JP 25293691 A JP25293691 A JP 25293691A JP H0563112 A JPH0563112 A JP H0563112A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- resin
- semiconductor device
- back surface
- recess
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 86
- 239000011347 resin Substances 0.000 claims abstract description 40
- 229920005989 resin Polymers 0.000 claims abstract description 40
- 238000007789 sealing Methods 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 abstract description 8
- 238000005476 soldering Methods 0.000 abstract description 4
- 230000000694 effects Effects 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 238000004873 anchoring Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/1015—Shape
- H01L2924/10155—Shape being other than a cuboid
- H01L2924/10158—Shape being other than a cuboid at the passive surface
Abstract
(57)【要約】
【目的】 樹脂封止型の半導体装置において、ハンダ付
け工程を経た後でも、パッケージクラックが発生しない
半導体装置を提供することを目的とする。 【構成】 ダイパッドのないリードフレーム２にボンデ
ィングワイヤー３を介して接続した半導体素子１と、こ
の半導体素子１とリードフレーム２とボンディングワイ
ヤー３とを一体封止した樹脂４とから成る半導体装置に
おいて、半導体素子１の裏面に凹部５を形成し、一体封
止する樹脂４がこの凹部５内に充填しているものであ
る。しかも、この凹部５の形状は、開口部より膨らんだ
内部を有するものである。
け工程を経た後でも、パッケージクラックが発生しない
半導体装置を提供することを目的とする。 【構成】 ダイパッドのないリードフレーム２にボンデ
ィングワイヤー３を介して接続した半導体素子１と、こ
の半導体素子１とリードフレーム２とボンディングワイ
ヤー３とを一体封止した樹脂４とから成る半導体装置に
おいて、半導体素子１の裏面に凹部５を形成し、一体封
止する樹脂４がこの凹部５内に充填しているものであ
る。しかも、この凹部５の形状は、開口部より膨らんだ
内部を有するものである。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子とリードフ
レームをボンディングワイヤーにて接続し、これらを樹
脂にて一体封止した半導体装置に関するものである。
レームをボンディングワイヤーにて接続し、これらを樹
脂にて一体封止した半導体装置に関するものである。
【０００２】
【従来の技術】半導体装置のパッケージとして、製造が
簡易で低コストである樹脂封止型が多く使用されてい
る。図６に示す樹脂封止型の半導体装置は、薄型化のた
めダイパッドをなくし、半導体素子１に直接樹脂４を密
着させて封止する構造である。すなわち、半導体素子１
とダイパッドのないリードフレーム２とをボンディング
ワイヤー３にて接続し、これらを例えばトランスファー
モールド法により樹脂４にて一体封止した半導体装置で
ある。
簡易で低コストである樹脂封止型が多く使用されてい
る。図６に示す樹脂封止型の半導体装置は、薄型化のた
めダイパッドをなくし、半導体素子１に直接樹脂４を密
着させて封止する構造である。すなわち、半導体素子１
とダイパッドのないリードフレーム２とをボンディング
ワイヤー３にて接続し、これらを例えばトランスファー
モールド法により樹脂４にて一体封止した半導体装置で
ある。
【０００３】この半導体装置は、半導体素子１の表面に
ボンディングワイヤー３が配線されているので半導体素
子１の表面側の樹脂４ａを薄くできない。このため、半
導体素子１の裏面側の樹脂４ｂを薄くして装置全体の薄
型化を図っている。しかも、半導体素子１の裏面には窒
化シリコン膜等の保護膜が形成されていないので、シリ
コン基板と樹脂４ｂとが直接接触しており、半導体素子
１裏面と一体封止する樹脂４ｂとの接着性が不十分であ
る。
ボンディングワイヤー３が配線されているので半導体素
子１の表面側の樹脂４ａを薄くできない。このため、半
導体素子１の裏面側の樹脂４ｂを薄くして装置全体の薄
型化を図っている。しかも、半導体素子１の裏面には窒
化シリコン膜等の保護膜が形成されていないので、シリ
コン基板と樹脂４ｂとが直接接触しており、半導体素子
１裏面と一体封止する樹脂４ｂとの接着性が不十分であ
る。
【０００４】
【発明が解決しようとする課題】そのため、前記説明し
た半導体装置には以下に示す問題点がある。これを図７
に基づいて説明する。すなわち、この半導体装置を基板
に実装し、ハンダ付けのため２４０℃前後に加熱する
と、一体封止した樹脂４に含まれている水分が気化して
膨張し応力が発生する。特にこの膨張応力が半導体素子
１裏面側で発生すると、前述の如く半導体素子１裏面と
樹脂４ｂとの接着性が不十分のため、この部分で剥離に
よる空間４１が生じ易い。さらにこの膨張応力が進む
と、この応力が集中しやすい半導体素子１の四隅にパッ
ケージクラック４２が発生する。このパッケージクラッ
ク４２は、半導体装置を薄型化するほど容易に発生する
ことになる。しかも、大きなパッケージクラック４２が
生じると、半導体素子１の破損やボンディングワイヤー
３の断線を起こし、装置欠陥の原因となる。よって、本
発明は樹脂封止型の半導体装置であって、通常のハンダ
付け工程を経た後でも、パッケージクラックが発生しな
い半導体装置を提供することを目的とする。
た半導体装置には以下に示す問題点がある。これを図７
に基づいて説明する。すなわち、この半導体装置を基板
に実装し、ハンダ付けのため２４０℃前後に加熱する
と、一体封止した樹脂４に含まれている水分が気化して
膨張し応力が発生する。特にこの膨張応力が半導体素子
１裏面側で発生すると、前述の如く半導体素子１裏面と
樹脂４ｂとの接着性が不十分のため、この部分で剥離に
よる空間４１が生じ易い。さらにこの膨張応力が進む
と、この応力が集中しやすい半導体素子１の四隅にパッ
ケージクラック４２が発生する。このパッケージクラッ
ク４２は、半導体装置を薄型化するほど容易に発生する
ことになる。しかも、大きなパッケージクラック４２が
生じると、半導体素子１の破損やボンディングワイヤー
３の断線を起こし、装置欠陥の原因となる。よって、本
発明は樹脂封止型の半導体装置であって、通常のハンダ
付け工程を経た後でも、パッケージクラックが発生しな
い半導体装置を提供することを目的とする。
【０００５】
【課題を解決するための手段】本発明は上記の課題を解
決するために成されたもので、半導体素子とダイパッド
のないリードフレームとをボンディングワイヤーにて接
続し、この半導体素子とリードフレームとボンディング
ワイヤーとを樹脂にて一体封止した半導体装置におい
て、半導体素子の裏面に凹部を形成し、一体封止する樹
脂をこの凹部内に充填しているものである。しかも、こ
の凹部の形状は、開口部より膨らんだ内部を有するもの
である。
決するために成されたもので、半導体素子とダイパッド
のないリードフレームとをボンディングワイヤーにて接
続し、この半導体素子とリードフレームとボンディング
ワイヤーとを樹脂にて一体封止した半導体装置におい
て、半導体素子の裏面に凹部を形成し、一体封止する樹
脂をこの凹部内に充填しているものである。しかも、こ
の凹部の形状は、開口部より膨らんだ内部を有するもの
である。
【０００６】
【作用】半導体素子の裏面に凹部を複数設けることで、
半導体素子の裏面と樹脂との接着面積が増加するので接
着性が向上する。また、一体封止する際に軟化した樹脂
がこの凹部に入り込み、硬化することで投錨効果を発揮
する。よって、半導体素子裏面と樹脂との間で発生した
膨張応力に対する抗力が増加し、半導体素子裏面と樹脂
とが剥離しなくなる。このように、半導体素子裏面と樹
脂とが剥離しなくなるのでパッケージクラックが発生し
ない。
半導体素子の裏面と樹脂との接着面積が増加するので接
着性が向上する。また、一体封止する際に軟化した樹脂
がこの凹部に入り込み、硬化することで投錨効果を発揮
する。よって、半導体素子裏面と樹脂との間で発生した
膨張応力に対する抗力が増加し、半導体素子裏面と樹脂
とが剥離しなくなる。このように、半導体素子裏面と樹
脂とが剥離しなくなるのでパッケージクラックが発生し
ない。
【０００７】
【実施例】以下に本発明の実施例を図面に基づいて説明
する。図１は本発明の半導体装置を説明する概略断面
図、図２は本発明の半導体素子裏面を説明する斜視図で
ある。図１、図２に示すように、本発明の半導体装置
は、半導体素子１がダイパッドのないリードフレーム２
のほぼ中央に配置され、ボンディングワイヤー３にてこ
れらが接続されている。この半導体素子１とリードフレ
ーム２とボンディングワイヤー３は、例えばトランスフ
ァーモールド法により樹脂４にて一体封止される。この
樹脂４のうち、半導体素子１の表面側の樹脂４ａはボン
ディングワイヤー３があるため薄くできない。そこで、
半導体素子１の裏面側の樹脂４ｂを薄く形成して半導体
装置の薄型化を図っている。この半導体素子１の裏面に
は、例えば丸型をした窪みの凹部５が複数形成されてい
る。
する。図１は本発明の半導体装置を説明する概略断面
図、図２は本発明の半導体素子裏面を説明する斜視図で
ある。図１、図２に示すように、本発明の半導体装置
は、半導体素子１がダイパッドのないリードフレーム２
のほぼ中央に配置され、ボンディングワイヤー３にてこ
れらが接続されている。この半導体素子１とリードフレ
ーム２とボンディングワイヤー３は、例えばトランスフ
ァーモールド法により樹脂４にて一体封止される。この
樹脂４のうち、半導体素子１の表面側の樹脂４ａはボン
ディングワイヤー３があるため薄くできない。そこで、
半導体素子１の裏面側の樹脂４ｂを薄く形成して半導体
装置の薄型化を図っている。この半導体素子１の裏面に
は、例えば丸型をした窪みの凹部５が複数形成されてい
る。
【０００８】この凹部５の形成方法を図３（ａ）〜
（ｃ）に基づいて工程順に説明する。まず、第１の工程
として、図３（ａ）に示すように、半導体素子１に形成
されている電気回路１１を下面にして、この電気回路１
１を保護するレジスト６を塗布する。そして、この状態
で半導体素子１の上面に位置している半導体素子１の裏
面上にレジスト８を塗布する。このレジスト８は、例え
ば光（紫外線等）が照射された部分が除去されるポジレ
ジストを使用する。次いで、凹部５の所定形状だけ光
（紫外線）が透過するように印刷されたマスク７を用い
て、レジスト８に紫外線を露光する。
（ｃ）に基づいて工程順に説明する。まず、第１の工程
として、図３（ａ）に示すように、半導体素子１に形成
されている電気回路１１を下面にして、この電気回路１
１を保護するレジスト６を塗布する。そして、この状態
で半導体素子１の上面に位置している半導体素子１の裏
面上にレジスト８を塗布する。このレジスト８は、例え
ば光（紫外線等）が照射された部分が除去されるポジレ
ジストを使用する。次いで、凹部５の所定形状だけ光
（紫外線）が透過するように印刷されたマスク７を用い
て、レジスト８に紫外線を露光する。
【０００９】第２の工程として、図３（ｂ）に示すよう
に、現像液により、第１の工程で紫外線が照射された部
分のレジスト８を除去する。これにより、凹部５が形成
される半導体素子１の上方のレジスト８が除去される。
に、現像液により、第１の工程で紫外線が照射された部
分のレジスト８を除去する。これにより、凹部５が形成
される半導体素子１の上方のレジスト８が除去される。
【００１０】そして第３の工程として、図３（ｃ）に示
すように、エッチング液を用いて、レジスト８が除去さ
れた部分の下方の半導体素子１のみがエッチングされ
る。なお、このとき等方性のエッチングを行えば、レジ
スト８が除去された下方の半導体素子１の表面より、深
い部分が多くエッチングされることになる。これによ
り、凹部５の開口部より膨らんだ内部が形成される。そ
して、図中点線で示すレジスト８を除去すれば、凹部５
が形成される。
すように、エッチング液を用いて、レジスト８が除去さ
れた部分の下方の半導体素子１のみがエッチングされ
る。なお、このとき等方性のエッチングを行えば、レジ
スト８が除去された下方の半導体素子１の表面より、深
い部分が多くエッチングされることになる。これによ
り、凹部５の開口部より膨らんだ内部が形成される。そ
して、図中点線で示すレジスト８を除去すれば、凹部５
が形成される。
【００１１】以上の工程により形成される凹部５は、例
えば３００μｍ厚の半導体素子１に対して５０μｍの深
さを有している。なお、この凹部５の大きさはこれに限
定されず、半導体素子１の機能や強度に影響を与えない
程度であればよい。
えば３００μｍ厚の半導体素子１に対して５０μｍの深
さを有している。なお、この凹部５の大きさはこれに限
定されず、半導体素子１の機能や強度に影響を与えない
程度であればよい。
【００１２】このように形成された凹部５の個数に比例
して、半導体素子１の裏面の表面積が増加することにな
る。そして、一体封止する際この凹部５の内部に樹脂４
が充填されるため、半導体素子１裏面と一体封止する樹
脂４との接着強度が向上する。しかも、この凹部５の形
状は、開口部より膨らんだ内部を有しており、充填され
た樹脂４が硬化することで、投錨効果を発揮することに
なる。したがって、半導体素子１裏面と樹脂４とが剥離
することがない。
して、半導体素子１の裏面の表面積が増加することにな
る。そして、一体封止する際この凹部５の内部に樹脂４
が充填されるため、半導体素子１裏面と一体封止する樹
脂４との接着強度が向上する。しかも、この凹部５の形
状は、開口部より膨らんだ内部を有しており、充填され
た樹脂４が硬化することで、投錨効果を発揮することに
なる。したがって、半導体素子１裏面と樹脂４とが剥離
することがない。
【００１３】次に、図４、図５に基づいて本発明の他の
実施例を説明する。図４は本発明の他の実施例を説明す
る概略断面図、図５はそのチップ裏面を説明する斜視図
である。この半導体装置の構成は、前記の実施例と同
様、半導体素子１とダイパッドのないリードフレーム２
とがボンディングワイヤー３にて接続され、これらを樹
脂４にて一体封止している。この半導体素子１の裏面に
は、溝状に凹部５が形成されている。すなわち、半導体
素子１裏面の中央部分から半導体素子１の長辺方向と略
平行に２本の凹部５が対向して形成され、さらに短辺方
向と略平行に２本の凹部５が対向して形成されている。
実施例を説明する。図４は本発明の他の実施例を説明す
る概略断面図、図５はそのチップ裏面を説明する斜視図
である。この半導体装置の構成は、前記の実施例と同
様、半導体素子１とダイパッドのないリードフレーム２
とがボンディングワイヤー３にて接続され、これらを樹
脂４にて一体封止している。この半導体素子１の裏面に
は、溝状に凹部５が形成されている。すなわち、半導体
素子１裏面の中央部分から半導体素子１の長辺方向と略
平行に２本の凹部５が対向して形成され、さらに短辺方
向と略平行に２本の凹部５が対向して形成されている。
【００１４】このように、半導体素子１裏面の中央部分
に前記の凹部５が集中しているため、特にこの中央部分
の表面積が増加することになる。そして、一体封止する
際この凹部５の内部に樹脂４が充填される。これによ
り、図７に示す半導体素子１裏面と樹脂４ｂとの剥離に
よる空間４１が特に発生しやすい半導体素子１裏面の中
央部分での、樹脂４と半導体素子１との接着強度が向上
することになる。なお、溝状の凹部５も前記実施例の凹
部５と同様の方法にて形成される。
に前記の凹部５が集中しているため、特にこの中央部分
の表面積が増加することになる。そして、一体封止する
際この凹部５の内部に樹脂４が充填される。これによ
り、図７に示す半導体素子１裏面と樹脂４ｂとの剥離に
よる空間４１が特に発生しやすい半導体素子１裏面の中
央部分での、樹脂４と半導体素子１との接着強度が向上
することになる。なお、溝状の凹部５も前記実施例の凹
部５と同様の方法にて形成される。
【００１５】
【発明の効果】以上説明したように本発明の半導体装置
によれば以下の効果がある。すなわち、ダイパッドのな
いリードフレームと半導体素子とをボンディングワイヤ
ーで接続し、全体を樹脂にて封止した半導体装置におい
て、この半導体素子の裏面に凹部を設けているので、半
導体素子の裏面と樹脂との接着面積が増加して接着性が
向上する。さらに、一体封止する樹脂がこの凹部に入り
込み、硬化することで投錨効果を発揮する。このよう
に、半導体素子裏面と樹脂とが強固に密着しているの
で、半導体装置を基板に実装し、ハンダ付けのため２４
０℃前後に加熱しても、樹脂が半導体素子の裏面から剥
離することがない。よって、半導体装置にパッケージク
ラックが発生しない。このような効果は、特に装置の薄
型化のため半導体素子裏面側の樹脂の肉厚を薄くした半
導体装置において有効である。
によれば以下の効果がある。すなわち、ダイパッドのな
いリードフレームと半導体素子とをボンディングワイヤ
ーで接続し、全体を樹脂にて封止した半導体装置におい
て、この半導体素子の裏面に凹部を設けているので、半
導体素子の裏面と樹脂との接着面積が増加して接着性が
向上する。さらに、一体封止する樹脂がこの凹部に入り
込み、硬化することで投錨効果を発揮する。このよう
に、半導体素子裏面と樹脂とが強固に密着しているの
で、半導体装置を基板に実装し、ハンダ付けのため２４
０℃前後に加熱しても、樹脂が半導体素子の裏面から剥
離することがない。よって、半導体装置にパッケージク
ラックが発生しない。このような効果は、特に装置の薄
型化のため半導体素子裏面側の樹脂の肉厚を薄くした半
導体装置において有効である。
【図１】本発明の半導体装置を説明する概略断面図であ
る。
る。
【図２】本発明のチップ裏面を説明する斜視図である。
【図３】本発明のチップ裏面に設けられた凹部の形成工
程を説明する図で、（ａ）は紫外線を露光した状態を説
明する断面図である。（ｂ）はレジストを現像した状態
を説明する断面図である。（ｃ）は半導体素子をエッチ
ングした状態を説明する断面図である。
程を説明する図で、（ａ）は紫外線を露光した状態を説
明する断面図である。（ｂ）はレジストを現像した状態
を説明する断面図である。（ｃ）は半導体素子をエッチ
ングした状態を説明する断面図である。
【図４】本発明の他の実施例を説明する概略断面図であ
る。
る。
【図５】他の実施例のチップ裏面を説明する斜視図であ
る。
る。
【図６】従来の半導体装置を説明する概略断面図であ
る。
る。
【図７】クラックが発生した状態を説明する概略断面図
である。
である。
１ 半導体素子 ２ リードフレーム ３ ボンディングワイヤー ４ 樹脂 ５ 凹部
Claims (2)
- 【請求項１】 ダイパッドのないリードフレームにボン
ディングワイヤーを介して接続された半導体素子と、前
記半導体素子と前記ボンディングワイヤーと前記リード
フレームとを一体封止した樹脂とから成る半導体装置に
おいて、 前記半導体素子の裏面に凹部が形成され、前記樹脂が前
記凹部内に充填されていることを特徴とする半導体装
置。 - 【請求項２】 前記半導体素子の裏面に形成された前記
凹部は、開口部より内部が膨らんだ形状であることを特
徴とする請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3252936A JPH0563112A (ja) | 1991-09-03 | 1991-09-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3252936A JPH0563112A (ja) | 1991-09-03 | 1991-09-03 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0563112A true JPH0563112A (ja) | 1993-03-12 |
Family
ID=17244224
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3252936A Pending JPH0563112A (ja) | 1991-09-03 | 1991-09-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0563112A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5742098A (en) * | 1995-03-15 | 1998-04-21 | Siemens Aktiengesellschaft | Semiconductor component with plastic sheath and method for producing the same |
| JP2000036517A (ja) * | 1998-06-09 | 2000-02-02 | Stmicroelectronics Inc | フリップチップパッケ―ジ用の応力減少 |
| DE10338078A1 (de) * | 2003-08-19 | 2005-03-24 | Infineon Technologies Ag | Halbleiterelement mit verbesserten Haftungseigenschaften der nichtmetallischen Oberflächen |
| US7508083B2 (en) | 2003-03-11 | 2009-03-24 | Infineon Technologies Ag | Electronic component comprising a semiconductor chip and a plastic housing, and method for producing the same |
| JP2016139770A (ja) * | 2015-01-29 | 2016-08-04 | 京セラ株式会社 | 配線基板、電子装置および電子モジュール |
-
1991
- 1991-09-03 JP JP3252936A patent/JPH0563112A/ja active Pending
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5742098A (en) * | 1995-03-15 | 1998-04-21 | Siemens Aktiengesellschaft | Semiconductor component with plastic sheath and method for producing the same |
| JP2000036517A (ja) * | 1998-06-09 | 2000-02-02 | Stmicroelectronics Inc | フリップチップパッケ―ジ用の応力減少 |
| US7508083B2 (en) | 2003-03-11 | 2009-03-24 | Infineon Technologies Ag | Electronic component comprising a semiconductor chip and a plastic housing, and method for producing the same |
| DE10338078A1 (de) * | 2003-08-19 | 2005-03-24 | Infineon Technologies Ag | Halbleiterelement mit verbesserten Haftungseigenschaften der nichtmetallischen Oberflächen |
| US7224043B2 (en) | 2003-08-19 | 2007-05-29 | Infineon Technologies Ag | Semiconductor element with improved adhesion characteristics of the non-metallic surfaces |
| DE10338078B4 (de) * | 2003-08-19 | 2008-10-16 | Infineon Technologies Ag | Halbleiterelement mit verbesserten Haftungseigenschaften der nichtmetallischen Oberflächen und Verfahren zu dessen Herstellung |
| JP2016139770A (ja) * | 2015-01-29 | 2016-08-04 | 京セラ株式会社 | 配線基板、電子装置および電子モジュール |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07201918A (ja) | 半導体デバイスのパッケージ方法、同パッケージに用いるリードテープ及びパッケージした半導体デバイス | |
| JPH11121507A (ja) | 半導体装置およびその製造方法 | |
| JP2006100636A (ja) | 半導体装置の製造方法 | |
| JPH1012773A (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JP3262728B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0563112A (ja) | 半導体装置 | |
| US20020048851A1 (en) | Process for making a semiconductor package | |
| JP2897479B2 (ja) | リードフレーム | |
| JP2004253422A (ja) | 半導体装置 | |
| JP3918303B2 (ja) | 半導体パッケージ | |
| JP2005057280A (ja) | 高信頼性チップスケールパッケージ | |
| JPH0547988A (ja) | 半導体装置 | |
| JPH09330992A (ja) | 半導体装置実装体とその製造方法 | |
| JP3145892B2 (ja) | 樹脂封止型半導体装置 | |
| JPH0778910A (ja) | 半導体装置 | |
| JPH1140704A (ja) | 半導体装置 | |
| JP2003007743A (ja) | Ｕｖテープ及び半導体集積回路パッケージの製造方法 | |
| JPH05251619A (ja) | 樹脂封止半導体装置およびその製造方法 | |
| JPS634713B2 (ja) | ||
| JPS5891662A (ja) | 半導体装置の製造方法 | |
| KR200152651Y1 (ko) | 리드프레임 | |
| KR200179421Y1 (ko) | 적층형 반도체 패캐이지 | |
| JP2005045041A (ja) | 半導体パッケージおよびその製造方法 | |
| JPH0547835A (ja) | 半導体装置の実装構造 | |
| JP2001127213A (ja) | 樹脂封止型半導体装置パッケージ |