JP2005057280A - 高信頼性チップスケールパッケージ - Google Patents

高信頼性チップスケールパッケージ Download PDF

Info

Publication number
JP2005057280A
JP2005057280A JP2004222792A JP2004222792A JP2005057280A JP 2005057280 A JP2005057280 A JP 2005057280A JP 2004222792 A JP2004222792 A JP 2004222792A JP 2004222792 A JP2004222792 A JP 2004222792A JP 2005057280 A JP2005057280 A JP 2005057280A
Authority
JP
Japan
Prior art keywords
metal layer
substrate
patterned metal
solder
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Abandoned
Application number
JP2004222792A
Other languages
English (en)
Inventor
Morio Nakao
森男 中尾
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JP2005057280A publication Critical patent/JP2005057280A/ja
Abandoned legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】様々な半導体製品ファミリー、多様な設計およびプロセスに対応できる信頼性の高い半導体装置の製作方法を提供する。
【解決手段】実装されたチップスケール半導体装置は、パターン化金属層２０２と第１、第２面を含む基板を有する。絶縁材の第１部分でパターン化金属層２０２の空間を埋める。パターン化金属層２０２の第１面に絶縁材の第２部分を設け、外部接続用の金属を露出させるための複数の窓を形成する。これら窓の周辺において、絶縁材の厚さは３０マイクロメートル未満とする。パターン化金属層２０２の第２面上において、集積回路チップ２０６の取り付けに適した領域を含む層を絶縁材の第３部分で形成する。窓から露出する金属面に設けられたハンダボールには、長さが３０マイクロメートル未満のハンダ首状部が含まれ、表面張力に起因するハンダ剥離の問題の解消に役立つ。
【選択図】図４

Description

この発明は概して半導体装置の分野に関するものであり、具体的には、ボードレベルの信頼性が向上したチップスケールパッケージの構造と製作方法に関する。
半導体技術で広く使用されているチップスケール装置のいくつかの同種のものは、一側に集積回路チップを保持し、他側にボード取り付け用のハンダボールを保持する基板の概念に基づいている。この基板は、樹脂キャリアに金属層を押し広げてパターン化した構造になっている。基板のチップ側では、金属層にチップ接触パッドが接続される。基板のハンダボール側では、金属パターンの端子パッドが露出するように樹脂キャリアに窓が開けられる。それらの窓から露出する金属にハンダボールが取り付けられる。
このハンダ取り付け工程において、ハンダボールは樹脂キャリアの窓に収まるように首状部を形成することが必要である。この首状部は少なくとも２、３の信頼性問題の要因となる。まず、装置を外部、例えばマザーボードに取り付けるために行われるハンダリフロー工程時に、ハンダボールは、溶融した球状ハンダの表面張力によってキャリアの窓内でハンダ首状部から離れる傾向がある。その結果、冷却、硬化後に首状部と、装置と、ボードに取り付けられたボールとの間で分離や亀裂が生じる危険がある。
第２に、たびたび取り付け工程で使用されるハンダペーストの内部において、リフロー工程中に無数の微細空洞が生じる。これらの空洞は硬化後のハンダに残留して、亀裂の危険が増しやすい。その結果、従来の樹脂キャリアにおける窓の長い首状部で特に、空洞の影響が現れる。
したがって、信頼性が高く一貫性のある（ｃｏｈｅｒｅｎｔ）安価なハンダボール形成方法が必要となる。様々な半導体製品等、多様な設計およびプロセスに対応できるように製作方法に柔軟性を持たせなければならない。これらの改善は、生産サイクルタイムを短縮し、スループットを上げると同時に、新規製造機械への投資を必要とせずに既存設備を使用することで達成し得ることが望ましい。
発明の一実施例は半導体パッケージ用基板である。基板は、第１、第２面を含むシート状樹脂キャリアと、樹脂キャリアの第１面に除去可能に設けたパターン化金属層と、樹脂キャリアの第２面上の絶縁層とを有する。
もうひとつの発明実施例は実装された半導体装置であり、基板と、集積回路チップと、このチップを覆う樹脂封止材料を含む。基板は、第１、第２面と、第１、第２面の間に延びる開口とを含むパターン化金属層を有し、さらに、第１金属層面を覆い、開口内に延びる第１絶縁層を有し、開口内の第１絶縁層は金属層の第２面と同一平面上にある。パターン化金属層の第２面の一部と開口は第２絶縁層で覆われる。第２絶縁層は、厚さが約３０マイクロメートル以下であることが望ましく、したがって、第２絶縁層の開口内で露出する金属面にハンダボールが取り付けられるとき、リフロー後のハンダ首状部の長さが３０マイクロメートル未満であることが望ましく、それにより、表面張力に起因するハンダ分離問題が緩和される。集積回路チップは、能動面と受動面を有し、受動面は第１絶縁層に取り付けられる。
もうひとつの発明実施例は、能動面および受動面と、能動面上の接触パッドとを有する集積回路チップの実装方法である。この方法において、使用される基板はキャリアテープを有し、第１、第２面と、両面間に延びる開口を含むパターン化金属層を有し、第２面はキャリアテープに取外し可能に設けられ、基板は更に、第１絶縁層を有し、第１絶縁層は第１金属層面と、パターン化金属層の開口内で露出するキャリアテープを部分的に覆う。チップは基板の第１絶縁層に取り付けられる。チップは封止される。その後、パターン化金属層の第２面を露出させるために、パターン化金属層からキャリアテープを除去する。もうひとつのプロセスステップにおいては、パターン化金属層の第２面に第２絶縁層（厚さ３０マイクロメートル未満が望ましい）が設けられ、この第２絶縁層によってパターン化金属層の第２面は部分的に覆われ、パターン化金属層の第２面は第２絶縁層の窓から露出したままになる。最終的なプロセスステップにおいて、第２絶縁層の窓から露出するパターン化金属層の第２面に、外部接続用のハンダボールが取り付けられる。
この発明の実施例のうち、いくつかはマザーボードなどの外部要素へのリフロー接着を意図したチップスケールおよびチップ・サイズ・パッケージに関し、その他はボール・グリッド・アレイの種類に属するパッケージに関する。本発明は、ハンダボール首状部の長さを制御し、それに伴って溶融ハンダの表面張力効果を制御することに技術的な利点を持ち、ハンダリフローを反復しても、ハンダ損傷が避けられる。パターン化金属層からキャリアテープを除去するプロセスステップにおける様々な方法から、その他の技術的な利点が得られ、短時間の赤外線または紫外線照射によって接着剤強度を弱めて除去処理を容易にするように、接着剤を選択することができる。
いくつかの発明実施例で示される技術的進歩は、付図と請求項記載の新規特徴に基づいて後述する発明の好ましい実施例の説明で明らかになる。
図１Ａの断面図はチップスケールおよびチップサイズ装置に関する既知の技術で使われる典型的な基板１００を示す。金属層１０２は、一般に樹脂テープからなるシート状キャリア１０１と接合される。典型的な接合方法はロールオン工程であり、２つの層がかなり強い力でも分離しないほど強固に接着される。図１Ａにおいて、２つの層間の強固な接着が実線１０３によって示される。その後、金属層１０２は導電トレースにパターン化され、そして、樹脂キャリアテープ１０１は、ハンダボール等のリフロー接続要素を配置するための金属領域を露出させる窓１０４が形成されるようにパターン化される。金属層１０２は、集積回路（ＩＣ）チップの搭載領域を形成する絶縁層１０５で覆われる。絶縁材は金属パターンの空間１０５ａにも満たされる。
既知の技術で基板１００が果たす機能を考慮して、樹脂キャリアテープ１０１の厚さは一般に５０〜１００マイクロメートルの範囲である。したがって、キャリアテープ１０１の窓１０４の側壁も同じ高さ、すなわち５０〜１００マイクロメートルである。ハンダボールが窓１０４に満たされ、最初のリフロー工程を経た後、窓１０４はハンダ材料で埋められる。その後、装置をプリント配線マザーボード等に外部接続する際、ハンダボールの再溶融が必要である。再溶融したハンダの表面張力は、他のハンダから離れた高い側壁を持つ窓１０４の中にハンダを閉じ込める傾向があり、冷却、硬化後に材料剥離の危険が生じる。マザーボード上の相当数のハンダボールは装置から離れた状態になる。
図１Ｂは発明の実施例、例えばチップスケールおよびチップサイズ装置に使われる半導体パッケージ用の基板１１０を示している。基板は厚さ３０〜８０マイクロメートルのシート状樹脂キャリア１１１を含む。テープは、チップマウントのキュアリング（約１５０〜２００℃）、ワイヤボンディング（約１７５〜２５０℃）、トランスファモールディングおよびキュアリング（約１６０〜１８０℃）の各工程における高温に耐えられる。好ましいテープ材料として、例えば日本のＨｉｔａｃｈｉやＨｉｔａｃｈｉ Ｃｈｅｍｉｃａｌ社製のポリイミド材料が市場で入手可能である。
テープ１１１にはパターン化金属層１１２が取り付けられる。金属は厚さ１０〜３５マイクロメートルの銅また銅合金が好ましい。接着には、装置製作における後の工程でパターン化金属を破損せずに金属層１１２から樹脂テープ１１１を剥離し得る程度の弱い接着剤が使用される。図１Ｂでは、接着の弱さを象徴的に示すために、インタフェース１１３は破線として示される。市場で入手可能である適当な接着剤として、例えば日本のＴｏｍｏｅｇａｗａ社製のＴｏｍｏｅｇａｗａ Ｘがある。
図１Ｂの基板１１０はさらに絶縁層１１５を含んでいて、絶縁層は金属層１１２を覆い、ＩＣチップ取り付けに適したサイズになっている。層１１５の絶縁材は金属パターンの空間１１５ａを埋める。絶縁材１１５として好ましい材料は、例えば日本のＴａｉｙｏｕ社の製品で、フォトレジストを改質したいわゆるハンダレジストであって市場で入手可能である。
図２〜４は別の発明実施例である実装チップスケール半導体装置の断面を製作プロセスの３段階で示している。図２の製作段階では、装置はキャリアテープ２０１からなる基板と、キャリアテープ２０１に取り付けられたパターン化金属層２０２を含む。テープ２０１として好ましい材料は厚さ３０〜８０マイクロメートルのポリイミド材料であり、金属層２０２として好ましい材料は厚さ１０〜３５マイクロメートルの銅または銅合金である。
テープ２０１と金属層２０２の間の接着には、例えば日本のＴｏｍｏｅｇａｗａ社から市販されているＴｏｍｏｅｇａｗａ Ｘなどの材料を使用することが好ましい。接着の弱さを示すために、図２ではインタフェース２０３が点線で示されている。絶縁材、望ましくはハンダレジストで金属パターンの空間２０５ａを埋め、接合材料２０７（一般に重合可能エポキシ）によってチップ２０６を取り付けるのに適したサイズで薄層２０５を金属層２０２に形成する。能動チップ面２０６ａの接触パッド２０８はワイヤボンド２０９によって金属層２０２の金属ランドに接続される。チップ２０６とワイヤボンド２０９は、封入材料２１０（通常はエポキシ系の成形材料）によって保護される。
図３は、次のプロセスステップが完了した後の実施例を示す。図２のキャリアテープ２０１は、パターン化金属層２０２を破損させることなく既に除去されている。図３において、金属層のパターンは３０２ａ、３０２ｂ、３０２ｃ、３０２ｄ等で示され、絶縁材３０５ａ、３０５ｂ、３０５ｃなどと共に露出した状態である。テープ除去ステップはキャリアテープ２０２の単純な機械的剥離が可能であり、補助的に僅かな赤外線または紫外線照射を用いることも可能である。この照射により、接着力が弱められ、キャリアテープ２０２を丁寧に剥がし易くなる。照射の時間とエネルギは、使用される接着剤の種類と厚さに依存する。
図４は、パターン化金属層２０２上で層２０５および充填材３０５ａ、３０５ｂ等に使用されるものと同じハンダレジスト絶縁材の膜４０１（望ましくは３０マイクロメートル未満）を印刷形成する後続プロセスステップを示す。この印刷ステップは、フィルム材料が金属パターン間の絶縁体部分と合体するように行われ、例えば、膜部分４０１ａは充填材部分３０５ａと合体し、膜部分４０１ｂは充填材部分３０５ｂと合体し、そして層２０２の金属は窓４０２から露出する。各窓４０２を囲む絶縁材の厚さは３０マイクロメートル未満であることが好ましい。このプロセスステップを経た半導体装置は、図４において全体的に符号４００で示される。
図５は各窓４０２の中の金属にハンダボールを取り付けるプロセスステップを示している。層２０２の金属の濡れを確実にするために、通常はハンダボールを第１リフロー工程に入れる。このリフロー工程において、窓４０２は溶融ハンダで満たされるので、冷却、硬化後には長さ３０マイクロメートル未満のハンダ首状部が形成され、首状部の長さは絶縁体４０１の厚さと等しくなる。図５の実施例の完成品装置をボード取り付け用の第２のリフロー工程に入れる必要がある場合、長さ３０マイクロメートル未満の首状部における少量のハンダがそれよりはるかに多量のハンダボールの残余から離れるほどの表面張力は作用しない。その結果、ボード接合工程中に装置４００からハンダボールが脱落し難くなる。
もうひとつの発明実施例は、ボードへの取り付け信頼性の高い半導体装置に使用される基板の製作方法である。基板の概略を図１Ｂに示す。この方法は以下の通りである。シート状樹脂キャリア（１１１）を用意し、第１、第２面（１１２ａ、１１２ｂ）を含むパターン化金属層（１１２）を用意し、樹脂シート（１１１）に第１金属面（１１２ａ）を接合するための弱い接着剤を塗布する。接着剤は、パターン化金属を破損することなく金属層（１１２）から樹脂シート（１１１）を剥離することができる程度の弱い接着剤である。つぎに、金属パターンの空間（１１５ａ）が絶縁材で埋まるように、絶縁材層（１１５）を第２金属層面（１１２ｂ）に堆積させる。
発明の別の実施例は、接触パッド付きの能動面を持つ集積回路チップの実装方法である。図２から４に示すこの方法は、キャリアテープ（２０１）と、弱い接着剤によってキャリアテープに取り付けられるパターン化金属層（２０２）と、金属パターンの空間（２０５ａ）を埋めて金属層の一面に層（２０５）を形成する絶縁材とを含む基板を用意し、絶縁層（２０５）にチップ（２０６）を配置し、ワイヤボンディング（２０９）によってチップ接触パッドを金属層（２０２）に接続し、チップ（２０６）とボンディングワイヤ（２０９）を封入し（２１０）、金属パターン（２０２）を破損することなく基板からキャリア（２０１）を除去して、パターン間に絶縁材（２０５ａ）を含むパターン化金属層を露出させるステップを含む。テープ（２０１）の剥離を容易にするため、接着剤に赤外線または紫外線の短時間照射を行うとともに、フィルム材料（４０１ａ）が金属パターンの間の絶縁体部分（３０５ａ）と合体して、金属パターン（２０２）が窓（４０２）から露出した状態になるように、パターン化金属層（２０２）上で同じ絶縁材からなる３０マイクロメートル未満の膜（４０１）を印刷形成することができる。図５で示される別のプロセスステップとして、窓（４０２）から露出した金属にハンダボール（５０１）を取り付けることができる。
以上に、本発明に関して説明用の実施例に基づいて説明したが、これは制限的な意図を持たない。上記実施例の様々な変更と組み合わせ、発明の他の実施例は本説明を参照することにより当業者には明らかであろう。例えば、半導体チップの材料には、ＩＣ製造で使用されるシリコン、シリコンゲルマニウム、ガリウムヒ素、その他の半導体または複合材料などが含まれる。したがって、このような変形や実施例も請求項に包含される。
以上の説明に関して更に以下の項を開示する。
（１） 基板を有し、実装された半導体装置であって、
基板に設けられたパターン化金属層の第１、第２面間に延在する開口を施し、
基板に設けられた第１絶縁層が第１金属層面を覆い、かつ開口内に延在し、開口内の第１絶縁層が金属層の第２面と同一平面上にあり、
基板に設けられた第２絶縁層がパターン化金属層の第２面の一部と開口を覆い、能動面および受動面を含む集積回路チップを有し、受動面が第１絶縁層に設けられ、
チップを覆う樹脂封入材料を有する半導体装置。
（２） 第２絶縁層がハンダレジストである（１）記載の装置。
（３） 第２絶縁層の厚さが約３０マイクロメートル以下である（１）記載の装置。
（４） 金属層が銅を含み、その厚さが１０〜３５マイクロメートルである（１）記載の装置。
（５） 第１、第２面を含むシート状樹脂キャリアと、
樹脂キャリアの第１面に剥離可能に設けたパターン化金属層と、
樹脂キャリアの第２面上の絶縁層とを有する半導体パッケージ用基板。
（６） プラスチック支持体が厚さ約３０〜８０マイクロメートルのポリイミド膜である（５）記載の基板。
（７） 金属層が銅を含み、その厚さが１０〜３５マイクロメートルである（５）記載の基板。
（８） 第２絶縁層がハンダレジストである（５）記載の基板。
（９） 第２絶縁層の厚さが約３０ミクロン以下である（５）記載の基板。
（１０） 能動面および受動面を含み、能動面に接触パッドを設けた集積回路チップを実装するための方法であって、
キャリアテープと、第１および第２面を含み、第１、第２面間に延在する開口を設けたパターン化金属層と、パターン化金属層の第１面とパターン化金属層の開口から露出するキャリアテープを部分的に覆う第１絶縁層とを有する基板を準備し、
基板上の第１絶縁層に集積回路チップを搭載し、
チップを封入し、
パターン化金属層の第２面を露出するために、パターン化金属層からキャリアテープ除去する集積回路チップ実装方法。
（１１） パターン化金属層の第２面に第２絶縁層を設け、第２絶縁層によってパターン化金属層の第２面の一部を覆い、パターン化金属層の第２面を第２絶縁層の窓から露出状態に保つ（１０）記載の方法。
（１２） 第２絶縁層の窓から露出するパターン化金属層の第２面にハンダボールを設ける（１１）記載の方法。
（１３） キャリアテープを除去する前に、キャリアテープに赤外線照射する（１０）記載の方法。
（１４） キャリアテープを除去する前に、キャリアテープに紫外線照射する（１０）記載の方法。
（１５） 第２絶縁層を施す過程において、パターン化金属層の第２面に３０マイクロメートル未満の絶縁層を施す（１１）記載の方法。
（１６） 第２絶縁層を施す過程において、パターン化金属層の第２面にハンダレジストを取り付ける（１１）記載の方法。
（１７） 基板に第１絶縁層を施す過程において、パターン化金属層の第１面を覆うハンダレジスト層を基板に取り付ける（１０）記載の方法。
（１８） 実装されたチップスケール半導体装置（４００）は、パターン化金属層（２０２）と第１、第２面（２０２ａ、２０２ｂ）を含む基板を有する。絶縁材（３０５ａ）の第１部分でパターン化金属層の空間を埋める。パターン化金属層の第１面（２０２ａ）に絶縁材の第２部分（４０１）を設け、外部接続用の金属を露出させるための複数の窓（４０２）を形成する。これら窓の周辺において、絶縁材（４０１）の厚さは３０マイクロメートル未満であることが望ましい。パターン化金属層の第２面（２０２ｂ）上において、集積回路チップ（２０６）の取り付けに適した領域を含む層を絶縁材の第３部分（２０５）で形成する。窓（４０２）から露出する金属面に設けられたハンダボールには、フロー後の望ましい長さが３０マイクロメートル未満であるハンダ首状部が含まれ、表面張力に起因するハンダ剥離の問題の解消に役立つ。
Ａは、従来技術で用いられる半導体パッケージ基板を示す断面図。Ｂは、本発明の実施例による半導体パッケージ基板を示す断面図。 封入工程完了後の装置を示す断面図。 基板の金属層から樹脂キャリアテープを分離した後の装置を示す断面図。 ハンダボール配置用の窓を画定するパターン化絶縁フィルムを印刷した後の装置を示す断面図。 製作における実施例の更なるステップであり、外部部品に相互接続するためのハンダボール取り付けを示す断面図。
符号の説明
１００ 基板
１０１ キャリア
１０２ 金属層
１０４ 窓
１０５ａ 空間
１０５ 絶縁層
１１０ 基板
１１１ キャリア
１１２ 金属層
１１５ａ 空間
１１５ 絶縁層
２０１ キャリアテープ
２０２ パターン化金属層
２０５ａ 空間
２０６ａ 能動チップ面
２０６ チップ
２０７ 接合材料
２０８ 接触パッド
２０９ ワイヤボンド
３０５ａ 充填材
３０５ｂ 充填材
４００ 装置
４０１ 絶縁体膜
４０２ 窓
５０１ ハンダボール

Claims (2)

  1. 基板を有する実装半導体装置において、
    前記基板は、
    第１および第２面をもち、かつ該第１および第２面間に延びた開口をもつパターン化金属層を有し、
    前記第１面を覆い、かつ前記開口へ延びる第１絶縁層を有し、前記開口内の第１絶縁層が前記第２面と同一平面上にあるようにし、
    前記パターン化金属層の前記第２面の一部と前記開口を覆う第２絶縁層を有し、
    能動面および受動面をもつ集積回路チップを有し、前記受動面は前記第１絶縁層に取り付けられ、
    前記集積回路チップを覆う樹脂封入材料を有する、実装半導体装置。
  2. 集積回路チップを実装するための方法において、前記集積回路チップは能動面および受動面を有し前記能動面上に接触パッドを有する、前記方法は、
    基板を用意し、該基板は
    キャリアテープを有し、
    第１面、第２面および該第１面、第２面間に延びる開口をもつパターン化金属層を有し、前記パターン化金属層の第２面を前記キャリアテープに除去可能に取り付け、
    前記パターン化金属層の前記第１面と、前記パターン化金属層の前記開口内に露出された前記キャリアテープの部分とを覆う第１絶縁層を有し、
    前記集積回路チップを前記基板上の前記第１絶縁層に取り付け、
    前記集積回路チップを封入し、
    前記キャリアテープを前記パターン化金属層から除去して前記パターン化金属層の前記第２面を露出する、ステップを備えた方法。
JP2004222792A 2003-07-31 2004-07-30 高信頼性チップスケールパッケージ Abandoned JP2005057280A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/631,083 US20050023682A1 (en) 2003-07-31 2003-07-31 High reliability chip scale package

Publications (1)

Publication Number Publication Date
JP2005057280A true JP2005057280A (ja) 2005-03-03

Family

ID=34103992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004222792A Abandoned JP2005057280A (ja) 2003-07-31 2004-07-30 高信頼性チップスケールパッケージ

Country Status (3)

Country Link
US (1) US20050023682A1 (ja)
JP (1) JP2005057280A (ja)
KR (1) KR20050014714A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103730428A (zh) * 2013-12-05 2014-04-16 南通富士通微电子股份有限公司 封装结构

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7589407B2 (en) * 2005-04-11 2009-09-15 Stats Chippac Ltd. Semiconductor multipackage module including tape substrate land grid array package stacked over ball grid array package
US7683477B2 (en) * 2007-06-26 2010-03-23 Infineon Technologies Ag Semiconductor device including semiconductor chips having contact elements
KR100893024B1 (ko) * 2007-08-24 2009-04-15 트리포드 테크놀로지 코포레이션 전자소자의 장착에 사용되는 무공동장착방법
RU2647602C1 (ru) * 2016-12-12 2018-03-16 Общество с ограниченной ответственностью "Компания "Лидерз Бренд" Пачка для курительных принадлежностей

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
US5474958A (en) * 1993-05-04 1995-12-12 Motorola, Inc. Method for making semiconductor device having no die supporting surface
US5976912A (en) * 1994-03-18 1999-11-02 Hitachi Chemical Company, Ltd. Fabrication process of semiconductor package and semiconductor package
US5578286A (en) * 1994-04-29 1996-11-26 Aluminum Company Of America Two powder synthesis of hydrotalcite-like compounds with divalent or polyvalent organic anions
US6499216B1 (en) * 1994-07-07 2002-12-31 Tessera, Inc. Methods and structures for electronic probing arrays
US6228686B1 (en) * 1995-09-18 2001-05-08 Tessera, Inc. Method of fabricating a microelectronic assembly using sheets with gaps to define lead regions
US5830782A (en) * 1994-07-07 1998-11-03 Tessera, Inc. Microelectronic element bonding with deformation of leads in rows
US6690186B2 (en) * 1994-07-07 2004-02-10 Tessera, Inc. Methods and structures for electronic probing arrays
US20020009827A1 (en) * 1997-08-26 2002-01-24 Masud Beroz Microelectronic unit forming methods and materials
US6117694A (en) * 1994-07-07 2000-09-12 Tessera, Inc. Flexible lead structures and methods of making same
US6429112B1 (en) * 1994-07-07 2002-08-06 Tessera, Inc. Multi-layer substrates and fabrication processes
US5688716A (en) * 1994-07-07 1997-11-18 Tessera, Inc. Fan-out semiconductor chip assembly
US6361959B1 (en) * 1994-07-07 2002-03-26 Tessera, Inc. Microelectronic unit forming methods and materials
US5518964A (en) * 1994-07-07 1996-05-21 Tessera, Inc. Microelectronic mounting with multiple lead deformation and bonding
US6191368B1 (en) * 1995-09-12 2001-02-20 Tessera, Inc. Flexible, releasable strip leads
WO1997011588A1 (en) * 1995-09-18 1997-03-27 Tessera, Inc. Microelectronic lead structures with dielectric layers
US6239384B1 (en) * 1995-09-18 2001-05-29 Tessera, Inc. Microelectric lead structures with plural conductors
US6001671A (en) * 1996-04-18 1999-12-14 Tessera, Inc. Methods for manufacturing a semiconductor package having a sacrificial layer
US6821821B2 (en) * 1996-04-18 2004-11-23 Tessera, Inc. Methods for manufacturing resistors using a sacrificial layer
US5859472A (en) * 1996-09-12 1999-01-12 Tessera, Inc. Curved lead configurations
US6583444B2 (en) * 1997-02-18 2003-06-24 Tessera, Inc. Semiconductor packages having light-sensitive chips
US5998291A (en) * 1997-04-07 1999-12-07 Raytheon Company Attachment method for assembly of high density multiple interconnect structures
JP3410371B2 (ja) * 1998-08-18 2003-05-26 リンテック株式会社 ウエハ裏面研削時の表面保護シートおよびその利用方法
US6202292B1 (en) * 1998-08-26 2001-03-20 Micron Technology, Inc. Apparatus for removing carrier film from a semiconductor die
US6221750B1 (en) * 1998-10-28 2001-04-24 Tessera, Inc. Fabrication of deformable leads of microelectronic elements
US6378758B1 (en) * 1999-01-19 2002-04-30 Tessera, Inc. Conductive leads with non-wettable surfaces
US6413150B1 (en) * 1999-05-27 2002-07-02 Texas Instruments Incorporated Dual dicing saw blade assembly and process for separating devices arrayed a substrate
JP4409014B2 (ja) * 1999-11-30 2010-02-03 リンテック株式会社 半導体装置の製造方法
US6333252B1 (en) * 2000-01-05 2001-12-25 Advanced Semiconductor Engineering, Inc. Low-pin-count chip package and manufacturing method thereof
US7173336B2 (en) * 2000-01-31 2007-02-06 Sanyo Electric Co., Ltd. Hybrid integrated circuit device
US6586955B2 (en) * 2000-03-13 2003-07-01 Tessera, Inc. Methods and structures for electronic probing arrays
JP3650001B2 (ja) * 2000-07-05 2005-05-18 三洋電機株式会社 半導体装置およびその製造方法
US6524881B1 (en) * 2000-08-25 2003-02-25 Micron Technology, Inc. Method and apparatus for marking a bare semiconductor die
JP3906962B2 (ja) * 2000-08-31 2007-04-18 リンテック株式会社 半導体装置の製造方法
USRE41651E1 (en) * 2001-01-19 2010-09-07 Panasonic Corporation Method for manufacturing fuel cell electrolyte film-electrode bond
US6825552B2 (en) * 2001-05-09 2004-11-30 Tessera, Inc. Connection components with anisotropic conductive material interconnection
US7535100B2 (en) * 2002-07-12 2009-05-19 The United States Of America As Represented By The Secretary Of The Navy Wafer bonding of thinned electronic materials and circuits to high performance substrates
US20040063237A1 (en) * 2002-09-27 2004-04-01 Chang-Han Yun Fabricating complex micro-electromechanical systems using a dummy handling substrate
US7095096B1 (en) * 2004-08-16 2006-08-22 National Semiconductor Corporation Microarray lead frame

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103730428A (zh) * 2013-12-05 2014-04-16 南通富士通微电子股份有限公司 封装结构

Also Published As

Publication number Publication date
KR20050014714A (ko) 2005-02-07
US20050023682A1 (en) 2005-02-03

Similar Documents

Publication Publication Date Title
US5548091A (en) Semiconductor chip connection components with adhesives and methods for bonding to the chip
KR100437437B1 (ko) 반도체 패키지의 제조법 및 반도체 패키지
EP0908076B1 (en) Grid array assembly and method of making
US20040014255A1 (en) Thick solder mask for confining encapsulant material over selected locations of a substrate, assemblies including the solder mask, and methods
JPH07201918A (ja) 半導体デバイスのパッケージ方法、同パッケージに用いるリードテープ及びパッケージした半導体デバイス
WO2003098687A1 (fr) Dispositif a semiconducteur et procede de fabrication
US20050285244A1 (en) Method of embedding semiconductor element in carrier and embedded structure thereof
US20040053445A1 (en) Method of assembling a package with an exposed die backside with and without a heatsink for flip-chip
JP2000133738A (ja) チップスケ―ルパッケ―ジの製造方法
JP2006511085A (ja) 電子デバイス及びその製造方法
JP4029910B2 (ja) 半導体パッケ−ジの製造法及び半導体パッケ−ジ
JP2005057280A (ja) 高信頼性チップスケールパッケージ
JP3780688B2 (ja) Ｃｓｐ用基板の製造法
JP2936540B2 (ja) 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法
JP2007173771A (ja) 多層配線構造を備えた基体、及びその製造方法、回収方法、その基体を使用した電子素子の実装方法と多層配線装置の製造方法
JP3825370B2 (ja) 半導体装置の製造方法
JP4485210B2 (ja) 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法
JP3606275B2 (ja) 半導体パッケージ及びその製造方法
KR100456815B1 (ko) 반도체 패키지 및 이것의 반도체 칩 부착방법
JP2005328057A (ja) 半導体パッケージの製造法及び半導体パッケージ
US7098075B1 (en) Integrated circuit and method of producing a carrier wafer for an integrated circuit
JP3563846B2 (ja) Ｂｇａタイプの樹脂封止型半導体装置用のリードフレーム部材の製造方法
JP3352083B2 (ja) 半導体パッケージ及び半導体素子搭載用基板の製造方法
JP2008218949A (ja) 半導体装置及びその製造方法
JPH11176861A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070730

A762 Written abandonment of application

Free format text: JAPANESE INTERMEDIATE CODE: A762

Effective date: 20090828