JP6147990B2 - 表面実装構造体および表面実装方法 - Google Patents

表面実装構造体および表面実装方法 Download PDF

Info

Publication number
JP6147990B2
JP6147990B2 JP2012249380A JP2012249380A JP6147990B2 JP 6147990 B2 JP6147990 B2 JP 6147990B2 JP 2012249380 A JP2012249380 A JP 2012249380A JP 2012249380 A JP2012249380 A JP 2012249380A JP 6147990 B2 JP6147990 B2 JP 6147990B2
Authority
JP
Japan
Prior art keywords
electrode
filling
hole
printed wiring
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012249380A
Other languages
English (en)
Other versions
JP2014099458A (ja
Inventor
徹 成岡
徹 成岡
庸佐 野崎
庸佐 野崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Platforms Ltd
Original Assignee
NEC Platforms Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Platforms Ltd filed Critical NEC Platforms Ltd
Priority to JP2012249380A priority Critical patent/JP6147990B2/ja
Publication of JP2014099458A publication Critical patent/JP2014099458A/ja
Application granted granted Critical
Publication of JP6147990B2 publication Critical patent/JP6147990B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、表面実装部品をプリント配線板に実装する際の表面実装構造体および表面実装方法に関する。
プリント配線板に表面実装されるICパッケージ等の表面実装部品の動作速度の高速化に伴い、部品の発熱が避けられない状況となっている。そこで、表面実装部品の発熱をプリント配線板に効率的に放熱して部品の動作温度を下げる目的で、部品本体の裏面に放熱効果を有する電極を設けた表面実装部品が増加の傾向にある。
図5Aから図5Cは、放熱の効果を有する電極を備えた表面実装部品の構造を示す。すなわち、図5Aは表面実装部品の表面構造を表す図、図5Bはその側面構造を表す図、図5Cはその裏面構造を表す図である。表面実装部品は、表面実装部品本体7、放熱効果を有する電極A8、通常の電極B9を備えている。
この表面実装部品をプリント配線板に実装するに際しての、プリント配線板の表面構造を図3Aに示す。プリント配線板1は、表面実装部品の放熱効果を有する電極A8と接続する電極パッドA3、通常の電極B9と接続する電極パッドB4を備えている。さらに電極パッドA3には、電極パッドA3とプリント配線板1を貫通するスルーホール2が、放熱効果を高める目的で設けられている。
図3Aに示したプリント配線板に表面実装部品を実装するに際しては、図3Bに示した、クリームはんだを塗付した表面構造に示すように、電極パッドA3および電極パッドB4に、各々、クリームはんだA5およびクリームはんだB6が塗付される。図4Aは、図3Aに示すプリント配線板1にクリームはんだを塗付した図3Bの構造の断面構造を示す図である。クリームはんだA5は、電極パッドA3の全面に塗付され、スルーホール2を覆う構造となっている。
図4Bは、クリームはんだの塗付工程(図4A)の後に、リフロー炉による加熱工程を経た後の断面構造を示す図である。電極パッドA3に塗付されたクリームはんだA5は、加熱工程によりスルーホール2内に流れ込み、表面実装部品の電極A8との接合にかかわる電極パッドA3上の厚みが極端に減少したクリームはんだA’12になっている。この結果、電極A8と電極パッドA3との接合が不安定になっていた。
この問題を解決する方法として、放熱用スルーホールからのはんだの漏れを防止する表面実装の方法が特許文献1に開示されている。この方法では、放熱用スルーホールとその周辺を含む領域を除くスルーホール外領域にクリームはんだを塗布する工程と、スルーホール領域にリフロー用接着剤を塗布する工程と、放熱用電極を放熱用パッドに位置合わせした上で電子部品をプリント配線板に搭載し、クリームはんだのリフローによる電子部品とプリント配線板とのはんだ付けと、リフロー用接着剤の硬化とを行う工程とを備える。
特開2011−108814号公報
しかしながら、特許文献1の表面実装の方法によれば、スルーホール2上で表面実装部品の放熱効果を有する電極A8と接するのはリフロー用接着剤となる。リフロー用接着剤ははんだに比べて、電極との接合強度においてもまた放熱効果においても劣る。さらに、特許文献1の表面実装の方法によれば、スルーホール2内は空胴であり、放熱のための熱伝導の面からは必ずしも優れた構造とはいえない。
ICチップなどを備えた表面実装部品の動作速度の益々の高速化に伴い、この放熱効果を高める要求は益々高まっている。さらに、電子機器が今後益々移動体通信機器として携帯されることに伴い、表面実装部品のプリント配線板との接合強度を高める要求も益々高まっている。
本発明はこれらの要求を鑑みてなされたものであり、その目的は、プリント配線板への表面実装部品の実装に際し、表面実装部品とプリント配線板との接合強度を高め、かつ、表面実装部品の放熱効果を高めた、表面実装構造体および表面実装方法を提供することにある。
プリント配線板を貫通するスルーホールを有する第1の電極を有するプリント配線板を有し、第2の電極を有する表面実装部品を有し、前記スルーホールに被らないで前記第1の電極と前記第2の電極とを接合する接合部を有し、前記スルーホールを充填し前記第2の電極に接合する充填部を有する、表面実装構造体である。
プリント配線板を貫通するスルーホールを有する第1の電極の、前記スルーホールに被らない前記第1の電極上に接合層を形成する形成工程と、第2の電極を有する表面実装部品の前記第2の電極を、前記第1の電極に位置合わせして、前記接合層により前記第1の電極と接合する接合工程と、前記スルーホールに充填部を充填する充填工程と、を有する表面実装方法である。
本発明による表面実装構造体および表面実装方法によれば、プリント配線板への表面実装部品の実装に際し、表面実装部品とプリント配線板との接合強度を高め、かつ、表面実装部品の放熱効果を高めた、表面実装構造体および表面実装方法を提供することができる。
本発明の実施形態の表面実装構造体の表面構造を示す図である。 本発明の実施形態の表面実装構造体の断面構造を示す図である。 本発明の実施形態の表面実装方法におけるプリント配線板の断面構造を示す図である。 本発明の実施形態の表面実装方法におけるクリームはんだ塗布後のプリント配線板の断面構造を示す図である。 本発明の実施形態の表面実装方法における表面実装部品接合後の表面実装構造体の断面構造を示す図である。 本発明の実施形態の表面実装方法におけるスルーホールへのクリームはんだ充填中の表面実装構造体の断面構造を示す図である。 本発明の実施形態の表面実装方法におけるスルーホールへのクリームはんだ充填後の表面実装構造体の断面構造を示す図である。 表面実装部品を実装するプリント配線板の表面構造を示す図である。 表面実装部品を実装するプリント配線板の電極にクリームはんだを塗付した表面構造を示す図である。 表面実装部品を実装するプリント配線板の電極にクリームはんだを塗付した断面構造を示す図である。 表面実装部品を実装するプリント配線板の電極にクリームはんだを塗付しリフロー炉による加熱工程を経た断面構造を示す図である。 表面実装部品の表面構造を示す図である。 表面実装部品の断面構造を示す図である。 表面実装部品の裏面構造を示す図である。
以下、図を参照しながら、本発明の実施形態を詳細に説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい限定がされているが、発明の範囲を以下に限定するものではない。
(構造の説明)
図1Aは、本発明の実施形態の表面実装構造体の表面構造を示す図である。但し図1Aでは、表面実装部品本体7、電極A8、電極B9を省略している。また、図1Bは、本発明の実施形態の表面実装構造体の断面構造を示す図である。
本実施形態の表面実装構造体は、プリント配線板1を貫通するスルーホール2を有する電極パッドA3を有するプリント配線板1を有する。また、放熱機能を有する電極A5を有する表面実装部品を有する。さらに、電極パッドA3と電極A8とを接合するクリームはんだA5による接合部を有する。クリームはんだA5はスルーホール2に被らない。さらに、スルーホール2を充填し電極A5に接合するクリームはんだC11を有する。
一方、プリント配線板1は、別に通常の電極パッドB6を有し、表面実装部品は別に通常の電極B9を有し、電極パッドB6と電極B9とはクリームはんだB6で接合している。
本実施形態の表面実装構造体では、プリント配線板1の電極パッドA3と表面実装部品の電極A8との接合が、クリームはんだA5に加えてクリームはんだC11によっても成されているため、接合強度が高い。また、スルーホール2を充填するクリームはんだ11によって、表面実装部品の熱は効率良く伝達されるため、表面実装部品の放熱効果が高い。
以上のように本実施形態の表面実装構造体によれば、プリント配線板への表面実装部品の実装に際し、表面実装部品とプリント配線板との接合強度を高め、かつ、表面実装部品の放熱効果を高めた、表面実装構造体を提供することができる。
(方法の説明)
図2Aは、本発明の実施形態の表面実装方法におけるプリント配線板の断面構造を示す図である。図2Bは、本実施形態の表面実装方法におけるクリームはんだ塗布後のプリント配線板の断面構造を示す図である。図2Cは、本実施形態の表面実装方法における表面実装部品接合後の表面実装構造体の断面構造を示す図である。図2Dは、本実施形態の表面実装方法におけるスルーホールへのクリームはんだ充填中の表面実装構造体の断面構造を示す図である。図2Eは、本実施形態の表面実装方法におけるスルーホールへのクリームはんだ充填後の表面実装構造体の断面構造を示す図である。
本発明の実施形態の表面実装方法は、プリント配線板1(図2A)を貫通するスルーホール2を有する電極パッドA3の、スルーホール2に被らない電極パッドA3の上に接合層であるクリームはんだA5の層を形成する接合層形成工程(図2B)と、電極A8を有する表面実装部品の電極A8を、電極パッドA3に位置合わせして、クリームはんだA5の層により接合する接合工程(図2C)と、スルーホール2に充填部であるクリームはんだC11を充填する充填工程(図2D、図2E)とを有する。
前記接合層形成工程は、クリームはんだの塗付工程を有する。さらに、前記接合工程は、加熱によるはんだのリフロー工程を有する。また、前記充填工程は、クリームはんだをスルーホールに充填する工程を有する。さらに、前記充填工程は、加熱によるはんだのリフローにより、充填部であるクリームはんだC11が電極A8と接合する工程を有する。
本実施形態の表面実装方法では、プリント配線板1の電極パッドA3と表面実装部品の電極A8との接合が、クリームはんだA5に加えてクリームはんだC11によっても成されているため、接合強度が高い。また、スルーホール2を埋めるクリームはんだ11によって、表面実装部品の熱は効率良く伝達されるため、表面実装部品の放熱効果が高い。
以上のように本実施形態の表面実装方法によれば、プリント配線板への表面実装部品の実装に際し、表面実装部品とプリント配線板との接合強度を高め、かつ、表面実装部品の放熱効果を高めた、表面実装方法を提供することができる。
本発明は上記実施形態に限定されることなく、特許請求の範囲に記載した発明の範囲内で、種々の変形が可能であり、それらも本発明の範囲内に含まれるものであることはいうまでもない。
1 プリント配線板
2 スルーホール
3 パッドA
4 パッドB
5 クリームはんだA
6 クリームはんだB
7 表面実装部品本体
8 電極A
9 電極B
10 クリームはんだC充填中
11 クリームはんだC
12 クリームはんだA’

Claims (8)

  1. プリント配線板を貫通するスルーホールを有する第1の電極を有するプリント配線板を有し、
    第2の電極を有する表面実装部品を有し、
    前記スルーホールに被らないで前記第1の電極と前記第2の電極とを接合する接合部を有し、
    前記スルーホールを充填し前記第2の電極に接合する充填部を有
    前記第2の電極は前記表面実装部品に平面視で重なる部分を有して前記表面実装部品に密着し、前記充填部は前記平面視で重なる部分で前記第2の電極に接合する、
    表面実装構造体。
  2. 前記第2の電極は放熱機能を有する、請求項1記載の表面実装構造体。
  3. プリント配線板を貫通するスルーホールを有する第1の電極の、前記スルーホールに被らない前記第1の電極上に接合層を形成する形成工程と、
    第2の電極を有する表面実装部品の前記第2の電極を、前記第1の電極に位置合わせして、前記接合層により前記第1の電極と接合する接合工程と、
    前記スルーホールに充填部を充填する充填工程と、
    前記第2の電極は前記表面実装部品に平面視で重なる部分を有して前記表面実装部品に密着し、前記充填部を前記平面視で重なる部分で前記第2の電極に接合させる工程と、
    を有する表面実装方法。
  4. 前記形成工程は、クリームはんだの塗付工程を有する、請求項3記載の表面実装方法。
  5. 前記接合工程は、加熱によるはんだのリフロー工程を有する、請求項3または請求項4記載の表面実装方法。
  6. 前記充填部ははんだである、請求項3から5の何れか1項記載の表面実装方法。
  7. 前記充填工程は、クリームはんだをスルーホールに充填する工程を有する、請求項3から6の何れか1項記載の表面実装方法。
  8. 前記充填工程は、加熱によるはんだのリフローにより前記充填部が前記第2の電極と接合する工程を有する、請求項3から7の何れか1項記載の表面実装方法。
JP2012249380A 2012-11-13 2012-11-13 表面実装構造体および表面実装方法 Active JP6147990B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012249380A JP6147990B2 (ja) 2012-11-13 2012-11-13 表面実装構造体および表面実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012249380A JP6147990B2 (ja) 2012-11-13 2012-11-13 表面実装構造体および表面実装方法

Publications (2)

Publication Number Publication Date
JP2014099458A JP2014099458A (ja) 2014-05-29
JP6147990B2 true JP6147990B2 (ja) 2017-06-14

Family

ID=50941251

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012249380A Active JP6147990B2 (ja) 2012-11-13 2012-11-13 表面実装構造体および表面実装方法

Country Status (1)

Country Link
JP (1) JP6147990B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113966067A (zh) * 2020-07-20 2022-01-21 宏恒胜电子科技(淮安)有限公司 线路板及其制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56122189A (en) * 1980-02-29 1981-09-25 Matsushita Electric Works Ltd Electric circuit board unit
JP2003258415A (ja) * 2002-02-28 2003-09-12 Hitachi Unisia Automotive Ltd 回路基板装置
JP2005158914A (ja) * 2003-11-25 2005-06-16 Sanyo Electric Co Ltd プリント基板
JP5142119B2 (ja) * 2006-09-20 2013-02-13 住友電装株式会社 放熱構造を備えたプリント基板の製造方法および該方法で製造されたプリント基板の放熱構造
JP2011108814A (ja) * 2009-11-17 2011-06-02 Oki Electric Industry Co Ltd 面実装電子部品の接合方法及び電子装置

Also Published As

Publication number Publication date
JP2014099458A (ja) 2014-05-29

Similar Documents

Publication Publication Date Title
JP4910439B2 (ja) 半導体装置
JP5747805B2 (ja) 電子装置
JP6056490B2 (ja) 半導体装置とその製造方法
JP2011040606A (ja) 半導体装置の製造方法
JP2006339316A (ja) 半導体装置、半導体装置実装基板、および半導体装置の実装方法
WO2018126545A1 (zh) 一种高可靠性电子封装结构、电路板及设备
JPWO2007138771A1 (ja) 半導体装置、電子部品モジュールおよび半導体装置の製造方法
JP6354163B2 (ja) 回路基板および電子装置
JP2007243106A (ja) 半導体パッケージ構造
JP2009135391A (ja) 電子装置およびその製造方法
JP6147990B2 (ja) 表面実装構造体および表面実装方法
JP2008153583A (ja) プリント回路板および電子機器
JP2011199261A (ja) 電子部品
JP6587795B2 (ja) 回路モジュール
JP4345835B2 (ja) 半導体装置及びその製造方法
JP2007258448A (ja) 半導体装置
JP6633151B2 (ja) 回路モジュール
JP5062376B1 (ja) 電子部品実装基板の製造方法
JP2020136624A (ja) 半導体装置
JP2012204717A (ja) 電子機器、及び電子部品のリワーク方法
JP2018098284A (ja) 回路基板、回路基板の製造方法及び電子装置
JP5958136B2 (ja) 半導体装置及び半導体装置の製造方法
TW201003864A (en) Chip package structure
WO2015004952A1 (ja) 回路基板
JP2017108033A (ja) 配線基板及びその製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20140807

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151015

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160927

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170518

R150 Certificate of patent or registration of utility model

Ref document number: 6147990

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150