JP2020136624A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2020136624A
JP2020136624A JP2019032322A JP2019032322A JP2020136624A JP 2020136624 A JP2020136624 A JP 2020136624A JP 2019032322 A JP2019032322 A JP 2019032322A JP 2019032322 A JP2019032322 A JP 2019032322A JP 2020136624 A JP2020136624 A JP 2020136624A
Authority
JP
Japan
Prior art keywords
interposer
wiring
semiconductor device
electrode
back surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019032322A
Other languages
English (en)
Other versions
JP7260220B2 (ja
Inventor
緒方　敏洋
Toshihiro Ogata
敏洋 緒方
知晃 平
Tomoaki Taira
知晃 平
小川　誠
Makoto Ogawa
誠 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
New Japan Radio Co Ltd
Original Assignee
New Japan Radio Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by New Japan Radio Co Ltd filed Critical New Japan Radio Co Ltd
Priority to JP2019032322A priority Critical patent/JP7260220B2/ja
Publication of JP2020136624A publication Critical patent/JP2020136624A/ja
Application granted granted Critical
Publication of JP7260220B2 publication Critical patent/JP7260220B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15173—Fan-out arrangement of the internal vias in a single layer of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

【課題】安定なフリップチップ接合を有する半導体装置を提供する。【解決手段】半導体チップ１のバンプ２とインターポーザ４表面の配線５との接合部直下におけるインターポーザの縦方向の構造が全て同一とすることで、全てのバンプを均一に潰しながら安定なフリップチップ接合を行うことができ、不良品の発生を抑制することができる。【選択図】図１

Description

本発明は、有機基板および有機基板上にフリップチップ接合により実装される半導体チップを有する半導体装置に関する。
スマートフォンやタブレット端末等の高機能化、小型化及び薄型化の進展に伴い、搭載する電子部品の小型化、薄型化が求められている。そのため、半導体チップにワイヤボンド法などにより金属バンプを形成し、超音波併用熱圧着方式などのフリップチップ接合により半導体チップの金属バンプをインターポーザの配線に直接接続して半導体装置を形成する方法がとられている。
このように形成した半導体装置のインターポーザには半導体チップを搭載する側（インターポーザの表面）の配線と実装基板に接続する側（インターポーザの裏面）の裏面電極とを接続するため、導体を充填した貫通孔が形成されている。
インターポーザの多くはセラミック基板からなり、金型を使用して貫通孔を形成するため、貫通孔の数や配置に対応した金型が必要であることからコストが高くなってしまい、少量多品種向けの製品に採用することは難しいという問題があった。
そこでこの問題を解決するため、インターポーザを有機基板で構成することで、金型を用いることなく貫通孔をドリルやレーザー等で形成することができる技術が開示されている（引用文献１）。
有機基板は弾性率が低く変形しやすいため、インターポーザに用いる場合、図７に示すように裏面電極１１の間に補強電極１２等を配置することで、変形を防止している。また、この補強電極１２をインターポーザ１３に搭載する半導体チップ１４の直下に配置することで、放熱板としても機能させることができる。
特開２０１０−２５８０６２号公報
ところで、上記のようなインターポーザに有機基板を用いた半導体装置は、半導体チップの金属バンプとインターポーザ表面の配線との接合部の直下に補強電極があるところと無いところが存在してしまうため、超音波併用熱圧着方式などにより金属バンプを配線にフリップチップ接合すると、接合部直下に補強電極がある金属バンプに過度な超音波エネルギーが伝わってしまい、過度なバンプ変形が起こり、安定なフリップチップ接合が行えず、不良品となってしまう場合があるという問題があった。本発明は、このような問題点を解消し、安定なフリップチップ接合を有する半導体装置を提供することを目的とする。
上記目的を達成するため、本願請求項１に係る発明は、金属バンプを有する半導体チップと、有機基板の表面に前記金属バンプとフリップチップ接合する配線を配置し前記有機基板の裏面に前記配線と貫通孔を介して接続する裏面電極と該裏面電極に重ならないように補強電極を配置したインターポーザを備えた半導体装置において、前記金属バンプと前記配線との接合部直下の前記インターポーザの縦構造が全て同一であることを特徴とする。
本願請求項２に係る発明は、請求項１記載の半導体装置において、裏面に前記裏面電極と前記補強電極のない領域の前記インターポーザの表面に前記配線を延出し、前記接合部を配置していることを特徴とする。
本願請求項３に係る発明は、請求項１記載の半導体装置において、裏面に前記補強電極のある領域の前記インターポーザの表面に前記配線を延出し、前記接合部を配置していることを特徴とする。
本願請求項４に係る発明は、請求項１記載の半導体装置において、表面に前記接合部のある領域の前記インターポーザの裏面に前記裏面電極を延出して配置していることを特徴とする。
本発明の半導体装置は、半導体チップのバンプとインターポーザ表面の配線との接合部直下のインターポーザの縦方向の構造を全て同一とすることで、超音波または超音波併用熱圧着方式などにより半導体チップのバンプをインターポーザ表面の配線にフリップチップ接合する際、特定のバンプに過度の超音波エネルギーが加わることなく、全てのバンプを均一に潰しながら安定なフリップチップ接合を行うことができ、不良品の発生を抑制することが可能となる。
本発明の第１の実施例の半導体装置を説明する図である。 本発明の第１の実施例の半導体装置を説明する図である。 本発明の第２の実施例の半導体装置を説明する図である。 本発明の第２の実施例の半導体装置を説明する図である。 本発明の第３の実施例の半導体装置を説明する図である。 本発明の第３の実施例の半導体装置を説明する図である。 従来の半導体装置を説明する図である。
本発明の半導体装置は、半導体チップの金属バンプとインターポーザ表面の配線との接合部直下におけるインターポーザの縦方向の構造が全て同一であるため、超音波または超音波併用熱圧着方式などにより半導体チップのバンプをインターポーザ表面の配線にフリップチップ接合する際、特定のバンプに過度の超音波エネルギーが加わることなく、全てのバンプを均一に潰しながら安定なフリップチップ接合を行うことができ、不良品の発生を抑制することができる。以下、本発明の実施例について詳細に説明する。
本発明の第１の実施例について説明する。図１は本発明の第１の実施例の説明図である。図１に示すように本実施例の半導体装置は、半導体チップ１に形成した例えばＡｕからなる金属のバンプ２を、例えばガラスエポキシ基板などの有機基板３からなるインターポーザ４の表面に形成している配線５にフリップチップ接合により接続している。また、図２は本実施例の半導体装置のインターポーザ４を表面から見たときの配線５、配線５とバンプ２の接合部６、インターポーザ４の裏面の裏面電極７、補強電極８、配線５と裏面電極７を接続する貫通孔９の配置を示した図である。図１および図２に示すように本実施例の半導体装置は、裏面に裏面電極７と補強電極８のない領域のインターポーザ４の表面に配線５を延出し、この延出部にバンプ２と配線５の接合部６を配置する構造としている。このような構造は、補強電極８を接合部６の直下に配置しない、すなわち補強電極８に切り欠き部１０を設け、この切り欠き部１０を接合部６の直下に配置することによって、補強電極８の機能である変形防止および放熱効果を抑制することなく実現している。なお、図２に示す例では補強電極８に切り欠き部１０を２つ設けたものを記載したが、補強電極８を接合部６の直下に配置しなければよく、補強電極８の形状は適宜変更可能である。ただし、裏面電極７と補強電極８との間のギャップは、本発明の半導体装置をＰＣＢ基板へ実装する際に、はんだブリッジによるショートを防止するよう適宜設定されることとなる。
このような構造の本発明の半導体装置は、半導体チップ１のバンプ２とインターポーザ４表面の配線５との全ての接合部６直下におけるインターポーザ４の縦方向の構成が配線５と有機基板３からなり、その構造が同一であるため、超音波または超音波併用熱圧着方式などにより半導体チップ１のバンプ２をインターポーザ４表面の配線５にフリップチップ接合する際、特定のバンプに過度の超音波エネルギーが加わることなく、全てのバンプを均一に潰しながら安定なフリップチップ接合を行うことができ、不良品の発生を抑制することが可能となる。
次に本発明の第２の実施例について説明する。図３は本発明の第２の実施例の説明図である。図３に示すように本実施例の半導体装置は、上記第１の実施例と同様に半導体チップ１に形成した金属のバンプ２を有機基板３からなるインターポーザ４の表面に形成している配線５にフリップチップ接合により接続している。また、図４は本実施例の半導体装置を表面から見たときの配線５、配線５とバンプ２の接合部６、インターポーザ４の裏面の裏面電極７、補強電極８、配線５と裏面電極７を接続する貫通孔９の配置を示した図である。図３および図４に示すように、本実施例の半導体装置は裏面に補強電極８のある領域のインターポーザ４の表面に配線５を延出し、この延出部に接合部６を配置する構造としている。
このような構造の本発明の半導体装置は、半導体チップ１のバンプ２とインターポーザ４表面の配線５との全ての接合部６直下におけるインターポーザ４の縦方向の構成が配線５、有機基板３および補強電極８からなり、その構造が同一であるため、超音波または超音波併用熱圧着方式などにより半導体チップ１のバンプ２をインターポーザ４表面の配線５にフリップチップ接合する際、特定のバンプに過度の超音波エネルギーが加わることなく、全てのバンプを均一に潰しながら安定なフリップチップ接合を行うことができ、不良品の発生を抑制することが可能となる。
次に本発明の第３の実施例について説明する。図５は本発明の第３の実施例の説明図である。図５に示すように本実施例の半導体装置は、上記第１および第２の実施例と同様に半導体チップ１に形成した金属のバンプ２を有機基板３からなるインターポーザ４の表面に形成している配線５にフリップチップ接合により接続している。また、図６は本実施例の半導体装置を表面から見たときの配線５、配線５とバンプ２の接合部６、インターポーザ４の裏面の裏面電極７、補強電極８、配線５と裏面電極７を接続する貫通孔９の配置を示した図である。図５および図６に示すように、本実施例の半導体装置は表面に接合部６を配置したインターポーザ４の裏面に裏面電極７を延出して配置する構造としている。図６に示す例では、裏面電極７をインターポーザ４表面の配線５の幅よりも広く配置したものを記載したが、インターポーザ４表面の配線５の幅よりも狭く配置してもよく、裏面電極の形状は適宜変更可能である。
このような構造の本発明の半導体装置は、半導体チップ１のバンプ２とインターポーザ４表面の配線５との全ての接合部６直下におけるインターポーザ４の縦方向の構成が配線５、有機基板３および裏面電極７からなり、その構造が同一であるため、超音波または超音波併用熱圧着方式などにより半導体チップ１のバンプ２をインターポーザ４表面の配線５にフリップチップ接合する際、特定のバンプに過度の超音波エネルギーが加わることなく、全てのバンプを均一に潰しながら安定なフリップチップ接合を行うことができ、不良品の発生を抑制することが可能となる。
１：半導体チップ、２：バンプ、３：有機基板、４：インターポーザ、５：配線、６：接合部、７：裏面電極、８：補強電極、９：貫通孔、１０：切り欠き部、１１：裏面電極、１２：補強電極、１３：インターポーザ、１４：半導体チップ

Claims (4)

  1. 金属バンプを有する半導体チップと、有機基板の表面に前記金属バンプとフリップチップ接合する配線を配置し前記有機基板の裏面に前記配線と貫通孔を介して接続する裏面電極と該裏面電極に重ならないように補強電極を配置したインターポーザを備えた半導体装置において、
    前記金属バンプと前記配線との接合部直下の前記インターポーザの縦構造が全て同一であることを特徴とする半導体装置。
  2. 請求項１記載の半導体装置において、裏面に前記裏面電極と前記補強電極のない領域の前記インターポーザの表面に前記配線を延出し、前記接合部を配置していることを特徴とする半導体装置。
  3. 請求項１記載の半導体装置において、裏面に前記補強電極のある領域の前記インターポーザの表面に前記配線を延出し、前記接合部を配置していることを特徴とする半導体装置。
  4. 請求項１記載の半導体装置において、表面に前記接合部のある領域の前記インターポーザの裏面に前記裏面電極を延出して配置していることを特徴とする半導体装置。
JP2019032322A 2019-02-26 2019-02-26 半導体装置 Active JP7260220B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019032322A JP7260220B2 (ja) 2019-02-26 2019-02-26 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019032322A JP7260220B2 (ja) 2019-02-26 2019-02-26 半導体装置

Publications (2)

Publication Number Publication Date
JP2020136624A true JP2020136624A (ja) 2020-08-31
JP7260220B2 JP7260220B2 (ja) 2023-04-18

Family

ID=72279057

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019032322A Active JP7260220B2 (ja) 2019-02-26 2019-02-26 半導体装置

Country Status (1)

Country Link
JP (1) JP7260220B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022195939A1 (ja) * 2021-03-18 2022-09-22 株式会社村田製作所 電子部品及び電子装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307886A (ja) * 1998-04-21 1999-11-05 Matsushita Electric Ind Co Ltd フリップチップ接合ランドうねり防止パターン
JP2004095612A (ja) * 2002-08-29 2004-03-25 Fujitsu Ltd 半導体装置及び配線基板
JP2004327721A (ja) * 2003-04-24 2004-11-18 Shinko Electric Ind Co Ltd 配線基板及び電子部品実装構造
JP2011198810A (ja) * 2010-03-17 2011-10-06 Renesas Electronics Corp 半導体装置の実装構造及び実装方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11307886A (ja) * 1998-04-21 1999-11-05 Matsushita Electric Ind Co Ltd フリップチップ接合ランドうねり防止パターン
JP2004095612A (ja) * 2002-08-29 2004-03-25 Fujitsu Ltd 半導体装置及び配線基板
JP2004327721A (ja) * 2003-04-24 2004-11-18 Shinko Electric Ind Co Ltd 配線基板及び電子部品実装構造
JP2011198810A (ja) * 2010-03-17 2011-10-06 Renesas Electronics Corp 半導体装置の実装構造及び実装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022195939A1 (ja) * 2021-03-18 2022-09-22 株式会社村田製作所 電子部品及び電子装置

Also Published As

Publication number Publication date
JP7260220B2 (ja) 2023-04-18

Similar Documents

Publication Publication Date Title
US6214642B1 (en) Area array stud bump flip chip device and assembly process
JP4105409B2 (ja) マルチチップモジュールの製造方法
WO2009116517A1 (ja) 電子装置及びその製造方法
TWI446466B (zh) 在引線鍵合的晶片上疊置倒裝晶片的方法
JP2007165420A (ja) 半導体装置
JP2011044512A (ja) 半導体部品
JP2013058606A (ja) 半導体装置の製造方法
JP2015188004A (ja) パッケージ、半導体装置及び半導体モジュール
JP7260220B2 (ja) 半導体装置
KR20080086178A (ko) 스택 패키지 제조 방법
JP4324773B2 (ja) 半導体装置の製造方法
JP2002026073A (ja) 半導体装置およびその製造方法
JP3132458B2 (ja) 半導体装置の実装構造及び実装方法
JP4699089B2 (ja) チップオンフィルム半導体装置
JP2001257229A (ja) バンプを有する電子部品及びその実装方法
JP4155080B2 (ja) 半導体装置の製造方法
JPH11204573A (ja) 半導体装置の製造方法および半導体装置
JP2007234683A (ja) 半導体装置およびその製造方法
KR100790454B1 (ko) 플립 칩 패키지
JP2001291745A (ja) Ｂｇａ型半導体装置、及び、ｂｇａの実装方法
JP2008021712A (ja) 半導体モジュールならびにその製造方法
JP5297445B2 (ja) 半導体装置
KR20080023995A (ko) 웨이퍼 레벨 플립 칩 패키지 및 그의 제조방법
JP2020123692A (ja) 電子装置
KR20150056406A (ko) 반도체 플립칩 패키지

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190402

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211125

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221019

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230331

R150 Certificate of patent or registration of utility model

Ref document number: 7260220

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150