JP2004327721A - 配線基板及び電子部品実装構造 - Google Patents

配線基板及び電子部品実装構造 Download PDF

Info

Publication number
JP2004327721A
JP2004327721A JP2003120499A JP2003120499A JP2004327721A JP 2004327721 A JP2004327721 A JP 2004327721A JP 2003120499 A JP2003120499 A JP 2003120499A JP 2003120499 A JP2003120499 A JP 2003120499A JP 2004327721 A JP2004327721 A JP 2004327721A
Authority
JP
Japan
Prior art keywords
electronic component
wiring board
connection pad
via hole
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003120499A
Other languages
English (en)
Other versions
JP4170137B2 (ja
Inventor
Hiroshi Murayama
啓 村山
Masahiro Haruhara
昌宏 春原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2003120499A priority Critical patent/JP4170137B2/ja
Priority to KR1020040024034A priority patent/KR20040092411A/ko
Priority to US10/709,096 priority patent/US7183647B2/en
Priority to EP04252265A priority patent/EP1471574B1/en
Priority to DE602004011421T priority patent/DE602004011421T2/de
Priority to TW093110838A priority patent/TWI337056B/zh
Priority to CNA2004100346896A priority patent/CN1541053A/zh
Publication of JP2004327721A publication Critical patent/JP2004327721A/ja
Priority to US11/655,238 priority patent/US7557450B2/en
Application granted granted Critical
Publication of JP4170137B2 publication Critical patent/JP4170137B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B25—HAND TOOLS; PORTABLE POWER-DRIVEN TOOLS; MANIPULATORS
    • B25F—COMBINATION OR MULTI-PURPOSE TOOLS NOT OTHERWISE PROVIDED FOR; DETAILS OR COMPONENTS OF PORTABLE POWER-DRIVEN TOOLS NOT PARTICULARLY RELATED TO THE OPERATIONS PERFORMED AND NOT OTHERWISE PROVIDED FOR
    • B25F1/00—Combination or multi-purpose hand tools
    • B25F1/003—Combination or multi-purpose hand tools of pliers'-, scissors'- or wrench-type with at least one movable jaw
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B25—HAND TOOLS; PORTABLE POWER-DRIVEN TOOLS; MANIPULATORS
    • B25F—COMBINATION OR MULTI-PURPOSE TOOLS NOT OTHERWISE PROVIDED FOR; DETAILS OR COMPONENTS OF PORTABLE POWER-DRIVEN TOOLS NOT PARTICULARLY RELATED TO THE OPERATIONS PERFORMED AND NOT OTHERWISE PROVIDED FOR
    • B25F1/00—Combination or multi-purpose hand tools
    • B25F1/02—Combination or multi-purpose hand tools with interchangeable or adjustable tool elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B26—HAND CUTTING TOOLS; CUTTING; SEVERING
    • B26B—HAND-HELD CUTTING TOOLS NOT OTHERWISE PROVIDED FOR
    • B26B13/00—Hand shears; Scissors
    • B26B13/22—Hand shears; Scissors combined with auxiliary implements, e.g. with cigar cutter, with manicure instrument
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H01L2224/81205—Ultrasonic bonding
    • H01L2224/81206—Direction of oscillation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09436—Pads or lands on permanent coating which covers the other conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0285—Using ultrasound, e.g. for cleaning, soldering or wet treatment
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/328—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by welding

Abstract

【課題】何ら問題が発生することなく、超音波フリップチップ実装により電子部品を実装できる配線基板を提供する。
【解決手段】配線基板１の絶縁膜１４上に設けられた配線パターン１２ａの接続パッドＰに、超音波フリップチップ実装により、電子部品２０のバンプ１８が接合される配線基板１であって、接続パッドＰの下の絶縁膜１４に、超音波フリップチップ実装が行われる際に接続パッドＰを支持する支柱として機能するビアポスト１１が充填されたビアホール１４ａ，１４ｂ，１４ｄが配置されていることを含む。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は配線基板及び電子部品実装構造に係り、より詳しくは、超音波フリップチップ実装により電子部品が実装される配線基板及び該配線基板上に電子部品が実装された電子部品実装構造に関する。
【０００２】
【従来の技術】
従来、高密度実装の代表的工法として急速に普及しつつあるフリップチップ実装には多種多様な実装工法が提案されている。フリップチップ実装の工法の一つとして、超音波フリップチップ実装がある。
【０００３】
超音波フリップチップ実装では、図４（ａ）に示すように、まず、バンプ１０８を備えた電子部品１０６と絶縁膜１０２上に接続パッド１０４を備えた配線基板１００とが用意される。その後、超音波ツールでピックアップされた電子部品１０６のバンプ１０８が配線基板１００の接続パッド１０４上に対応するようにして配置される。次いで、電子部品１０６が加圧された状態で配線基板１００の面に平行な方向に超音波振動が加えられることにより、電子部品１０６のバンプ１０８が配線基板１００の接続パッド１０４に接合される。
【０００４】
【特許文献１】
特開２００２−１９８４６１号公報
【０００５】
【発明が解決しようとする課題】
ところで、配線基板１００の絶縁膜１０２としては樹脂が使用される場合が多い。図４（ｂ）に示すように、樹脂からなる絶縁膜１０２は比較的軟らかいため、超音波フリップチップ実装を行う際の加圧や超音波振動により、接続パッド１０４がその下の絶縁膜１０２に食い込んで変形してしまうことがある。このため、超音波振動のエネルギーが電子部品１０６のバンプ１０８と配線基板１００の接続パッド１０４とを接合するためのエネルギーとして十分に伝達されないので、バンプ１０８と接続パッド１０４とを信頼性よく接合することが困難になるという問題がある。
【０００６】
また、超音波フリップチップ実装では、超音波振動は電子部品１０６の両端部よりも中央部にそのエネルギーが伝達されやすい特性を有するので、電子部品１０６の両端部と中央部との間でバンプ１０８と接続パッド１０４との接合特性がばらつき、接合の信頼性が低下する場合がある。
【０００７】
本発明は以上の課題を鑑みて創作されたものであり、何ら問題が発生することなく、超音波フリップチップ実装により電子部品を実装できる配線基板及びそれに電子部品が実装された電子部品実装構造を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記課題を解決するため、本発明は配線基板に係り、絶縁膜上に接続パッドを含む配線パターンが設けられた構造を有する配線基板の前記接続パッドに、超音波フリップチップ実装により、電子部品のバンプが接合される前記配線基板であって、前記接続パッドの下の前記絶縁膜に、前記超音波フリップチップ実装が行われる際に前記接続パッドを支持する支柱として機能するビアポストが充填されたビアホールが配置されていることを特徴とする。
【０００９】
前述したように、配線基板の絶縁膜が軟性の樹脂からなる場合、超音波フリップチップ実装により配線基板上の接続パッドに電子部品のバンプを接合するとき、接続パッドが絶縁膜に食い込んで変形しやすい。このため、超音波振動のエネルギーが接合のためのエネルギーとして有効に伝達されないので、信頼性の高いフリップチップ接合が得られない。
【００１０】
本発明では、超音波フリップチップ実装時に電子部品のバンプにより加圧される接続パッドの下にビアポストが充填されたビアホールが配置されるようにしている。これにより、接続パッドの下のビアポストが支柱として機能するので、超音波フリップチップ実装時に接続パッドが絶縁膜側に加圧されても接続パッドが絶縁膜に食い込むことが防止される。
【００１１】
従って、超音波振動を電子部品のバンプと配線基板の接続パッドとを接合するためのエネルギーとして効率よく伝達できるようになるので、電子部品が配線基板に信頼性がよい状態で接続されるようになる。
【００１２】
あるいは、接続パッドの下にビアホールを配置する代わりに、接続パッドから２００μｍ以内の位置の該接続パッドに繋がる配線パターンの下に同様なビアホールが配置されるようにしてもよい。この場合も同様に接続パッドが絶縁膜に食い込むことが防止されて、電子部品のバンプが接続パッドに信頼性が高い状態で接合される。
【００１３】
なお、前述した特許文献１には、プラスチックパッケージにおいて半田ボール１５が搭載される外部接続端子パッド１６に対応にするコア基板１３の部分にビアホール１７が形成され、該ビアホール１７内にソルダレジスト膜１４が充填された構造が記載されている。しかしながら、特許文献１の外部接続端子パッド１６は電子部品のバンプが接合されるものでなく、しかもビアホール１７内に充填されるソルダレジスト膜１４は支柱として機能するものではないので、特許文献１は本発明を示唆するものではない。
【００１４】
上記した発明の一つの好適な態様では、ビアホールはダミーのビアホールであり、接続パッドに繋がる配線パターンの所定部の下に正規のビアホールが別に配置されているようにしてもよい。また、配線基板は複数の接続パッドを有し、それらに接続される複数のビアホールはダミーのビアホールと正規のビアホールとが混在した状態で配置されており、接続パッド又はそれに繋がる配線パターンの下にダミーのビアホールが配置されている配線パターンでは、その所定部の下に正規のビアホールが別に配置されているようにしてもよい。
【００１５】
つまり、設計基準により正規のビアホールが接続パッドから２００μｍを超えて離れた配線パターンの下に配置される場合、正規のビアホールは接続パッドの絶縁膜への食い込みを防止する支柱として十分に機能せず、接続パッドが絶縁膜に食い込むおそれがある。このため、正規のビアホールとは別に支柱としてダミーのビアホールを接続パッドの下又は接続パッドから２００μｍ以内の位置の配線パターンの下に配置するようにする。
【００１６】
また、上記した発明の一つの好適な態様では、配線基板は、電子部品の複数のバンプに対応する複数の接続パッド及び該接続パッドに関係をもたせた複数の前記ビアホールを有し、超音波フリップチップ実装により電子部品が配線基板の実装される際の超音波の発振方向において、電子部品の両端部に対応する部分の前記ビアホールの径が、電子部品の中央部に対応する部分のビアホールの径より大きくなって配置される。
【００１７】
超音波振動は電子部品の両端部より中央部の方が大きくなって伝達される傾向があるため、電子部品の中央部と両端部と間で接合特性がばらつき、信頼性の高い接合が得られない場合がある。本発明の配線基板の好適な態様では、電子部品の両端部に対応するビアホールの径が、電子部品の中央部に対応するビアホールの径がより大きくなるようにしている。このため、電子部品の両端部のバンプに接続される接続パッドは中央部の接続パッドよりも超音波フリップチップ実装に係る加圧や超音波振動による加圧に対する耐圧力が大きくなる。
【００１８】
従って、電子部品の両端部にも超音波振動が十分に伝達されるようになるので、電子部品全体にわたって超音波振動のエネルギーが均一に伝達されるようになる。これにより、電子部品のバンプが全体にわたって配線基板の接続パッドと信頼性よく接合されるようになるので、配線基板に電子部品が実装された電子部品実装構造の製造歩留りを向上させることができる。
【００１９】
【発明の実施の形態】
（第１の実施の形態）
以下、本発明の実施の形態について、添付の図面を参照して説明する。
【００２０】
図１は本発明の第１実施形態の配線基板を示す断面図である。本発明の第１実施形態の配線基板１では、絶縁性のベース基板１０にスルーホール１０ａが設けられていて、このスルーホール１０ａには貫通電極１０ｂが充填されている。そして、ベース基板１０上には貫通電極１０ｂに接続される第１配線パターン１２が形成されている。
【００２１】
ベース基板１０及び第１配線パターン１２上には樹脂からなる層間絶縁膜１４が形成されている。また、第１配線パターン１２上の層間絶縁膜１４の所定部にはビアホール１４ａ〜１４ｄが形成されており、ビアホール１４ａ〜１４ｄにはビアポスト１１が充填されている。さらに、層間絶縁膜１４上にはビアポスト１１に接続される第２配線パターン１２ａが形成されている。第１、第２配線パターン１２，１２ａ、貫通電極１０ｂ及びビアポスト１１は銅（Ｃｕ）などの金属から構成される。
【００２２】
このようにして、第１配線パターン１２と第２配線パターン１２ａとが層間絶縁膜１４に形成されたビアホール１４ａ〜１４ｄを介して相互接続されている。第２配線パターン１２ａはＣｕ配線上にＮｉ／Ａｕめっきが施された接続パッドＰを備えている。この接続パッドＰには超音波フリップチップ実装により電子部品のバンプが接合される。
【００２３】
本発明の実施形態の配線基板１の特徴の一つは、超音波フリップチップ実装により電子部品のバンプが配線基板１の接続パッドＰに接合される際に、接続パッドＰが軟性の層間絶縁膜１４内に加圧されて食い込まないようにすることにある。
【００２４】
このため、本実施形態の配線基板１では、接続パッドＰの下又はその近傍の第２配線パターン１２ａの下にビアポスト１１が充填されたビアホール１４ａ〜１４ｄが配置されるようにしている。
【００２５】
接続パッドＰの下又は接続パッドＰから２００μｍ以内の第２配線パターン１２ａの下にビアホール１４ａ〜１４ｄを配置することにより、ビアホール１４ａ〜１４ｄ内のビアポスト１１が支柱として機能し、接続パッドＰは超音波フリップチップ実装に係る加圧や超音波振動に耐えることができるようになる。これにより、超音波フリップチップ実装を行う際に、接続パッドＰが層間絶縁膜１４内に食い込んで変形することが防止される。
【００２６】
図１（ａ）の例では、層間絶縁膜１４に形成されたビアホール１４ａ〜１４ｄのうち、斜線で示されるビアホール１４ａ〜１４ｃは所要の回路を構成するための正規のビアホールであり、網線で示されるビアホール１４ｄはダミーのビアホールとして配置されたものである。つまり、Ｃ部で示される領域において、接続パッドＰは正規の設計基準で配置されたビアホール１４ｃから２００μｍを超えて離れて配置されるので、接続パッドＰの下にダミーのビアホール１４ｄが配置されている。
【００２７】
ダミーのビアホール１４ｄの下には、Ｃ部の第１配線パターン１２が部分的に延在する延在パッド１２ｘが配置されており、ビアホールを形成する際のエッチングストップ層として機能する。延在パッド１２ｘの代わりに、第１配線パターン１２から分離されたパッドを形成するようにしてもよい。
【００２８】
これに対して、Ｂ部で示される領域では、ビアホール１４ｂが接続パッドＰから２００μｍ以内の位置に配置されるので、ダミーのビアホールは形成されず、正規のビアホール１４ｂが接続パッドＰの支柱として機能する。また、Ａ部で示される接続パッドＰにおいても、その直下に正規のビアホール１４ａが配置されて支柱として機能するので、ダミーのビアホールを配置する必要がない。
【００２９】
なお、正規のビアホールが全て接続パッドＰから２００μｍ以内に配置される設計基準の場合は、正規のビアホールが接続パッドＰを支持する支柱として機能するので、ダミーのビアホールを形成する必要がない。あるいは、正規のビアホールが全て接続パッドＰから２００μｍを超えて配置される設計基準の場合は、各接続パッドＰ毎に上記したようなダミーのビアホールが形成される。
【００３０】
このようにして、本実施形態の配線基板１が構成されており、配線基板１の接続パッドＰに電子部品のバンプが超音波フリップチップ実装により接合される。
【００３１】
次に、配線基板１に電子部品を超音波フリップチップ実装する方法について説明する。図１（ｂ）に示すように、まず、バンプ（Ａｕ）１８を備えた電子部品２０（半導体チップなど）を用意する。その後、超音波ツール２２で電子部品２０をピックアップし、電子部品２０のバンプ１８が配線基板１の接続パッドＰに対応するようにして電子部品２０を配線基板１上に配置する。
【００３２】
続いて、電子部品２０を配線基板１側に加圧しながら、配線基板１の面に平行な方向に超音波振動を加える。これにより、電子部品２０のバンプ（Ａｕ）１８と配線基板１の接続パッドＰ（最上層がＡｕ層）とが接合される。
【００３３】
このとき、前述したように、配線基板１の各接続パッドＰの下又はその近傍の第２配線パターン１２ａの下には支柱として機能するビアポスト１１が充填されたビアホール１４ａ，１４ｂ，１４ｄが存在するので、超音波ツールによる加圧や超音波振動による接続パッドＰの層間絶縁膜１４内への食い込みが防止される。
【００３４】
従って、超音波振動のエネルギーは、接続パッドＰを層間絶縁膜１４内へ食い込ませるエネルギーとしては消費されず、電子部品２０のバンプ１８と配線基板１の接続パッドＰとを接合させるためのエネルギーとなって伝達されるようになる。これにより、電子部品２０のバンプ１８と配線基板１の接続パッドＰとが信頼性よく接合されるようになる。
【００３５】
また、本実施形態の配線基板１は、電子部品２０を超音波フリップチップ実装する際に電子部品２０に与えるダメージを極力低減できるという観点からも都合がよい。
【００３６】
このようにして、図１（ｂ）に示すように、配線基板１の接続パッドＰに電子部品２０のバンプ１８が接合された電子部品実装構造２が得られる。
【００３７】
なお、前述した形態では、超音波フリップチップ実装をＡｕ−Ａｕ接合に適用する形態を例示したが、Ａｕ−Ｃｕ接合、Ａｕ−Ａｌ接合、又は、すず−銀（Ｓｎ−Ａｇ）系などの鉛フリーはんだとＣｕとの接合などの各種金属の接合に適用してもよい。
【００３８】
（第２の実施の形態）
図２（ａ）は本発明の第２実施形態の配線基板を示す断面図（図２（ｂ）のＩ−Ｉの沿った断面図に相当）、図２（ｂ）は図２（ａ）を平面からみた平面図である。前述したように、超音波フリップチップ実装では、超音波振動は電子部品の両端部よりも中央部にそのエネルギーが伝達されやすい特性を有するので、電子部品の中央部と両端部との間で接合特性がばらつき、接合の信頼性が低下する場合がある。
【００３９】
第２実施形態は、第１実施形態と同様な効果を有し、かつ上記した課題を解決できるように工夫された形態である。図２において、第１実施形態と同一要素については同一符号を付してその詳しい説明を省略する。
【００４０】
図２（ａ）に示すように、第２実施形態の配線基板１ａでは、第１実施形態と同様な技術思想に基づいて、第２配線パターン１２ａの接続パッドＰの下の層間絶縁膜１４にビアポスト１１が充填されたビアホール１４ａ〜１４ｃが配置されている。図２（ａ）の例では、説明を簡素化するため、各接続パッドＰの下にビアホール１４ａ〜１４ｃがそれぞれ配置されている形態を例示しているが、第１実施形態で説明したように、接続パッドＰから２００μｍ以内の第２配線パターン１２ａの下にビアホールが形成された部分を含むようにしてもよい。また、ビアホール１４ａ〜１４ｃは、ダミーのビアホールを含むようにしてもよいし、全体にわたって正規のビアホールであってもよい。
【００４１】
ここで、ビアホール１４ａ〜１４ｃの径に注目してみる。図２（ｂ）に示すように、電子部品の両端部のバンプが接合される接続パッドＰ（Ａ部及びＣ部）の下に配置されるビアホール１４ａ，１４ｃの径Ｒ１は、電子部品の中央部のバンプが接合される接続パッドＰ（Ｂ部）の下に配置されるビアホール１４ｂの径Ｒ２より大きくなっている。
【００４２】
つまり、図２（ａ）及び（ｂ）の例では模式的に示されているが、電子部品が実装される際の超音波の発振方向において、配線基板１ａの複数の接続パッドＰに接続される複数のビアホール１４ａ，１４ｂ，１４ｃ・・・が、中央部で最も小さく、中央部から両端側になるにつれて順に又は所定領域単位で大きくなるようにして配置される。
【００４３】
図２（ａ）及び（ｂ）の配線基板１ａの接続パッドＰに電子部品のバンプを超音波フリップチップ実装により接合する場合、超音波の発振方向が図２（ｂ）に示す方向であるとき、超音波の振動は電子部品の両端部より中央部に大きく伝達される傾向がある。このため、最初に電子部品の中央部が接合され、その後に電子部品の両端部が接合されるので、両端部の接合が行われているときに中央部の接合が破壊されるなどの不具合が発生して接合の信頼性が低下しやすい。
【００４４】
しかしながら、本実施形態の配線基板１ａでは、前述したように、両端部の接続パッドＰ（Ａ部及びＣ部）の下のビアホール１４ａ，１４ｃの径Ｒ１が、中央部の接続パッドＰ（Ｂ部）の下のビアホール１４ｂの径Ｒ２より大きく設定されているので、両端部の接続パッドＰは中央部の接続パッドＰより加圧や超音波振動に対する耐圧力が大きくなる。
【００４５】
従って、超音波フリップチップ実装を行う際に、電子部品の両端部にも超音波の振動が十分に伝達されるようになり、その結果、電子部品内での超音波振動のエネルギー伝達の不均一が改善される。このように、電子部品全体にわたって超音波振動のエネルギーが均一に伝達されるようになるので、電子部品のバンプが全体にわたって配線基板１ａの接続パッドＰと信頼性よく接合されるようになる。
【００４６】
これにより、配線基板１ａに電子部品が実装された電子部品実装構造の製造歩留りを向上させることができる。
【００４７】
（第３の実施の形態）
図３は本発明の第３実施形態の配線基板を示す断面図である。第１実施形態では、配線基板の接続パッドの下にダミーのビアホールを形成する形態を例示したが、配線基板の回路設計の都合上、接続パッドの下にダミーのビアホールを形成できない場合が想定される。第３実施形態はこのような場合を考慮したものであり、ダミーのビアホールが接続パッドに電気的に接続されないようにして形成する形態である。
【００４８】
図３に示すように、第３実施形態の配線基板１ｂでは、まず、第１実施形態と同様に、スルーホール１０ａに貫通電極１０ｂが充填され、それに第１配線パターン１２が接続された構造を有するベース基板１０が用意される。第３実施形態では、第１実施形態でダミーのビアホール１４ｄが配置される部分の下に他の接続パッドに接続される第１配線パターン１２ｙ（Ｃ部の網線部）が配置される形態を例示している。このため、接続パッドＰ（Ｃ部）に電気的に接続されるダミーのビアホールを第１配線パターン１２ｙ（Ｃ部の網線部）上に配置すると配線基板１ｂの回路がショートしてしまう。
【００４９】
そこで、本実施形態では、第１配線パターン１２ｙ（網線部）上に層間絶縁膜１４の膜厚より低い高さのポスト１３を選択的に形成する。このポスト１３は、例えば、第１配線パターン１２と同一材料からなり、第１配線パターン１２が形成された後に、サブトラクティブ法又はセミアディティブ法などにより形成される。あるいは、ポスト１３として、シリコン酸化膜などの硬質の絶縁体を形成してもよい。
【００５０】
次いで、第１配線パターン１２及びポスト１３上に樹脂フィルムを貼着し、熱処理することにより層間絶縁膜１４を形成する。このとき、ポスト１３はその上面が層間絶縁膜１４中に埋設された状態となる。
【００５１】
次いで、第１配線パターン１２上の層間絶縁膜１４の所定部をレーザーなどにより加工することにより、第１実施形態と同様なビアホール１４ａ〜１４ｃを形成する。その後に、第１実施形態と同様な接続パッドＰを備えた第２配線パターン１２ａを層間絶縁膜１４上に形成する。
【００５２】
これにより、Ｃ部の接続パッドＰの下に層間絶縁膜１４を介してポスト１３が配置される。ポスト１３はその上面が層間絶縁膜１４に埋設されていることから接続パッドＰとは電気的に接続されていないので、配線基板１ｂの回路がショートするおそれはない。
【００５３】
このようにしても、配線基板１ｂに電子部品を超音波フリップチップ実装する際に、層間絶縁膜１４よりポスト１３の方が硬いことから接続パッドＰの下部の実質的なの硬さが上がるため、接続パッドＰの層間絶縁膜１４への食い込みが防止される。
【００５４】
これにより、第１実施形態と同様に、超音波フリップチップ実装に係る加圧や超音波振動による接続パッドＰの層間絶縁膜１４への食い込みが防止されて、電子部品が信頼性よく配線基板１ｂに接続される。
【００５５】
【発明の効果】
以上説明したように、本発明では、超音波フリップチップ実装時に電子部品のバンプに押圧される接続パッドの下にビアポストが充填されたビアホールが配置されるようにしている。これにより、接続パッドの下のビアポストが支柱として機能するので、接続パッドがその下の絶縁膜側に押圧されても絶縁膜の中に食い込むことが防止される。
【００５６】
従って、超音波振動を電子部品のバンプと配線基板の接続パッドとを接合するためのエネルギーとして有効に伝達できるようになるので、電子部品が配線基板に信頼性がよい状態で接続されるようになる。
【００５７】
あるいは、接続パッドの下にビアホールを配置する代わりに、接続パッドから２００μｍ以内の位置の接続パッドに繋がる配線パターンの下に同様なビアホールが配置されるようにしてもよい。この場合も同様に、接続パッドの絶縁膜への食い込みが防止されて、電子部品のバンプが配線基板の接続パッドに信頼性が高い状態で接合される。
【図面の簡単な説明】
【図１】図１（ａ）は本発明の第１実施形態の配線基板を示す断面図、図１（ｂ）は本発明の第１実施形態の配線基板に電子部品が実装される様子を示す断面図である。
【図２】図２（ａ）は本発明の第２実施形態の配線基板を示す断面図（図２（ｂ）のＩ−Ｉの沿った断面図）、図２（ｂ）は図２（ａ）を平面からみた平面図である。
【図３】図３は本発明の第３実施形態の配線基板を示す断面図である。
【図４】図４は従来技術に係る超音波フリップチップ実装により電子部品が配線基板に実装される際の問題点を示す断面図である。
【符号の説明】
１，１ａ，１ｂ…配線基板、
１０…ベース基板、
１０ａ…スルーホール、
１０ｂ…貫通電極、
１１…ビアポスト、
１２，１２ｙ…第１配線パターン、
１２ａ…第２配線パターン、
１３…ポスト、
１４…層間絶縁膜、
１４ａ〜１４ｄ…ビアホール、
１４ｄ…ダミーのビアホール、
１８…バンプ、
２０…電子部品、
２２…超音波ツール、
Ｐ…接続パッド。

Claims (10)

  1. 絶縁膜上に接続パッドを含む配線パターンが設けられた構造を有する配線基板の前記接続パッドに、超音波フリップチップ実装により、電子部品のバンプが接合される前記配線基板であって、
    前記接続パッドの下の前記絶縁膜に、前記超音波フリップチップ実装が行われる際に前記接続パッドを支持する支柱として機能するビアポストが充填されたビアホールが配置されていることを特徴とする配線基板。
  2. 絶縁膜上に接続パッドを含む配線パターンが設けられた構造を有する配線基板の前記接続パッドに、超音波フリップチップ実装により、電子部品のバンプが接合される前記配線基板であって、
    前記接続パッドから２００μｍ以内の該接続パッドに繋がる前記配線パターンの下の前記絶縁膜の所定部に、前記超音波フリップチップ実装が行われる際に前記接続パッドを支持する支柱として機能するビアポストが充填されたビアホールが配置されていることを特徴とする配線基板。
  3. 前記ビアホールはダミーのビアホールであり、前記接続パッドに繋がる前記配線パターンの所定部の下に正規のビアホールが別に配置されていることを特徴とする請求項１又は２に記載の配線基板。
  4. 前記配線基板は複数の前記接続パッドを有し、該複数の接続パッドに関係をもたせた複数の前記ビアホールはダミーのビアホールと正規のビアホールとが混在した状態で配置されており、前記接続パッド又は配線パターンの下にダミーのビアホールが配置されている前記配線パターンでは、該配線パターンの所定部の下に正規のビアホールが別に配置されていることを特徴とする請求項１又は２に記載の配線基板。
  5. 前記正規のビアホールは、前記接続パッドから２００μｍを超えて離れた位置に配置されていることを特徴とする請求項３又は４に記載の配線基板。
  6. 前記ダミーのビアホールに充填されたビアポストは、該ビアポストの上面と前記接続パッド又は配線パターンの下面との間に前記絶縁膜が介在した状態で形成されていることを特徴とする請求項３又は４に記載の配線基板。
  7. 前記配線基板は、前記電子部品の複数のバンプに対応する複数の前記接続パッド及び該接続パッドに関係をもたせた複数の前記ビアホールを有し、
    前記超音波フリップチップ実装により前記電子部品が前記配線基板に実装される際の超音波の発振方向において、前記電子部品の両端部に対応する部分の前記ビアホールの径が、前記電子部品の中央部に対応する部分の前記ビアホールの径より大きくなって配置されていることを特徴とする請求項１又は２に記載の配線基板。
  8. 前記配線基板の絶縁膜は樹脂からなることを特徴とする請求項１乃至７のいずれか一項に記載の配線基板。
  9. 前記配線基板の接続パッドに前記電子部品のバンプが超音波フリップチップ実装により接合された電子部品実装構造。
  10. 前記電子部品のバンプは金からなり、前記配線基板の接続パッドは少なくとも表層部が金からなることを特徴とする請求項９に記載の電子部品実装構造。
JP2003120499A 2003-04-24 2003-04-24 配線基板及び電子部品実装構造 Expired - Fee Related JP4170137B2 (ja)

Priority Applications (8)

Application Number Priority Date Filing Date Title
JP2003120499A JP4170137B2 (ja) 2003-04-24 2003-04-24 配線基板及び電子部品実装構造
KR1020040024034A KR20040092411A (ko) 2003-04-24 2004-04-08 배선 기판 및 전자 부품 실장 구조
US10/709,096 US7183647B2 (en) 2003-04-24 2004-04-13 Wiring substrate and electronic parts packaging structure
DE602004011421T DE602004011421T2 (de) 2003-04-24 2004-04-16 Verdrahtungssubstrat und Elektronikbauteil-Verpackungsstruktur
EP04252265A EP1471574B1 (en) 2003-04-24 2004-04-16 Wiring substrate and electronic parts packaging structure
TW093110838A TWI337056B (en) 2003-04-24 2004-04-19 An electronic parts packaging structure
CNA2004100346896A CN1541053A (zh) 2003-04-24 2004-04-23 布线基体和电子部分封装结构
US11/655,238 US7557450B2 (en) 2003-04-24 2007-01-19 Wiring substrate and electronic parts packaging structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003120499A JP4170137B2 (ja) 2003-04-24 2003-04-24 配線基板及び電子部品実装構造

Publications (2)

Publication Number Publication Date
JP2004327721A true JP2004327721A (ja) 2004-11-18
JP4170137B2 JP4170137B2 (ja) 2008-10-22

Family

ID=32959676

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003120499A Expired - Fee Related JP4170137B2 (ja) 2003-04-24 2003-04-24 配線基板及び電子部品実装構造

Country Status (7)

Country Link
US (2) US7183647B2 (ja)
EP (1) EP1471574B1 (ja)
JP (1) JP4170137B2 (ja)
KR (1) KR20040092411A (ja)
CN (1) CN1541053A (ja)
DE (1) DE602004011421T2 (ja)
TW (1) TWI337056B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1971194A2 (en) 2007-03-14 2008-09-17 Shinko Electric Industries Co., Ltd. Wiring substrate and manufacturing method thereof
JP2013070003A (ja) * 2011-09-26 2013-04-18 Kyocer Slc Technologies Corp 配線基板
WO2016047446A1 (ja) * 2014-09-26 2016-03-31 株式会社村田製作所 積層モジュール用基板、積層モジュールおよび積層モジュールの製造方法
WO2017026321A1 (ja) * 2015-08-10 2017-02-16 株式会社村田製作所 多層基板、部品実装基板及び部品実装基板の製造方法
WO2017038790A1 (ja) * 2015-09-01 2017-03-09 株式会社村田製作所 樹脂基板、部品実装樹脂基板、部品実装樹脂基板の製造方法
WO2017065028A1 (ja) * 2015-10-15 2017-04-20 株式会社村田製作所 樹脂基板、部品実装樹脂基板、および、部品実装樹脂基板の製造方法
WO2017082029A1 (ja) * 2015-11-10 2017-05-18 株式会社村田製作所 多層基板、部品実装基板及び部品実装基板の製造方法
WO2017154643A1 (ja) * 2016-03-11 2017-09-14 本田技研工業株式会社 電子回路基板および超音波接合方法
JP2020136624A (ja) * 2019-02-26 2020-08-31 新日本無線株式会社 半導体装置

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4170137B2 (ja) * 2003-04-24 2008-10-22 新光電気工業株式会社 配線基板及び電子部品実装構造
JP4636850B2 (ja) * 2004-10-29 2011-02-23 富士通株式会社 電子部品の実装方法
WO2007026455A1 (ja) * 2005-08-29 2007-03-08 Murata Manufacturing Co., Ltd. セラミック電子部品及びその製造方法
JP4639147B2 (ja) * 2005-12-14 2011-02-23 インターナショナル・ビジネス・マシーンズ・コーポレーション 誘電体積層基板
US8134081B2 (en) * 2006-01-13 2012-03-13 Panasonic Corporation Three-dimensional circuit board and its manufacturing method
KR101044203B1 (ko) * 2009-11-18 2011-06-29 삼성전기주식회사 전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판
US8237272B2 (en) * 2010-02-16 2012-08-07 Taiwan Semiconductor Manufacturing Company, Ltd. Conductive pillar structure for semiconductor substrate and method of manufacture
KR20120080923A (ko) * 2011-01-10 2012-07-18 삼성전자주식회사 반도체 패키지 및 이의 제조 방법
WO2013172847A1 (en) * 2012-05-17 2013-11-21 Intel Corporation Film insert molding for device manufacture
KR101483874B1 (ko) * 2013-07-29 2015-01-16 삼성전기주식회사 인쇄회로기판
CN106449575B (zh) * 2015-08-07 2020-07-24 晶宏半导体股份有限公司 半导体装置的凸块结构
JP2017076698A (ja) * 2015-10-15 2017-04-20 日本特殊陶業株式会社 配線基板およびその製造方法
KR20170107823A (ko) * 2016-03-16 2017-09-26 삼성전자주식회사 스트레스를 분산시킬 수 있는 반도체 장치
DE102019215471B4 (de) * 2019-10-09 2022-05-25 Vitesco Technologies GmbH Elektronisches Bauteil mit einer Kontaktieranordnung und Verfahren zur Herstellung eines elektronischen Bauteils
US10741483B1 (en) * 2020-01-28 2020-08-11 Advanced Semiconductor Engineering, Inc. Substrate structure and method for manufacturing the same

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100194130B1 (ko) 1994-03-30 1999-06-15 니시무로 타이죠 반도체 패키지
JPH08213422A (ja) 1995-02-07 1996-08-20 Mitsubishi Electric Corp 半導体装置およびそのボンディングパッド構造
JP3112059B2 (ja) * 1995-07-05 2000-11-27 株式会社日立製作所 薄膜多層配線基板及びその製法
US6162997A (en) 1997-06-03 2000-12-19 International Business Machines Corporation Circuit board with primary and secondary through holes
KR100244580B1 (ko) 1997-06-24 2000-02-15 윤종용 금속 범프를 갖는 회로 기판의 제조 방법 및 그를 이용한 반도체 칩 패키지의 제조 방법
JPH11354587A (ja) * 1998-06-08 1999-12-24 Toyo Commun Equip Co Ltd 発振器のフリップチップ実装方法
US6651321B2 (en) 1999-03-10 2003-11-25 Tessera, Inc. Microelectronic joining processes
JP3343730B2 (ja) 1999-08-27 2002-11-11 埼玉日本電気株式会社 実装基板及び電気部品の実装方法
JP2001077543A (ja) * 1999-09-03 2001-03-23 Fujitsu Ltd 多層配線基板
US20030001286A1 (en) 2000-01-28 2003-01-02 Ryoichi Kajiwara Semiconductor package and flip chip bonding method therein
JP2002009444A (ja) * 2000-06-22 2002-01-11 Hitachi Ltd セラミック多層配線基板の構造
JP4609617B2 (ja) * 2000-08-01 2011-01-12 日本電気株式会社 半導体装置の実装方法及び実装構造体
JP2002094241A (ja) 2000-09-18 2002-03-29 Nippon Avionics Co Ltd ビルドアッププリント配線板
JP2002151551A (ja) * 2000-11-10 2002-05-24 Hitachi Ltd フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
JP2002198461A (ja) 2000-12-27 2002-07-12 Sumitomo Metal Electronics Devices Inc プラスチックパッケージ及びその製造方法
JP2003051677A (ja) 2001-08-07 2003-02-21 Toshiba Corp 多層基板への電子部品実装方法および多層基板に電子部品が実装された電子部品装置
JP3891838B2 (ja) 2001-12-26 2007-03-14 株式会社ルネサステクノロジ 半導体装置およびその製造方法
US6768206B2 (en) 2002-05-07 2004-07-27 Kabushiki Kaisha Toshiba Organic substrate for flip chip bonding
JP4170137B2 (ja) * 2003-04-24 2008-10-22 新光電気工業株式会社 配線基板及び電子部品実装構造

Cited By (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1971194A2 (en) 2007-03-14 2008-09-17 Shinko Electric Industries Co., Ltd. Wiring substrate and manufacturing method thereof
JP2013070003A (ja) * 2011-09-26 2013-04-18 Kyocer Slc Technologies Corp 配線基板
JPWO2016047446A1 (ja) * 2014-09-26 2017-04-27 株式会社村田製作所 積層モジュールおよび積層モジュールの製造方法
WO2016047446A1 (ja) * 2014-09-26 2016-03-31 株式会社村田製作所 積層モジュール用基板、積層モジュールおよび積層モジュールの製造方法
US9922918B2 (en) 2014-09-26 2018-03-20 Murata Manufacturing Co., Ltd. Substrate for stacked module, stacked module, and method for manufacturing stacked module
WO2017026321A1 (ja) * 2015-08-10 2017-02-16 株式会社村田製作所 多層基板、部品実装基板及び部品実装基板の製造方法
JP6150030B1 (ja) * 2015-08-10 2017-06-21 株式会社村田製作所 多層基板、部品実装基板及び部品実装基板の製造方法
US9972567B2 (en) 2015-08-10 2018-05-15 Murata Manufacturing Co., Ltd. Multilayer substrate, component mounted board, and method for producing component mounted board
US10741462B2 (en) 2015-09-01 2020-08-11 Murata Manufacturing Co., Ltd. Resin substrate, component-mounting resin substrate, and method of manufacturing component-mounting resin substrate
WO2017038790A1 (ja) * 2015-09-01 2017-03-09 株式会社村田製作所 樹脂基板、部品実装樹脂基板、部品実装樹脂基板の製造方法
JPWO2017038790A1 (ja) * 2015-09-01 2018-03-01 株式会社村田製作所 樹脂基板、部品実装樹脂基板、部品実装樹脂基板の製造方法
JP2019091897A (ja) * 2015-09-01 2019-06-13 株式会社村田製作所 部品実装樹脂基板
WO2017065028A1 (ja) * 2015-10-15 2017-04-20 株式会社村田製作所 樹脂基板、部品実装樹脂基板、および、部品実装樹脂基板の製造方法
US10455706B2 (en) 2015-10-15 2019-10-22 Murata Manufacturing Co., Ltd. Resin substrate, component mounted resin substrate, and method of manufacturing component mounted resin substrate
JP6197980B1 (ja) * 2015-11-10 2017-09-20 株式会社村田製作所 多層基板、部品実装基板及び部品実装基板の製造方法
US10103092B2 (en) 2015-11-10 2018-10-16 Murata Manufacturing Co., Ltd. Multilayer substrate, component mounted board, and method for producing component mounted board
WO2017082029A1 (ja) * 2015-11-10 2017-05-18 株式会社村田製作所 多層基板、部品実装基板及び部品実装基板の製造方法
JPWO2017154643A1 (ja) * 2016-03-11 2018-11-29 本田技研工業株式会社 電子回路基板および超音波接合方法
US20190098766A1 (en) * 2016-03-11 2019-03-28 Honda Motor Co., Ltd. Electronic circuit board and ultrasonic bonding method
WO2017154643A1 (ja) * 2016-03-11 2017-09-14 本田技研工業株式会社 電子回路基板および超音波接合方法
JP2020136624A (ja) * 2019-02-26 2020-08-31 新日本無線株式会社 半導体装置
JP7260220B2 (ja) 2019-02-26 2023-04-18 日清紡マイクロデバイス株式会社 半導体装置

Also Published As

Publication number Publication date
CN1541053A (zh) 2004-10-27
US20040212087A1 (en) 2004-10-28
KR20040092411A (ko) 2004-11-03
EP1471574B1 (en) 2008-01-23
DE602004011421T2 (de) 2008-05-21
US7183647B2 (en) 2007-02-27
TWI337056B (en) 2011-02-01
TW200501862A (en) 2005-01-01
US20070114673A1 (en) 2007-05-24
DE602004011421D1 (de) 2008-03-13
JP4170137B2 (ja) 2008-10-22
US7557450B2 (en) 2009-07-07
EP1471574A2 (en) 2004-10-27
EP1471574A3 (en) 2006-07-12

Similar Documents

Publication Publication Date Title
JP4170137B2 (ja) 配線基板及び電子部品実装構造
JP4175197B2 (ja) フリップチップ実装構造
JP4137659B2 (ja) 電子部品実装構造及びその製造方法
JP4772844B2 (ja) ウエハレベルパッケージ及びその製造方法
JP5601751B2 (ja) 半導体装置
JP2000138313A (ja) 半導体装置及びその製造方法
JP2009524922A (ja) 半導体部品のための応力緩衝パッケージ
JP2004134606A (ja) 配線基板及びその製造方法、半導体装置、回路基板並びに電子機器
JP5406572B2 (ja) 電子部品内蔵配線基板及びその製造方法
JP2009218576A (ja) Ｍｃｍパッケージ
JP2006310649A (ja) 半導体装置パッケージおよびその製造方法、ならびに半導体装置パッケージ用一括回路基板
JP2013004737A (ja) 半導体パッケージ
JP2009130048A (ja) 半導体装置及び電子装置
JP3582513B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4267549B2 (ja) 半導体装置およびその製造方法ならびに電子機器
JP2004047537A (ja) 半導体装置及びその製造方法
JP2006196560A (ja) 半導体装置
JP4321269B2 (ja) 半導体装置
JP2007035863A (ja) 半導体装置
JP2007142187A (ja) 半導体装置
JP2010287852A (ja) 半導体装置及びその製造方法
JP4917979B2 (ja) 半導体装置及びその製造方法
WO2022131142A1 (ja) 半導体装置
JP2018190782A (ja) 半導体装置の製造方法および半導体装置
JP2004055660A (ja) 配線基板及び半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060130

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20071203

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080311

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080411

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080625

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080805

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080806

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110815

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees