JP3343730B2 - 実装基板及び電気部品の実装方法 - Google Patents
実装基板及び電気部品の実装方法Info
- Publication number
- JP3343730B2 JP3343730B2 JP24129499A JP24129499A JP3343730B2 JP 3343730 B2 JP3343730 B2 JP 3343730B2 JP 24129499 A JP24129499 A JP 24129499A JP 24129499 A JP24129499 A JP 24129499A JP 3343730 B2 JP3343730 B2 JP 3343730B2
- Authority
- JP
- Japan
- Prior art keywords
- land
- integrated
- reinforcing member
- electric component
- mounting board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1405—Shape
- H01L2224/14051—Bump connectors having different shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
- H01L2224/16106—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting one bonding area to at least two respective bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Description
【０００１】
【発明の属する技術分野】本発明は、裏面電極型電気部
品が実装される実装基板と、BGA電気部品を実装基板に
実装する電気部品の実装方法に関する。
品が実装される実装基板と、BGA電気部品を実装基板に
実装する電気部品の実装方法に関する。
【０００２】
【従来の技術】裏面電極型（BGA:Ball Grid Array）電
子部品は、その裏面に複数の電極端子が設けられる。BG
A電子部品が実装される実装基板は、その表面に複数の
ランドが設けられる。電極端子の配列とランドの配列は
整合する。電極端子は、はんだによりランドに接続す
る。その接続により、BGA電子部品が実装基板に固定さ
れている。
子部品は、その裏面に複数の電極端子が設けられる。BG
A電子部品が実装される実装基板は、その表面に複数の
ランドが設けられる。電極端子の配列とランドの配列は
整合する。電極端子は、はんだによりランドに接続す
る。その接続により、BGA電子部品が実装基板に固定さ
れている。
【０００３】BGA電子部品を実装基板に実装する技術
は、特開平第7-147481号、特開平第8-125325号、特開平
第9-45805号、特開平第10-163371号及び特開平第11-746
37号に開示されている。これら文献には、一つの電極端
子に一つのランドを接続する技術が開示されている。
は、特開平第7-147481号、特開平第8-125325号、特開平
第9-45805号、特開平第10-163371号及び特開平第11-746
37号に開示されている。これら文献には、一つの電極端
子に一つのランドを接続する技術が開示されている。
【０００４】BGA型電気部品の実装は、熱サイクルスト
レスによるクラックを防止する対策が必要である。BGA
型電気部品の実装は、外部応力による破壊を防止する対
策が必要である。これら対策は、硬化剤や樹脂接着剤
（以下単に、接着剤と称す。）を用いて実行する。接着
剤をBGA型電気部品と実装基板間に充填すると、BGA型電
気部品と実装基板の結合強度が向上する。
レスによるクラックを防止する対策が必要である。BGA
型電気部品の実装は、外部応力による破壊を防止する対
策が必要である。これら対策は、硬化剤や樹脂接着剤
（以下単に、接着剤と称す。）を用いて実行する。接着
剤をBGA型電気部品と実装基板間に充填すると、BGA型電
気部品と実装基板の結合強度が向上する。
【０００５】
【発明が解決しようとする課題】実装基板の実装密度を
上げると、BGA型電気部品と周辺部品の間隙が狭くな
る。その間隔が狭いと、BGA型電気部品用の接着剤が周
辺部品に触れる。その接着剤は、周辺部品の放熱を妨げ
る。その接着剤は、BGA型電気部品及び周辺部品を実装
基板に半永久的に固定する。BGA型電気部品及び周辺部
品は、容易に実装基板から外れない。BGA型電気部品及
び周辺部品に障害が発生した場合、BGA型電気部品及び
周辺部品を交換できない。
上げると、BGA型電気部品と周辺部品の間隙が狭くな
る。その間隔が狭いと、BGA型電気部品用の接着剤が周
辺部品に触れる。その接着剤は、周辺部品の放熱を妨げ
る。その接着剤は、BGA型電気部品及び周辺部品を実装
基板に半永久的に固定する。BGA型電気部品及び周辺部
品は、容易に実装基板から外れない。BGA型電気部品及
び周辺部品に障害が発生した場合、BGA型電気部品及び
周辺部品を交換できない。
【０００６】本出願人は、接着剤を使用せずに結合強度
が向上する発明を既に特許出願した（特願平10−346025
号）。この出願には、裏面電極（BGA）型電気部品の一
般電極端子が結合される一般ランドと、前記電気部品の
複数の統合電極端子が結合される統合ランドとからなる
実装基板（プリント配線板）が開示されている。BGA型
電気部品と電極端子の結合強度は、実装基板とランドの
結合強度よりも高い。実装基板とBGA型電気部品の結合
強度は、実装基板とランドの結合強度に依存する。その
結合強度は、通常の使用環境では問題の無い値である。
実装基板からBGA型電気部品を引き剥がす強力な力が発
生した場合、BGA型電気部品がランドと共に実装基板か
ら剥がれる。
が向上する発明を既に特許出願した（特願平10−346025
号）。この出願には、裏面電極（BGA）型電気部品の一
般電極端子が結合される一般ランドと、前記電気部品の
複数の統合電極端子が結合される統合ランドとからなる
実装基板（プリント配線板）が開示されている。BGA型
電気部品と電極端子の結合強度は、実装基板とランドの
結合強度よりも高い。実装基板とBGA型電気部品の結合
強度は、実装基板とランドの結合強度に依存する。その
結合強度は、通常の使用環境では問題の無い値である。
実装基板からBGA型電気部品を引き剥がす強力な力が発
生した場合、BGA型電気部品がランドと共に実装基板か
ら剥がれる。
【０００７】本願発明は、BGA型電気部品がランドと共
に実装基板から剥がれる事態が発生しない電気部品の実
装方法を提供する。
に実装基板から剥がれる事態が発生しない電気部品の実
装方法を提供する。
【０００８】
【課題を解決するための手段】その課題を解決するため
の手段が、下記のように表現される。その表現中に現れ
る技術的事項には、括弧（）付きで、番号が添記されて
いる。その番号は、本発明の実施の複数の形態又は複数
の実施例のうちの少なくとも１つの実施の形態又は複数
の実施例を構成する技術的事項、特に、その実施の形態
又は実施例に対応する図面に表現されている技術的事項
に付せられている参照番号に一致している。このような
参照番号は、請求項記載の技術的事項と実施の形態又は
実施例の技術的事項との対応・橋渡しを明確にしてい
る。このような対応・橋渡しは、請求項記載の技術的事
項が実施の形態又は実施例の技術的事項に限定されて解
釈されることを意味しない。
の手段が、下記のように表現される。その表現中に現れ
る技術的事項には、括弧（）付きで、番号が添記されて
いる。その番号は、本発明の実施の複数の形態又は複数
の実施例のうちの少なくとも１つの実施の形態又は複数
の実施例を構成する技術的事項、特に、その実施の形態
又は実施例に対応する図面に表現されている技術的事項
に付せられている参照番号に一致している。このような
参照番号は、請求項記載の技術的事項と実施の形態又は
実施例の技術的事項との対応・橋渡しを明確にしてい
る。このような対応・橋渡しは、請求項記載の技術的事
項が実施の形態又は実施例の技術的事項に限定されて解
釈されることを意味しない。
【０００９】本発明による実装基板は、裏面電極型電気
部品（１０）が実装される基板本体（１１）と、裏面電
極型電気部品（１０）の一般電極端子（１２）が結合さ
れる一般ランド（１３）と、裏面電極型電気部品（１
０）の複数の統合電極端子（１３）が結合される統合ラ
ンド（４）と、統合ランド（４）と基板本体（２）に結
合された結合補強部材（５）を備える。
部品（１０）が実装される基板本体（１１）と、裏面電
極型電気部品（１０）の一般電極端子（１２）が結合さ
れる一般ランド（１３）と、裏面電極型電気部品（１
０）の複数の統合電極端子（１３）が結合される統合ラ
ンド（４）と、統合ランド（４）と基板本体（２）に結
合された結合補強部材（５）を備える。
【００１０】本発明による電気部品の実装方法は、裏面
電極型電気部品（１０）の一般電極端子（１２）を、接
続媒体（２１）を介して一般ランドに接続し、裏面電極
型電気部品（１０）の複数の統合電極端子（１３）を、
接続媒体（２２）を介して、基板本体（２）と結合補強
部材（５）に結合された統合ランド（４）に接続する。
電極型電気部品（１０）の一般電極端子（１２）を、接
続媒体（２１）を介して一般ランドに接続し、裏面電極
型電気部品（１０）の複数の統合電極端子（１３）を、
接続媒体（２２）を介して、基板本体（２）と結合補強
部材（５）に結合された統合ランド（４）に接続する。
【００１１】
【発明の実施の形態】図１は、本発明の実装基板の表面
を示す。図に示さた実装基板１は、本体２を備える。実
装基板１は、３３個の一般ランド３を備える。実装基板
１は、４個の統合ランド４を備える。統合ランド４のそ
れぞれは、５個の結合補強部材５を備える。
を示す。図に示さた実装基板１は、本体２を備える。実
装基板１は、３３個の一般ランド３を備える。実装基板
１は、４個の統合ランド４を備える。統合ランド４のそ
れぞれは、５個の結合補強部材５を備える。
【００１２】本体２は、その表面に配線パターンを備え
た絶縁板である。一般ランド３は、本体２の表面に固定
されている。一般ランド３は、本体２の表面に設けられ
た信号線（図示されず）に結合されている。結合ランド
４は、本体２の表面に固定されている。統合ランド４
は、本体２の表面に設けられた接地線（図示されず）に
結合されている。結合補強部材５は、結合ランド４と本
体２に固定されている。結合補強部材５は、統合ランド
４の外縁に沿って配置されている。結合ランド４は、本
体２の表面に直接固定されている。統合ランド４は、本
体２に結合補強部材５を介して固定されている。
た絶縁板である。一般ランド３は、本体２の表面に固定
されている。一般ランド３は、本体２の表面に設けられ
た信号線（図示されず）に結合されている。結合ランド
４は、本体２の表面に固定されている。統合ランド４
は、本体２の表面に設けられた接地線（図示されず）に
結合されている。結合補強部材５は、結合ランド４と本
体２に固定されている。結合補強部材５は、統合ランド
４の外縁に沿って配置されている。結合ランド４は、本
体２の表面に直接固定されている。統合ランド４は、本
体２に結合補強部材５を介して固定されている。
【００１３】一般ランド３は、導体である。統合ランド
４は、導体である。結合補強部材５は、樹脂である。
４は、導体である。結合補強部材５は、樹脂である。
【００１４】図２は、本発明に係る統合ランドを示す。
図に示された統合ランド４の表面には、結合補強部材５
が露出する。結合補強部材５は、統合ランド４の端に設
けられる。BGA型電気部品の統合電極端子は、結合補強
部材５に対向しない。統合ランド４の表面は、４個の統
合電極端子が対向する面積を持つ。統合ランド４の表面
は、一般ランド３の４倍以上の表面積を持つ。
図に示された統合ランド４の表面には、結合補強部材５
が露出する。結合補強部材５は、統合ランド４の端に設
けられる。BGA型電気部品の統合電極端子は、結合補強
部材５に対向しない。統合ランド４の表面は、４個の統
合電極端子が対向する面積を持つ。統合ランド４の表面
は、一般ランド３の４倍以上の表面積を持つ。
【００１５】図３は、裏面電極型電気部品の電極配列を
示す。図に示された裏面電極（BGA）型電気部品１０
は、部品本体１１を備える。３３個の一般電極端子１２
を備える。BGA型電気部品１０は、１６個の統合電極端
子１３を備える。
示す。図に示された裏面電極（BGA）型電気部品１０
は、部品本体１１を備える。３３個の一般電極端子１２
を備える。BGA型電気部品１０は、１６個の統合電極端
子１３を備える。
【００１６】一般電極端子１２は、部品本体１１の裏面
に固定されている。統合電極端子１３は、部品本体１１
の裏面に固定されている。
に固定されている。統合電極端子１３は、部品本体１１
の裏面に固定されている。
【００１７】一般電極端子１１はそれぞれ、BGA型電気
部品１０の内部回路（図示されず）に接続する。統合電
極端子１２はそれぞれ、BGA型電気部品１０の内部回路
（図示されず）に接続する。
部品１０の内部回路（図示されず）に接続する。統合電
極端子１２はそれぞれ、BGA型電気部品１０の内部回路
（図示されず）に接続する。
【００１８】一般電極端子１１は、一般ランド３（図
１）の配列に整合する配列を備える。統合電極端子１２
は、統合ランド４（図１）の配列に整合する配列を備え
る。
１）の配列に整合する配列を備える。統合電極端子１２
は、統合ランド４（図１）の配列に整合する配列を備え
る。
【００１９】一般電極端子１１は、信号の伝送に使用す
る。一般電極端子１１は、電源電圧の印加に使用する。
統合電極端子１２は、接地電位の印加に使用する。
る。一般電極端子１１は、電源電圧の印加に使用する。
統合電極端子１２は、接地電位の印加に使用する。
【００２０】図４は、本発明に係る実装状態を示す。図
４に示された実装基板１は、図１に示されている。図４
に示されたBGA型電気部品１０は、図３に示されてい
る。
４に示された実装基板１は、図１に示されている。図４
に示されたBGA型電気部品１０は、図３に示されてい
る。
【００２１】実装基板１の一般ランド３は、BGA型電気
部品１０の一般電極端子１１に対向する。実装基板１の
統合ランド４は、BGA型電気部品１０の統合電極端子１
２に対向する。一つの統合ランド４は、４つの統合電極
端子１２に対向する。
部品１０の一般電極端子１１に対向する。実装基板１の
統合ランド４は、BGA型電気部品１０の統合電極端子１
２に対向する。一つの統合ランド４は、４つの統合電極
端子１２に対向する。
【００２２】図５は、本発明に係るはんだ接続状態を示
す。図は、図４の構成をＡ−Ａ方向に切った端面を示
す。
す。図は、図４の構成をＡ−Ａ方向に切った端面を示
す。
【００２３】実装基板１の一般ランド３は、本体２の表
面に固定されている。結合ランド４は、本体２の表面に
固定されている。結合補強部材５は、結合ランド４と本
体２に固定されている。結合ランド４は、本体２の表面
に直接固定されている。統合ランド４は、本体２に結合
補強部材５を介して固定されている。
面に固定されている。結合ランド４は、本体２の表面に
固定されている。結合補強部材５は、結合ランド４と本
体２に固定されている。結合ランド４は、本体２の表面
に直接固定されている。統合ランド４は、本体２に結合
補強部材５を介して固定されている。
【００２４】BGA型電気部品１０の一般電極端子１２
は、部品本体１１に固定されている。BGA型電気部品１
０の統合電極端子１３は、部品本体１１に固定されてい
る。
は、部品本体１１に固定されている。BGA型電気部品１
０の統合電極端子１３は、部品本体１１に固定されてい
る。
【００２５】一般電極端子１２は、一般ランド３に対向
する。統合電極端子１３は、統合ランド３に対向する。
する。統合電極端子１３は、統合ランド３に対向する。
【００２６】一般電極端子１２は、はんだ２１を介して
一般ランド３に接続する。統合電極端子１３は、はんだ
２２を介して統合ランド４に接続する。１個の統合ラン
ド４には、４個の統合電極端子１３が接続される。はん
だ２２は、統合ランド４の表面の全体に接続する。はん
だ２２は、４個の統合ランド１３の間に充填される。
一般ランド３に接続する。統合電極端子１３は、はんだ
２２を介して統合ランド４に接続する。１個の統合ラン
ド４には、４個の統合電極端子１３が接続される。はん
だ２２は、統合ランド４の表面の全体に接続する。はん
だ２２は、４個の統合ランド１３の間に充填される。
【００２７】統合電極端子１３と統合ランド１３の結合
強度は、４個の一般電極端子１２と４個の一般ランド３
の結合強度よりも高い。統合ランド４と基板本体２の結
合強度は、統合ランド４を直接基板本体２に固定する結
合強度と、統合ランド４を結合補強部材５を介して基板
本体２に固定する固定強度の合計で示される。結合補強
部材５を基板本体２から引き抜くために必要な力は、統
合ランド４を基板本体２から引き剥がすために必要な力
よりも大きい。実装基板１とBGA型電気部品１０の結合
強度は、大幅に向上する。
強度は、４個の一般電極端子１２と４個の一般ランド３
の結合強度よりも高い。統合ランド４と基板本体２の結
合強度は、統合ランド４を直接基板本体２に固定する結
合強度と、統合ランド４を結合補強部材５を介して基板
本体２に固定する固定強度の合計で示される。結合補強
部材５を基板本体２から引き抜くために必要な力は、統
合ランド４を基板本体２から引き剥がすために必要な力
よりも大きい。実装基板１とBGA型電気部品１０の結合
強度は、大幅に向上する。
【００２８】上記実施の形態は、結合補強部材５が基板
本体２及び統合ランド４を貫通する（貫通型ビア）。結
合補強部材５は、その一部が基板本体２及び／又は統合
ランド４に侵入する形状でもかまわない（ブラインド・
ビア）。結合補強部材５は、導体の貫通管でもかまわな
い。その貫通管は、統合ランド４と一体成形されてもか
まわない。結合補強部材５は、導体の凹型部材でもかま
わない。その凹型部材は、統合ランド４と一体成形され
てもかまわない。統合ランド４上のはんだは、前記貫通
管及び前記凹型部材に充填される。
本体２及び統合ランド４を貫通する（貫通型ビア）。結
合補強部材５は、その一部が基板本体２及び／又は統合
ランド４に侵入する形状でもかまわない（ブラインド・
ビア）。結合補強部材５は、導体の貫通管でもかまわな
い。その貫通管は、統合ランド４と一体成形されてもか
まわない。結合補強部材５は、導体の凹型部材でもかま
わない。その凹型部材は、統合ランド４と一体成形され
てもかまわない。統合ランド４上のはんだは、前記貫通
管及び前記凹型部材に充填される。
【００２９】上記実施の形態は、４つの統合ランド４を
実装基板１の４角に設ける。統合ランド４の数および配
置場所は特に限定されない。実装基板１の中心に１つの
統合ランドを設けてもかまわない。
実装基板１の４角に設ける。統合ランド４の数および配
置場所は特に限定されない。実装基板１の中心に１つの
統合ランドを設けてもかまわない。
【００３０】上記実施の形態は、４個の統合電極端子１
３が１個の統合ランド４に接続された。統合ランド４に
接続される統合電極端子１３の数は特に限定されない
が、少なくとも２個が望ましい。その数は、統合電極端
子１３の大きさが一般電極端子１２よりも大きい場合、
１個でもかまわない。
３が１個の統合ランド４に接続された。統合ランド４に
接続される統合電極端子１３の数は特に限定されない
が、少なくとも２個が望ましい。その数は、統合電極端
子１３の大きさが一般電極端子１２よりも大きい場合、
１個でもかまわない。
【００３１】上記実施の形態は、１個の統合ランド４に
５個の結合補強部材５が設けられている。結合補強部材
５の数は特に限定されず、１個でもかまわない。
５個の結合補強部材５が設けられている。結合補強部材
５の数は特に限定されず、１個でもかまわない。
【００３２】上記実施の形態は、統合補強部材５が、統
合ランド４及び基板本体２の材質と異なる。統合補強部
材５は、統合ランド４又は基板本体２の材質と同一でも
かまわない。
合ランド４及び基板本体２の材質と異なる。統合補強部
材５は、統合ランド４又は基板本体２の材質と同一でも
かまわない。
【００３３】結合補強部材５は、基板本体２と統合ラン
ド４が接触する本体側接触面とランド側接触面に設けら
れたエンボス構造でもかまわない。このエンボス構造
は、本体側接触面とランド側接触面が整合するように形
成される。
ド４が接触する本体側接触面とランド側接触面に設けら
れたエンボス構造でもかまわない。このエンボス構造
は、本体側接触面とランド側接触面が整合するように形
成される。
【００３４】
【発明の効果】本願発明は、接着剤を用いることなく、
熱サイクルストレスによるクラック及び外部応力による
破壊を防止することができる。本願発明は、BGA型電気
部品が、ランドと共に実装基板から剥がれる事態を回避
することができる。
熱サイクルストレスによるクラック及び外部応力による
破壊を防止することができる。本願発明は、BGA型電気
部品が、ランドと共に実装基板から剥がれる事態を回避
することができる。
【図１】図は、本発明による実装基板の表面を示す。
【図２】図は、本発明による実装基板の統合ランドを示
す。
す。
【図３】図は、BGA型電気部品の裏面を示す。
【図４】図は、本発明による実装基板の実装状態を示
す。
す。
【図５】図は、本発明による実装基板の接続状態を示
す。
す。
１：実装基板 ２：基板本体 ３：一般ランド ４：統合ランド ５：結合補強部材 １０：BGA型電気部品 １１：部品本体 １２：一般電極端子 １３：統合電極端子： ２１，２２：はんだ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H05K 3/34 H05K 1/18
Claims (18)
- 【請求項１】 裏面電極型電気部品が実装される基板本
体と、 前記裏面電極型電気部品の一般電極端子が結合される一
般ランドと、 前記裏面型電気部品の複数の統合電極端子が結合される
平坦な統合ランドと、 前記統合ランドと前記基板本体に結合された少なくとも
１つの結合補強部材とを具備する実装基板。 - 【請求項２】 裏面電極型電気部品が実装される基板本
体と、 前記裏面電極型電気部品の一般電極端子が結合される一
般ランドと、 前記裏面型電気部品の複数の統合電極端子が結合される
統合ランドと、 前記統合ランドと前記基板本体に結合された結合補強部
材とを具備し、 前記結合補強部材は、前記統合ランドの、前記複数の統
合電極端子に対応しない部位に設けられている実装基
板。 - 【請求項３】 前記結合補強部材は、前記統合ランドを
貫通し、且つ、前記基板本体に侵入している請求項１又
は２に記載の実装基板。 - 【請求項４】 前記結合補強部材は、前記統合ランドと
前記基板本体を貫通している請求項１乃至３のいずれか
一項に記載の実装基板。 - 【請求項５】 前記結合補強部材は、管状である請求項
１乃至４のいずれか一項に記載の実装基板。 - 【請求項６】 前記結合補強部材は、棒状である請求項
１乃至４のいずれか一項に記載の実装基板。 - 【請求項７】 前記統合ランドは、前記裏面電極型電気
部品のコーナーに対応して設けられている請求項１乃至
６のいずれか一項に記載の実装基板。 - 【請求項８】 前記結合補強部材は導体である請求項１
乃至７のいずれか一項に記載の実装基板。 - 【請求項９】 前記結合補強部材と前記統合ランドは一
体として形成されている請求項８に記載の実装基板。 - 【請求項１０】 前記結合補強部材は樹脂である請求項
１乃至７のいずれか一項に記載の実装基板。 - 【請求項１１】 前記統合ランドは、前記一般ランドの
表面積よりも広い表面積を備える請求項１乃至１０の何
れか一項に記載の実装基板。 - 【請求項１２】 前記統合ランドが、接地電位が印加さ
れた接地ランドである請求項１乃至１１の何れか一項に
記載の実装基板。 - 【請求項１３】 前記統合ランドが、電源電位が印加さ
れた電源ランドである請求項１乃至１１の何れか一項に
記載の実装基板。 - 【請求項１４】 前記統合ランドが、所定の信号を伝送
する信号ランドである請求項１乃至１１の何れか一項に
記載の実装基板。 - 【請求項１５】 裏面電極型電気部品の一般電極端子
を、接続媒体を介して一般ランドに接続し、 前記裏面電極型電気部品の複数の統合電極端子を、前記
接続媒体を介して、前記基板本体と結合補強部材に結合
された平坦な統合ランドに接続する電気部品の実装方
法。 - 【請求項１６】 前記結合媒体が、はんだである請求項
１５に記載の電気部品の実装方法。 - 【請求項１７】 前記結合補強部材が前記統合ランド及
び前記基板本体を貫通する貫通管を備え、 前記接続媒体を前記貫通管に流し込む請求項１５又は１
６に記載の電気部品の実装方法。 - 【請求項１８】 前記結合補強部材が、前記統合ランド
を貫通し、且つ前記基板本体に侵入する凹型部材を備
え、 前記接続媒体を前記凹型部材に流し込む請求項１５又は
１６に記載の電気部品の実装方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24129499A JP3343730B2 (ja) | 1999-08-27 | 1999-08-27 | 実装基板及び電気部品の実装方法 |
| US09/635,478 US6346679B1 (en) | 1999-08-27 | 2000-08-08 | Substrate on which ball grid array type electrical part is mounted and method for mounting ball grid array type electrical part on substrate |
| AU53424/00A AU762555B2 (en) | 1999-08-27 | 2000-08-15 | Substrate on which ball grid array type electrical part is mounted and method for mounting ball grid array type electrical part on substrate |
| CNB001234641A CN1153284C (zh) | 1999-08-27 | 2000-08-17 | 安装有球栅阵列型电路部分的基片以及其安装方法 |
| GB0020706A GB2358735B (en) | 1999-08-27 | 2000-08-22 | Substrate for mounting a ball grid array type electrical part and method for mounting ball grid array type electrical part on substrate |
| US09/855,620 US20010023782A1 (en) | 1999-08-27 | 2001-05-16 | Substrate on which ball grid array type electrical part is mounted and method for mounting ball grid array type electrical part on substrate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24129499A JP3343730B2 (ja) | 1999-08-27 | 1999-08-27 | 実装基板及び電気部品の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001068589A JP2001068589A (ja) | 2001-03-16 |
| JP3343730B2 true JP3343730B2 (ja) | 2002-11-11 |
Family
ID=17072143
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24129499A Expired - Fee Related JP3343730B2 (ja) | 1999-08-27 | 1999-08-27 | 実装基板及び電気部品の実装方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (2) | US6346679B1 (ja) |
| JP (1) | JP3343730B2 (ja) |
| CN (1) | CN1153284C (ja) |
| AU (1) | AU762555B2 (ja) |
| GB (1) | GB2358735B (ja) |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4311774B2 (ja) * | 1998-03-11 | 2009-08-12 | 富士通株式会社 | 電子部品パッケージおよびプリント配線板 |
| US6927491B1 (en) * | 1998-12-04 | 2005-08-09 | Nec Corporation | Back electrode type electronic part and electronic assembly with the same mounted on printed circuit board |
| US6509530B2 (en) * | 2001-06-22 | 2003-01-21 | Intel Corporation | Via intersect pad for electronic components and methods of manufacture |
| US6730860B2 (en) * | 2001-09-13 | 2004-05-04 | Intel Corporation | Electronic assembly and a method of constructing an electronic assembly |
| US6566611B2 (en) | 2001-09-26 | 2003-05-20 | Intel Corporation | Anti-tombstoning structures and methods of manufacture |
| US6803527B2 (en) * | 2002-03-26 | 2004-10-12 | Intel Corporation | Circuit board with via through surface mount device contact |
| JP3978369B2 (ja) * | 2002-05-20 | 2007-09-19 | アルプス電気株式会社 | 高周波モジュールの取付構造 |
| US6787920B2 (en) * | 2002-06-25 | 2004-09-07 | Intel Corporation | Electronic circuit board manufacturing process and associated apparatus |
| US6762495B1 (en) * | 2003-01-30 | 2004-07-13 | Qualcomm Incorporated | Area array package with non-electrically connected solder balls |
| JP4170137B2 (ja) * | 2003-04-24 | 2008-10-22 | 新光電気工業株式会社 | 配線基板及び電子部品実装構造 |
| US6933596B2 (en) * | 2003-07-01 | 2005-08-23 | Northrop Grumman Corporation | Ultra wideband BGA |
| WO2005013359A1 (ja) * | 2003-07-31 | 2005-02-10 | Matsushita Electric Industrial Co., Ltd. | 半導体装置 |
| TWI233682B (en) * | 2003-08-22 | 2005-06-01 | Advanced Semiconductor Eng | Flip-chip package, semiconductor chip with bumps, and method for manufacturing semiconductor chip with bumps |
| JP3730644B2 (ja) * | 2003-09-11 | 2006-01-05 | ローム株式会社 | 半導体装置 |
| JP2005183849A (ja) * | 2003-12-24 | 2005-07-07 | Seiko Epson Corp | 半導体装置及びその製造方法、並びに電子機器 |
| US6994570B2 (en) * | 2004-01-28 | 2006-02-07 | International Business Machines Corporation | High performance interposer for a chip package using deformable button contacts |
| EP1631133A1 (en) * | 2004-08-31 | 2006-03-01 | Synergy Microwave Corporation | Visually inspectable surface mount device pad |
| US7064279B2 (en) * | 2004-09-23 | 2006-06-20 | Motorola, Inc. | Circuit board having an overlapping via |
| JP2006344824A (ja) * | 2005-06-09 | 2006-12-21 | Nec Electronics Corp | 半導体装置および半導体装置の製造方法 |
| US7456498B2 (en) * | 2006-08-18 | 2008-11-25 | Lsi Logic Corporation | Integrated circuit package and system interface |
| JP5350604B2 (ja) * | 2007-05-16 | 2013-11-27 | スパンション エルエルシー | 半導体装置及びその製造方法 |
| JP2009135150A (ja) * | 2007-11-28 | 2009-06-18 | Toshiba Corp | プリント回路板、プリント回路板の製造方法および電子機器 |
| KR20120032293A (ko) * | 2010-09-28 | 2012-04-05 | 삼성전자주식회사 | 반도체 패키지 |
| JP2012216642A (ja) * | 2011-03-31 | 2012-11-08 | Toshiba Corp | 電子機器および基板アセンブリ |
| JPWO2013035655A1 (ja) * | 2011-09-09 | 2015-03-23 | 株式会社村田製作所 | モジュール基板 |
| US9343397B2 (en) | 2014-02-27 | 2016-05-17 | Infineon Technologies Ag | Method of connecting a semiconductor package to a board |
| JP6544981B2 (ja) * | 2015-04-20 | 2019-07-17 | ローム株式会社 | プリント配線基板 |
| CN105789175A (zh) * | 2016-04-20 | 2016-07-20 | 广东工业大学 | 用于射频电器的fpbga封装基板 |
| EP3340293A1 (de) * | 2016-12-20 | 2018-06-27 | Siemens Aktiengesellschaft | Halbleitermodul mit stützstruktur auf der unterseite |
| US10510722B2 (en) * | 2017-06-20 | 2019-12-17 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device and method for manufacturing the same |
| CN212064501U (zh) * | 2020-03-13 | 2020-12-01 | 华为技术有限公司 | 电路板结构和电子设备 |
| JP2022011066A (ja) * | 2020-06-29 | 2022-01-17 | 日本電気株式会社 | 量子デバイス |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3371734D1 (en) | 1983-02-23 | 1987-06-25 | Ibm Deutschland | Process for the production of metallic layers adhering to plastic supports |
| US4867839A (en) | 1987-09-04 | 1989-09-19 | Shinko Electric Industries Co., Ltd. | Process for forming a circuit substrate |
| US5011066A (en) * | 1990-07-27 | 1991-04-30 | Motorola, Inc. | Enhanced collapse solder interconnection |
| DE69303684T2 (de) | 1992-09-29 | 1996-11-28 | Matsushita Electric Ind Co Ltd | Verfahren zur Herstellung einer mehrschichtigen Leiterplatte |
| US5489750A (en) * | 1993-03-11 | 1996-02-06 | Matsushita Electric Industrial Co., Ltd. | Method of mounting an electronic part with bumps on a circuit board |
| JPH07147481A (ja) | 1993-11-25 | 1995-06-06 | Hitachi Ltd | 電子部品の実装方法 |
| JP2916086B2 (ja) | 1994-10-28 | 1999-07-05 | 株式会社日立製作所 | 電子部品の実装方法 |
| JPH0945805A (ja) | 1995-07-31 | 1997-02-14 | Fujitsu Ltd | 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法 |
| US6142609A (en) * | 1995-08-01 | 2000-11-07 | Brother Kogyo Kabushiki Kaisha | End portion structure for connecting leads of flexible printed circuit board |
| JPH1070153A (ja) * | 1996-08-26 | 1998-03-10 | Hitachi Ltd | 電子部品の接続方法 |
| JPH10163371A (ja) | 1996-11-26 | 1998-06-19 | Fuchigami Micro:Kk | Ｉｃパッケージ用配線基板およびその製造方法 |
| JPH1174407A (ja) * | 1997-08-29 | 1999-03-16 | Mitsubishi Electric Corp | 半導体装置 |
| JPH1174637A (ja) | 1997-08-29 | 1999-03-16 | Canon Inc | 電子回路基板 |
| KR100352865B1 (ko) * | 1998-04-07 | 2002-09-16 | 신꼬오덴기 고교 가부시키가이샤 | 반도체 장치 및 그 제조방법 |
| US6927491B1 (en) | 1998-12-04 | 2005-08-09 | Nec Corporation | Back electrode type electronic part and electronic assembly with the same mounted on printed circuit board |
| US6222277B1 (en) * | 1999-06-23 | 2001-04-24 | Emc Corporation | Non-collapsing interconnection for semiconductor devices |
-
1999
- 1999-08-27 JP JP24129499A patent/JP3343730B2/ja not_active Expired - Fee Related
-
2000
- 2000-08-08 US US09/635,478 patent/US6346679B1/en not_active Expired - Fee Related
- 2000-08-15 AU AU53424/00A patent/AU762555B2/en not_active Ceased
- 2000-08-17 CN CNB001234641A patent/CN1153284C/zh not_active Expired - Fee Related
- 2000-08-22 GB GB0020706A patent/GB2358735B/en not_active Expired - Fee Related
-
2001
- 2001-05-16 US US09/855,620 patent/US20010023782A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| CN1286496A (zh) | 2001-03-07 |
| JP2001068589A (ja) | 2001-03-16 |
| AU762555B2 (en) | 2003-06-26 |
| AU5342400A (en) | 2001-03-01 |
| GB0020706D0 (en) | 2000-10-11 |
| CN1153284C (zh) | 2004-06-09 |
| US6346679B1 (en) | 2002-02-12 |
| GB2358735B (en) | 2001-12-12 |
| US20010023782A1 (en) | 2001-09-27 |
| GB2358735A (en) | 2001-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3343730B2 (ja) | 実装基板及び電気部品の実装方法 | |
| US6888240B2 (en) | High performance, low cost microelectronic circuit package with interposer | |
| US5027191A (en) | Cavity-down chip carrier with pad grid array | |
| JPH0513967A (ja) | 半導体記憶制御装置及びその高密度実装方法 | |
| JP2799472B2 (ja) | 電子部品搭載用基板 | |
| JPS616846A (ja) | コンデンサ付プラグインパツケ−ジ | |
| US20030155641A1 (en) | Enhanced chip scale package for wire bond dies | |
| JP2000216550A (ja) | 積層プリント配線基板 | |
| JP2002150848A (ja) | シールドフラットケーブル及びその接続方法 | |
| JPH0338737B2 (ja) | ||
| JP2001053409A (ja) | チップ実装モジュール | |
| JP2000340732A (ja) | 半導体装置用リードフレーム及びこれを用いた半導体装置 | |
| JPH0555719A (ja) | 回路基板装置 | |
| JP2534754B2 (ja) | プリント基板の接続装置 | |
| JP3527589B2 (ja) | 半導体装置用パッケージ及びその製造方法 | |
| JP3227562B2 (ja) | 半田ボールコネクタ | |
| JPS63272059A (ja) | 半導体装置および半導体装置を基板に実装した装置 | |
| JP2573207B2 (ja) | 表面実装部品用パツケ−ジ | |
| JPS62208691A (ja) | 両面実装型混成集積回路 | |
| JP2601076B2 (ja) | 複合リードフレーム | |
| JPH11260959A (ja) | 半導体パッケージ | |
| KR19980021479A (ko) | 에프피씨(fpc) 구조 | |
| JPH0430565A (ja) | 高出力用混成集積回路装置 | |
| JPH07202071A (ja) | 電子デバイス用配電方法および装置 | |
| JPH0250464A (ja) | 格子配列形半導体素子パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020731 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070830 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080830 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080830 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090830 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090830 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100830 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |