JP2001068589A - 実装基板及び電気部品の実装方法 - Google Patents
実装基板及び電気部品の実装方法Info
- Publication number
- JP2001068589A JP2001068589A JP24129499A JP24129499A JP2001068589A JP 2001068589 A JP2001068589 A JP 2001068589A JP 24129499 A JP24129499 A JP 24129499A JP 24129499 A JP24129499 A JP 24129499A JP 2001068589 A JP2001068589 A JP 2001068589A
- Authority
- JP
- Japan
- Prior art keywords
- land
- integrated
- reinforcing member
- mounting
- electric component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
- H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
- H01L2224/1405—Shape
- H01L2224/14051—Bump connectors having different shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16104—Disposition relative to the bonding area, e.g. bond pad
- H01L2224/16106—Disposition relative to the bonding area, e.g. bond pad the bump connector connecting one bonding area to at least two respective bonding areas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01068—Erbium [Er]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
装基板と、BGA電気部品を実装基板に実装する電気部品
の実装方法に関する。 【解決手段】裏面電極型電気部品が実装される基板本体
(2)と、裏面電極型電気部品の一般電極端子が結合さ
れる一般ランド(3)と、電気部品の複数の統合電極端
子が結合される統合ランド(4)と、統合ランド(4)
と基板本体(2)に結合された結合補強部材(5)とか
らなる。結合補強部材(5)は、統合ランド(4)と基
板本体(2)の結合強度を補強する。
Description
品が実装される実装基板と、BGA電気部品を実装基板に
実装する電気部品の実装方法に関する。
子部品は、その裏面に複数の電極端子が設けられる。BG
A電子部品が実装される実装基板は、その表面に複数の
ランドが設けられる。電極端子の配列とランドの配列は
整合する。電極端子は、はんだによりランドに接続す
る。その接続により、BGA電子部品が実装基板に固定さ
れている。
は、特開平第7-147481号、特開平第8-125325号、特開平
第9-45805号、特開平第10-163371号及び特開平第11-746
37号に開示されている。これら文献には、一つの電極端
子に一つのランドを接続する技術が開示されている。
レスによるクラックを防止する対策が必要である。BGA
型電気部品の実装は、外部応力による破壊を防止する対
策が必要である。これら対策は、硬化剤や樹脂接着剤
(以下単に、接着剤と称す。)を用いて実行する。接着
剤をBGA型電気部品と実装基板間に充填すると、BGA型電
気部品と実装基板の結合強度が向上する。
上げると、BGA型電気部品と周辺部品の間隙が狭くな
る。その間隔が狭いと、BGA型電気部品用の接着剤が周
辺部品に触れる。その接着剤は、周辺部品の放熱を妨げ
る。その接着剤は、BGA型電気部品及び周辺部品を実装
基板に半永久的に固定する。BGA型電気部品及び周辺部
品は、容易に実装基板から外れない。BGA型電気部品及
び周辺部品に障害が発生した場合、BGA型電気部品及び
周辺部品を交換できない。
が向上する発明を既に特許出願した(特願平10−346025
号)。この出願には、裏面電極(BGA)型電気部品の一
般電極端子が結合される一般ランドと、前記電気部品の
複数の統合電極端子が結合される統合ランドとからなる
実装基板(プリント配線板)が開示されている。BGA型
電気部品と電極端子の結合強度は、実装基板とランドの
結合強度よりも高い。実装基板とBGA型電気部品の結合
強度は、実装基板とランドの結合強度に依存する。その
結合強度は、通常の使用環境では問題の無い値である。
実装基板からBGA型電気部品を引き剥がす強力な力が発
生した場合、BGA型電気部品がランドと共に実装基板か
ら剥がれる。
に実装基板から剥がれる事態が発生しない電気部品の実
装方法を提供する。
の手段が、下記のように表現される。その表現中に現れ
る技術的事項には、括弧()付きで、番号が添記されて
いる。その番号は、本発明の実施の複数の形態又は複数
の実施例のうちの少なくとも1つの実施の形態又は複数
の実施例を構成する技術的事項、特に、その実施の形態
又は実施例に対応する図面に表現されている技術的事項
に付せられている参照番号に一致している。このような
参照番号は、請求項記載の技術的事項と実施の形態又は
実施例の技術的事項との対応・橋渡しを明確にしてい
る。このような対応・橋渡しは、請求項記載の技術的事
項が実施の形態又は実施例の技術的事項に限定されて解
釈されることを意味しない。
部品(10)が実装される基板本体(11)と、裏面電
極型電気部品(10)の一般電極端子(12)が結合さ
れる一般ランド(13)と、裏面電極型電気部品(1
0)の複数の統合電極端子(13)が結合される統合ラ
ンド(4)と、統合ランド(4)と基板本体(2)に結
合された結合補強部材(5)を備える。
電極型電気部品(10)の一般電極端子(12)を、接
続媒体(21)を介して一般ランドに接続し、裏面電極
型電気部品(10)の複数の統合電極端子(13)を、
接続媒体(22)を介して、基板本体(2)と結合補強
部材(5)に結合された統合ランド(4)に接続する。
を示す。図に示さた実装基板1は、本体2を備える。実
装基板1は、33個の一般ランド3を備える。実装基板
1は、4個の統合ランド4を備える。統合ランド4のそ
れぞれは、5個の結合補強部材5を備える。
た絶縁板である。一般ランド3は、本体2の表面に固定
されている。一般ランド3は、本体2の表面に設けられ
た信号線(図示されず)に結合されている。結合ランド
4は、本体2の表面に固定されている。統合ランド4
は、本体2の表面に設けられた接地線(図示されず)に
結合されている。結合補強部材5は、結合ランド4と本
体2に固定されている。結合補強部材5は、統合ランド
4の外縁に沿って配置されている。結合ランド4は、本
体2の表面に直接固定されている。統合ランド4は、本
体2に結合補強部材5を介して固定されている。
4は、導体である。結合補強部材5は、樹脂である。
図に示された統合ランド4の表面には、結合補強部材5
が露出する。結合補強部材5は、統合ランド4の端に設
けられる。BGA型電気部品の統合電極端子は、結合補強
部材5に対向しない。統合ランド4の表面は、4個の統
合電極端子が対向する面積を持つ。統合ランド4の表面
は、一般ランド3の4倍以上の表面積を持つ。
示す。図に示された裏面電極(BGA)型電気部品10
は、部品本体11を備える。33個の一般電極端子12
を備える。BGA型電気部品10は、16個の統合電極端
子13を備える。
に固定されている。統合電極端子13は、部品本体11
の裏面に固定されている。
部品10の内部回路(図示されず)に接続する。統合電
極端子12はそれぞれ、BGA型電気部品10の内部回路
(図示されず)に接続する。
1)の配列に整合する配列を備える。統合電極端子12
は、統合ランド4(図1)の配列に整合する配列を備え
る。
る。一般電極端子11は、電源電圧の印加に使用する。
統合電極端子12は、接地電位の印加に使用する。
4に示された実装基板1は、図1に示されている。図4
に示されたBGA型電気部品10は、図3に示されてい
る。
部品10の一般電極端子11に対向する。実装基板1の
統合ランド4は、BGA型電気部品10の統合電極端子1
2に対向する。一つの統合ランド4は、4つの統合電極
端子12に対向する。
す。図は、図4の構成をA−A方向に切った端面を示
す。
面に固定されている。結合ランド4は、本体2の表面に
固定されている。結合補強部材5は、結合ランド4と本
体2に固定されている。結合ランド4は、本体2の表面
に直接固定されている。統合ランド4は、本体2に結合
補強部材5を介して固定されている。
は、部品本体11に固定されている。BGA型電気部品1
0の統合電極端子13は、部品本体11に固定されてい
る。
する。統合電極端子13は、統合ランド3に対向する。
一般ランド3に接続する。統合電極端子13は、はんだ
22を介して統合ランド4に接続する。1個の統合ラン
ド4には、4個の統合電極端子13が接続される。はん
だ22は、統合ランド4の表面の全体に接続する。はん
だ22は、4個の統合ランド13の間に充填される。
強度は、4個の一般電極端子12と4個の一般ランド3
の結合強度よりも高い。統合ランド4と基板本体2の結
合強度は、統合ランド4を直接基板本体2に固定する結
合強度と、統合ランド4を結合補強部材5を介して基板
本体2に固定する固定強度の合計で示される。結合補強
部材5を基板本体2から引き抜くために必要な力は、統
合ランド4を基板本体2から引き剥がすために必要な力
よりも大きい。実装基板1とBGA型電気部品10の結合
強度は、大幅に向上する。
本体2及び統合ランド4を貫通する(貫通型ビア)。結
合補強部材5は、その一部が基板本体2及び/又は統合
ランド4に侵入する形状でもかまわない(ブラインド・
ビア)。結合補強部材5は、導体の貫通管でもかまわな
い。その貫通管は、統合ランド4と一体成形されてもか
まわない。結合補強部材5は、導体の凹型部材でもかま
わない。その凹型部材は、統合ランド4と一体成形され
てもかまわない。統合ランド4上のはんだは、前記貫通
管及び前記凹型部材に充填される。
実装基板1の4角に設ける。統合ランド4の数および配
置場所は特に限定されない。実装基板1の中心に1つの
統合ランドを設けてもかまわない。
3が1個の統合ランド4に接続された。統合ランド4に
接続される統合電極端子13の数は特に限定されない
が、少なくとも2個が望ましい。その数は、統合電極端
子13の大きさが一般電極端子12よりも大きい場合、
1個でもかまわない。
5個の結合補強部材5が設けられている。結合補強部材
5の数は特に限定されず、1個でもかまわない。
合ランド4及び基板本体2の材質と異なる。統合補強部
材5は、統合ランド4又は基板本体2の材質と同一でも
かまわない。
ド4が接触する本体側接触面とランド側接触面に設けら
れたエンボス構造でもかまわない。このエンボス構造
は、本体側接触面とランド側接触面が整合するように形
成される。
熱サイクルストレスによるクラック及び外部応力による
破壊を防止することができる。本願発明は、BGA型電気
部品が、ランドと共に実装基板から剥がれる事態を回避
することができる。
す。
す。
す。
Claims (13)
- 【請求項1】裏面電極型電気部品が実装される基板本体
と、 前記裏面電極型電気部品の一般電極端子が結合される一
般ランドと、 前記裏面型電気部品の複数の統合電極端子が結合される
統合ランドと、 前記統合ランドと前記基板本体に結合された結合補強部
材とからなる実装基板。 - 【請求項2】前記結合補強部材は、前記統合ランドと前
記基板本体を貫通する貫通部材からなる請求項1に記載
の実装基板。 - 【請求項3】前記結合補強部材は、前記基板本体及び/
又は前記基板本体に侵入する凸型部材からなる請求項1
に記載の実装基板。 - 【請求項4】前記統合ランドは、前記一般ランドの表面
積よりも広い表面積を備える請求項1乃至3の何れか一
項に記載の実装装置。 - 【請求項5】前記統合ランドが、接地電位が印加された
接地ランドである請求項1乃至4の何れか一項に記載の
プリント基板。 - 【請求項6】前記統合ランドが、電源電位が印加された
電源ランドである請求項1乃至4の何れか一項に記載の
プリント基板。 - 【請求項7】前記統合ランドが、所定の信号を伝送する
信号ランドである請求項1乃至4の何れか一項に記載の
プリント基板。 - 【請求項8】前記結合補強部材は、前記統合ランドと前
記基板本体を貫通する貫通管からなる請求項1に記載の
実装基板。 - 【請求項9】前記結合補強部材は、前記統合ランドを貫
通し、且つ、前記基板本体に侵入する凹部からなる請求
項1に記載の実装基板。 - 【請求項10】 裏面電極型電気部品の一般電極端子
を、接続媒体を介して一般ランドに接続し、 前記裏面電極型電気部品の複数の統合電極端子を、前記
接続媒体を介して、前記基板本体と結合補強部材に結合
された統合ランドに接続する電気部品の実装方法。 - 【請求項11】前記結合媒体が、はんだである請求項1
0に記載の電気部品の実装方法。 - 【請求項12】前記結合補強部材が前記統合ランド及び
前記基板本体を貫通する貫通管を備え、 前記接続媒体を前記貫通管に流し込む請求項11又は1
2に記載の電気部品の実装方法。 - 【請求項13】前記結合補強部材が、前記統合ランドを
貫通し、且つ前記基板本体に侵入する凹型部材を備え、 前記接続媒体を前記凹型部材に流し込む請求項11又は
12に記載の電気部品の実装方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24129499A JP3343730B2 (ja) | 1999-08-27 | 1999-08-27 | 実装基板及び電気部品の実装方法 |
US09/635,478 US6346679B1 (en) | 1999-08-27 | 2000-08-08 | Substrate on which ball grid array type electrical part is mounted and method for mounting ball grid array type electrical part on substrate |
AU53424/00A AU762555B2 (en) | 1999-08-27 | 2000-08-15 | Substrate on which ball grid array type electrical part is mounted and method for mounting ball grid array type electrical part on substrate |
CNB001234641A CN1153284C (zh) | 1999-08-27 | 2000-08-17 | 安装有球栅阵列型电路部分的基片以及其安装方法 |
GB0020706A GB2358735B (en) | 1999-08-27 | 2000-08-22 | Substrate for mounting a ball grid array type electrical part and method for mounting ball grid array type electrical part on substrate |
US09/855,620 US20010023782A1 (en) | 1999-08-27 | 2001-05-16 | Substrate on which ball grid array type electrical part is mounted and method for mounting ball grid array type electrical part on substrate |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24129499A JP3343730B2 (ja) | 1999-08-27 | 1999-08-27 | 実装基板及び電気部品の実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001068589A true JP2001068589A (ja) | 2001-03-16 |
JP3343730B2 JP3343730B2 (ja) | 2002-11-11 |
Family
ID=17072143
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24129499A Expired - Fee Related JP3343730B2 (ja) | 1999-08-27 | 1999-08-27 | 実装基板及び電気部品の実装方法 |
Country Status (5)
Country | Link |
---|---|
US (2) | US6346679B1 (ja) |
JP (1) | JP3343730B2 (ja) |
CN (1) | CN1153284C (ja) |
AU (1) | AU762555B2 (ja) |
GB (1) | GB2358735B (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012216642A (ja) * | 2011-03-31 | 2012-11-08 | Toshiba Corp | 電子機器および基板アセンブリ |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4311774B2 (ja) * | 1998-03-11 | 2009-08-12 | 富士通株式会社 | 電子部品パッケージおよびプリント配線板 |
US6927491B1 (en) * | 1998-12-04 | 2005-08-09 | Nec Corporation | Back electrode type electronic part and electronic assembly with the same mounted on printed circuit board |
US6509530B2 (en) * | 2001-06-22 | 2003-01-21 | Intel Corporation | Via intersect pad for electronic components and methods of manufacture |
US6730860B2 (en) * | 2001-09-13 | 2004-05-04 | Intel Corporation | Electronic assembly and a method of constructing an electronic assembly |
US6566611B2 (en) | 2001-09-26 | 2003-05-20 | Intel Corporation | Anti-tombstoning structures and methods of manufacture |
US6803527B2 (en) * | 2002-03-26 | 2004-10-12 | Intel Corporation | Circuit board with via through surface mount device contact |
JP3978369B2 (ja) * | 2002-05-20 | 2007-09-19 | アルプス電気株式会社 | 高周波モジュールの取付構造 |
US6787920B2 (en) * | 2002-06-25 | 2004-09-07 | Intel Corporation | Electronic circuit board manufacturing process and associated apparatus |
US6762495B1 (en) * | 2003-01-30 | 2004-07-13 | Qualcomm Incorporated | Area array package with non-electrically connected solder balls |
JP4170137B2 (ja) * | 2003-04-24 | 2008-10-22 | 新光電気工業株式会社 | 配線基板及び電子部品実装構造 |
US6933596B2 (en) * | 2003-07-01 | 2005-08-23 | Northrop Grumman Corporation | Ultra wideband BGA |
WO2005013359A1 (ja) * | 2003-07-31 | 2005-02-10 | Matsushita Electric Industrial Co., Ltd. | 半導体装置 |
TWI233682B (en) * | 2003-08-22 | 2005-06-01 | Advanced Semiconductor Eng | Flip-chip package, semiconductor chip with bumps, and method for manufacturing semiconductor chip with bumps |
JP3730644B2 (ja) * | 2003-09-11 | 2006-01-05 | ローム株式会社 | 半導体装置 |
JP2005183849A (ja) * | 2003-12-24 | 2005-07-07 | Seiko Epson Corp | 半導体装置及びその製造方法、並びに電子機器 |
US6994570B2 (en) * | 2004-01-28 | 2006-02-07 | International Business Machines Corporation | High performance interposer for a chip package using deformable button contacts |
EP1631133A1 (en) * | 2004-08-31 | 2006-03-01 | Synergy Microwave Corporation | Visually inspectable surface mount device pad |
US7064279B2 (en) * | 2004-09-23 | 2006-06-20 | Motorola, Inc. | Circuit board having an overlapping via |
JP2006344824A (ja) * | 2005-06-09 | 2006-12-21 | Nec Electronics Corp | 半導体装置および半導体装置の製造方法 |
US7456498B2 (en) * | 2006-08-18 | 2008-11-25 | Lsi Logic Corporation | Integrated circuit package and system interface |
JP5350604B2 (ja) * | 2007-05-16 | 2013-11-27 | スパンション エルエルシー | 半導体装置及びその製造方法 |
JP2009135150A (ja) * | 2007-11-28 | 2009-06-18 | Toshiba Corp | プリント回路板、プリント回路板の製造方法および電子機器 |
KR20120032293A (ko) * | 2010-09-28 | 2012-04-05 | 삼성전자주식회사 | 반도체 패키지 |
WO2013035655A1 (ja) * | 2011-09-09 | 2013-03-14 | 株式会社村田製作所 | モジュール基板 |
US9343397B2 (en) | 2014-02-27 | 2016-05-17 | Infineon Technologies Ag | Method of connecting a semiconductor package to a board |
JP6544981B2 (ja) * | 2015-04-20 | 2019-07-17 | ローム株式会社 | プリント配線基板 |
CN105789175A (zh) * | 2016-04-20 | 2016-07-20 | 广东工业大学 | 用于射频电器的fpbga封装基板 |
EP3340293A1 (de) * | 2016-12-20 | 2018-06-27 | Siemens Aktiengesellschaft | Halbleitermodul mit stützstruktur auf der unterseite |
US10510722B2 (en) * | 2017-06-20 | 2019-12-17 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor device and method for manufacturing the same |
CN212064501U (zh) * | 2020-03-13 | 2020-12-01 | 华为技术有限公司 | 电路板结构和电子设备 |
JP2022011066A (ja) * | 2020-06-29 | 2022-01-17 | 日本電気株式会社 | 量子デバイス |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0117258B1 (de) | 1983-02-23 | 1987-05-20 | Ibm Deutschland Gmbh | Verfahren zur Herstellung von haftfesten Metallschichten auf Kunststoffsubstraten |
US4867839A (en) | 1987-09-04 | 1989-09-19 | Shinko Electric Industries Co., Ltd. | Process for forming a circuit substrate |
US5011066A (en) * | 1990-07-27 | 1991-04-30 | Motorola, Inc. | Enhanced collapse solder interconnection |
EP0590635B1 (en) | 1992-09-29 | 1996-07-17 | Matsushita Electric Industrial Co., Ltd. | A method for producing a multi-layered printed wiring board |
US5489750A (en) * | 1993-03-11 | 1996-02-06 | Matsushita Electric Industrial Co., Ltd. | Method of mounting an electronic part with bumps on a circuit board |
JPH07147481A (ja) | 1993-11-25 | 1995-06-06 | Hitachi Ltd | 電子部品の実装方法 |
JP2916086B2 (ja) | 1994-10-28 | 1999-07-05 | 株式会社日立製作所 | 電子部品の実装方法 |
JPH0945805A (ja) | 1995-07-31 | 1997-02-14 | Fujitsu Ltd | 配線基板、半導体装置及び半導体装置を配線基板から取り外す方法並びに半導体装置の製造方法 |
US6142609A (en) * | 1995-08-01 | 2000-11-07 | Brother Kogyo Kabushiki Kaisha | End portion structure for connecting leads of flexible printed circuit board |
JPH1070153A (ja) * | 1996-08-26 | 1998-03-10 | Hitachi Ltd | 電子部品の接続方法 |
JPH10163371A (ja) | 1996-11-26 | 1998-06-19 | Fuchigami Micro:Kk | Icパッケージ用配線基板およびその製造方法 |
JPH1174637A (ja) | 1997-08-29 | 1999-03-16 | Canon Inc | 電子回路基板 |
JPH1174407A (ja) * | 1997-08-29 | 1999-03-16 | Mitsubishi Electric Corp | 半導体装置 |
KR100352865B1 (ko) * | 1998-04-07 | 2002-09-16 | 신꼬오덴기 고교 가부시키가이샤 | 반도체 장치 및 그 제조방법 |
US6927491B1 (en) | 1998-12-04 | 2005-08-09 | Nec Corporation | Back electrode type electronic part and electronic assembly with the same mounted on printed circuit board |
US6222277B1 (en) * | 1999-06-23 | 2001-04-24 | Emc Corporation | Non-collapsing interconnection for semiconductor devices |
-
1999
- 1999-08-27 JP JP24129499A patent/JP3343730B2/ja not_active Expired - Fee Related
-
2000
- 2000-08-08 US US09/635,478 patent/US6346679B1/en not_active Expired - Fee Related
- 2000-08-15 AU AU53424/00A patent/AU762555B2/en not_active Ceased
- 2000-08-17 CN CNB001234641A patent/CN1153284C/zh not_active Expired - Fee Related
- 2000-08-22 GB GB0020706A patent/GB2358735B/en not_active Expired - Fee Related
-
2001
- 2001-05-16 US US09/855,620 patent/US20010023782A1/en not_active Abandoned
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012216642A (ja) * | 2011-03-31 | 2012-11-08 | Toshiba Corp | 電子機器および基板アセンブリ |
Also Published As
Publication number | Publication date |
---|---|
GB0020706D0 (en) | 2000-10-11 |
AU5342400A (en) | 2001-03-01 |
US20010023782A1 (en) | 2001-09-27 |
JP3343730B2 (ja) | 2002-11-11 |
CN1286496A (zh) | 2001-03-07 |
CN1153284C (zh) | 2004-06-09 |
US6346679B1 (en) | 2002-02-12 |
GB2358735A (en) | 2001-08-01 |
GB2358735B (en) | 2001-12-12 |
AU762555B2 (en) | 2003-06-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3343730B2 (ja) | 実装基板及び電気部品の実装方法 | |
JP4555436B2 (ja) | 薄膜樹脂基板への樹脂モールド方法及び高周波モジュール | |
JPH1154944A (ja) | 回路基板 | |
US6723927B1 (en) | High-reliability interposer for low cost and high reliability applications | |
KR101421714B1 (ko) | 집적 회로 패키지 처리 방법 및 집적 회로 패키지 | |
JP3874115B2 (ja) | 半導体装置 | |
JP2000340732A (ja) | 半導体装置用リードフレーム及びこれを用いた半導体装置 | |
JPH1146061A (ja) | プリント配線板の製造方法 | |
JP4371238B2 (ja) | 半導体装置 | |
US6033936A (en) | Method of mounting an LSI package | |
JPH0555719A (ja) | 回路基板装置 | |
JP3227562B2 (ja) | 半田ボールコネクタ | |
JP2573207B2 (ja) | 表面実装部品用パツケ−ジ | |
JPH10135683A (ja) | 導電テープ及びそれを用いた液晶表示装置 | |
JP2000232263A (ja) | 回路基板の製造方法 | |
JP2004192836A (ja) | Fpc変換アダプタ、それを用いた電子機器およびfpc変換接続方法。 | |
JP2534754B2 (ja) | プリント基板の接続装置 | |
JPH07202071A (ja) | 電子デバイス用配電方法および装置 | |
KR20010056083A (ko) | 적층형 반도체 패키지 | |
KR19980021479A (ko) | 에프피씨(fpc) 구조 | |
JPH0250464A (ja) | 格子配列形半導体素子パッケージ | |
JPS63272059A (ja) | 半導体装置および半導体装置を基板に実装した装置 | |
JPH0637457A (ja) | プリント配線板の製造方法 | |
KR20010005136A (ko) | 패키지 기판 제조방법 | |
JPH06252218A (ja) | フィルムキャリアおよびフィルムキャリアデバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20020731 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070830 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080830 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080830 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090830 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090830 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100830 Year of fee payment: 8 |
|
LAPS | Cancellation because of no payment of annual fees |