JP2009135150A - プリント回路板、プリント回路板の製造方法および電子機器 - Google Patents
プリント回路板、プリント回路板の製造方法および電子機器 Download PDFInfo
- Publication number
- JP2009135150A JP2009135150A JP2007307915A JP2007307915A JP2009135150A JP 2009135150 A JP2009135150 A JP 2009135150A JP 2007307915 A JP2007307915 A JP 2007307915A JP 2007307915 A JP2007307915 A JP 2007307915A JP 2009135150 A JP2009135150 A JP 2009135150A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- reinforcing
- semiconductor package
- circuit board
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
- H05K3/305—Affixing by adhesive
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3494—Heating methods for reflowing of solder
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
【課題】BGA,LGA等の大型半導体パッケージを実装した回路板において、外部ストレスによるはんだ接合部への影響を軽減して、はんだ接合部の接合不良を回避することができるとともに、リワークを容易に行うことができる。
【解決手段】プリント配線板11と、プリント配線板11に実装された半導体パッケージ15と、プリント配線板11の上記半導体パッケージ15を実装した実装面部の周縁に沿う複数箇所に設けられ、表面にはんだ被膜17を施した複数の補強用パッド16と、補強用パッド16と半導体パッケージ15とを複数箇所で固着して、半導体パッケージ15のはんだ接合部14を複数箇所で局所的に補強する接着補強部18とを具備して構成される。
【選択図】 図1
【解決手段】プリント配線板11と、プリント配線板11に実装された半導体パッケージ15と、プリント配線板11の上記半導体パッケージ15を実装した実装面部の周縁に沿う複数箇所に設けられ、表面にはんだ被膜17を施した複数の補強用パッド16と、補強用パッド16と半導体パッケージ15とを複数箇所で固着して、半導体パッケージ15のはんだ接合部14を複数箇所で局所的に補強する接着補強部18とを具備して構成される。
【選択図】 図1
Description
本発明は、パッケージ裏面に複数のはんだ接合部を配置した半導体パッケージを実装したプリント回路板に関する。
パーソナルコンピュータ等の電子機器においては、CPUや、その周辺回路を構成する、数十ミリ角程度の大型半導体パッケージを実装した回路板が主要な構成要素として筐体内に収容される。
この種、パーソナルコンピュータ等の電子機器に用いられる回路板は、半導体パッケージの実装面を、基板の反りや変形、外部から受ける衝撃や振動等により加わるストレスから保護する手段が必要とされる。
基板に実装された部品のはんだ接合部を上記ストレスから保護する手段として、基板上にフェイスダウンボンディングにより実装した数ミリ角程度の小型半導体チップにおいて、基板と半導体チップとの間にアンダーフィル剤を含浸させ、基板と半導体チップとの間の空隙をアンダーフィル剤で埋めることにより半導体チップを基板に固着する電子部品実装方法が知られている。このアンダーフィルによる補強手段は、数ミリ角程度の小型半導体チップにおいて広く適用されているが、この補強手段を上記したような大型半導体パッケージを実装した回路板に適用した場合、半導体パッケージの回路動作に伴う自己発熱により、半導体パッケージと基板との間にアンダーフィルとして埋め込まれた補強材料が熱膨張を繰り返し、この熱膨張により、はんだ接合部に過度のストレスが加わるという問題が派生する。とくに、パッケージ裏面にはんだ接合部を配置した、例えばBGA,LGA等の大型半導体パッケージを実装した回路板においては、矩形状をなすパッケージのコーナー部にストレスが集中し、これによってはんだ接合部の回路破断を招来する。この問題は、アンダーフィルとして埋め込まれた補強材料の熱膨張係数が半導体パッケージや基板と異なるほど顕著である。また、大型半導体パッケージの実装面全体が基板に接着されることから、リワークが困難になるという問題が派生する。
BGA,LGA等の大型半導体パッケージを実装した回路板において、はんだ接合部を補強する手段として、従来では、プリント配線板との接続部分の応力が生じ易い位置に、配線板の統合ランドにて統合が可能な特定電極を集めて、統合ランドを設ける技術が存在する。また、他の補強手段として、BGAの配線基板への物理的接続強度を、補強ピンを用いて向上させる技術が存在した。
特開2001−177226号公報
特開2000−277884号公報
しかしながら上記した技術は特殊な電極配置構造が必要となるこから汎用性に乏しい、特殊な部品の増加と部品増加に伴う工数およびコスト増が必要になる等、実用性の面で問題がある。
本発明は、外部ストレスによるはんだ接合部への影響を軽減して、はんだ接合部の接合不良を回避することができるとともに、リワークを容易に行うことができるプリント回路板を提供することを目的とする。
本発明は、プリント配線板と、パッケージ裏面に複数のはんだ接合部を有し、前記はんだ接合部のはんだ接合により前記プリント配線板に実装された半導体パッケージと、前記プリント配線板の前記半導体パッケージを実装した実装面部の周縁に沿う複数箇所に設けられ、表面にはんだ被膜を施した複数の補強用パッドと、前記複数の補強用パッドと前記半導体パッケージとを前記複数箇所で固着して、前記はんだ接合部を前記複数箇所で局所的に補強する接着補強部と、を具備したプリント回路板を提供する。
本発明により、BGA,LGA等の大型半導体パッケージを実装した回路板において、外部ストレスによるはんだ接合部への影響を軽減して、はんだ接合部の接合不良を回避することができるとともに、リワークを容易に行うことができる。
以下図面を参照して本発明の実施形態を説明する。
本発明の第1実施形態に係るプリント回路板の構成を図1および図2に示す。図1は要部の側面、図2は要部の平面を示している。
本発明の第1実施形態に係るプリント回路板は、図1および図2に示すように、プリント配線板11と、パッケージ裏面に複数のはんだ接合部14が行列状に配置され、この各はんだ接合部14のはんだ接合により、上記プリント配線板11に実装された半導体パッケージ15と、上記プリント配線板11の上記半導体パッケージ15を実装した実装面部の周縁に沿う複数箇所に設けられ、表面にはんだ被膜17を施した複数の補強用パッド16と、上記複数の補強用パッド16と上記半導体パッケージ15とを上記複数箇所で固着して、上記はんだ接合部14を上記複数箇所で局所的に補強する接着補強部18とを具備して構成されている。
この実施形態では、半導体パッケージ15として、上記行列状に配置された複数のはんだ接合部14をそれぞれはんだボールとしたBGAパッケージを例に示している。
上記プリント配線板11のパターン形成面12には、上記BGAパッケージ15を実装対象としてパターン設計されたBGA部品実装面部12aに、上記BGAパッケージ15に設けられた複数のはんだ接合部14に対応する、複数のはんだ接合パッド13が行列状にパターン形成されている。BGA部品実装面部12aは、実装対象となるBGAパッケージ15の平面形状に一致した面を有して形成されている。
このBGA部品実装面部12aの周縁に沿う複数箇所に、複数の補強用パッド16が配設されている。この実施形態では、上記BGA部品実装面部12aの各コーナー部に、はんだ接合パッド13と所定の間隔を存してそれぞれ上記補強用パッド16が配設されている。この補強用パッド16の表面には、リワークを容易にするための、はんだ被膜17が形成されている。このはんだ被膜17は、BGAパッケージ15をはんだ接合するリフロー工程において被覆形成される。
補強用パッド16上には、はんだ被膜17を介在して、若しくは後にはんだ被膜17を形成するクリームはんだを介在して、はんだ接合部14を複数箇所で局所的に補強するための接着補強部18が供給される。接着補強部18には、熱硬化性接着剤が適用可能である。この接着補強部18は、補強用パッド16とBGAパッケージ15の周縁部との間を埋める一定の量を単位に、はんだ被膜17を施した補強用パッド16に供給され、接着補強部18により補強用パッド16とBGAパッケージ15とを相互に接着する。
上記プリント配線板11のBGA部品実装面部12aにおいて、上記BGAパッケージ15に設けられた複数のはんだ接合部14が、上記BGA部品実装面部12aに設けられた複数のはんだ接合パッド13にはんだ接合されることによって、上記BGAパッケージ15が上記プリント配線板11のBGA部品実装面部12aに実装される。
このBGAパッケージ15をはんだ接合するリフロー工程において、上記補強用パッド16にはんだ被膜17が形成される。さらに、接着補強部18に熱硬化性接着剤を用いた場合は、リフロー工程において、補強用パッド16とBGAパッケージ15とを相互に接着している熱硬化性接着剤が硬化して、BGAパッケージ15が局所的に補強用パッド16に固着される。
これにより、BGA部品実装面部12aの各コーナー部において、BGAパッケージ15のはんだ接合部14が補強用パッド16および接着補強部18により局所的に補強される。
このような局所的な補強手段により、BGAパッケージ15のコーナー部に設けられたはんだ接合部14が外部から加わるストレスにより破断し接合不良に陥る不具合を回避することができる。さらに、局所的な補強手段と、はんだ被膜17を介在した固着手段により、リワークを容易にしている。すなわち、プリント配線板11のBGA部品実装面部12aからBGAパッケージ15を取り外すリワーク処理において、リワーク時の熱処理で、はんだ被膜17が溶融状態にあり、はんだ被膜17が剥離面として作用することから、接着剤の除去作業を一切必要とせず、かつ部品を損傷することなく、リワーク処理を容易に行うことができる。
上記図1および図2に示した第1実施形態では、BGA部品実装面部12aのコーナー部(BGAパッケージ15のコーナー部)のみに局部的に、補強用パッド16および接着補強部18による補強部を設けた構成としているが、例えば図3に示すように、BGA部品実装面部12aのコーナー部(BGAパッケージ15のコーナー部)に、コーナーと、コーナー近傍の二辺の各1カ所に、それぞれ補強用パッド16および接着補強部18による補強部を設けた多点補強構造とすることも可能である。または図4に示すように、BGA部品実装面部12aのコーナー部と辺の一部(例えば各辺の中間点)にそれぞれ補強用パッド16および接着補強部18による補強部を設けた多点補強構造とすることも可能である。または図5に示すように、BGA部品実装面部12aのコーナー部にL字形の補強用パッド16cを設けた補強構造とすることも可能である。これらの多点補強部による補強構造においても上記図2に示す補強構造と同様の効果をもたせるできる。
上記した第1実施形態に係るプリント回路板は、図6および図7にフローチャートで示す製造工程、または図12にフローチャートで示す製造工程のいずれによっても実現可能である。図6および図7に示す製造工程は、接着補強部18の供給並びに固化をリフロー処理後に別工程で行うもので、接着補強部18に熱硬化性接着剤以外の他の接着剤が適用可能である。図12に示す製造工程は、接着補強部18に熱硬化性接着剤を適用することによって、補強用パッド16上にはんだ被膜17を施す処理と、接着補強部(熱硬化性接着剤)18を固化(硬化)する処理とを一度のリフロー処理で行うことが可能である。
図6および図7にフローチャートで示す製造工程を、図8乃至図11に示す工程説明図を参照して説明する。
図6に示す製造工程(第1工程)において、工程S1では、部品実装対象となるプリント配線板を部品実装ラインに供給する。ここで供給されるプリント配線板は、図1に示すように、上記BGAパッケージ15を実装対象としてパターン設計された、BGA部品実装面部12aに上記BGAパッケージ15の各はんだ接合部14に対応する複数のはんだ接合パッド13がパターン形成されたプリント配線板11である。
工程S2では、はんだペーストを印刷する印刷機により、プリント配線板11の各はんだ接合部分に、はんだペーストを印刷する。ここでは、図8に示すように、上記プリント配線板11のBGA部品実装面部12aに設けられたはんだ接合パッド13、および補強用パッド16に、はんだペースト17が印刷される。なお、図8に示す符号SRはソルダーレジストである。
工程S3では、マウンタにより、プリント配線板の部品実装面に、部品を搭載する。ここでは、図9に示すように、上記プリント配線板11のBGA部品実装面部12aに、BGAパッケージ15を搭載する。
工程S4では、リフロー炉で、実装部品のはんだリフロー処理が行われる。ここでは、図10に示すように、BGAパッケージ15の各はんだ接合部14が、BGA部品実装面部12aに設けられた複数のはんだ接合パッド13にそれぞれはんだ接合されるとともに、補強用パッド16上に、はんだ被膜17が形成される。このはんだ被膜17は、上記工程S2で補強用パッド16上に塗布したはんだペースト17が溶融し補強用パッド16の表面に被着することによって形成される。
上記した図6に示す製造工程(第1工程)の後、図7に示す製造工程(第2工程)において、接着補強部の供給並びに固化を行う。
工程S6では、ディスペンサにより、プリント配線板の部品実装面の補強部分に、接着剤として作用する補強材料を塗布する。ここでは、図11に示すように、BGA部品実装面部12aのコーナー部に設けられた、はんだ被膜17が施された補強用パッド16上に、ノズルで接着補強部18が供給され、BGAパッケージ15のコーナー部と補強用パッド16とに跨って接着補強部18となる接着剤が塗布される。
工程S7では、工程S6で塗布された接着剤を、例えば硬化炉にて加熱処理し固化する。この工程S7の処理を経ることにより、補強用パッド16上に供給され、BGAパッケージ15のコーナー部と補強用パッド16とに跨って塗布された接着補強部18が固化され、これによってBGAパッケージ15が局所的に補強用パッド16に固着される。
このようにして製造されたプリント回路板は、BGA部品実装面部12aの各コーナー部において、BGAパッケージ15のはんだ接合部14が補強用パッド16および接着補強部18により局所的に補強される補強構造であることから、BGAパッケージ15のコーナー部に設けられたはんだ接合部14が外部から加わるストレスにより破断し接合不良に陥る不具合を回避することができるとともに、はんだ被膜17を施した補強用パッド16により局所的に補強する補強構造であることから、リワーク時の熱処理において、はんだ被膜17が剥離面として作用し、リワークを容易にしている。
図12にフローチャートで示す製造工程を、図13乃至図16に示す工程説明図を参照して説明する。
図12に示す製造工程において、工程S11では、部品実装対象となるプリント配線板を部品実装ラインに供給する。ここで供給されるプリント配線板は、図1に示すように、上記BGAパッケージ15を実装対象としてパターン設計された、BGA部品実装面部12aに上記BGAパッケージ15の各はんだ接合部14に対応する複数のはんだ接合パッド13がパターン形成されたプリント配線板11である。
工程S12では、はんだペーストを印刷する印刷機により、プリント配線板11の各はんだ接合部分に、はんだペーストを印刷する。ここでは、図13に示すように、上記プリント配線板11のBGA部品実装面部12aに設けられたはんだ接合パッド13、および補強用パッド16に、はんだペースト17が印刷される。
工程S13では、ディスペンサにより、プリント配線板の部品実装面の補強部分に、接着剤として作用する補強材料を塗布する。ここでは、図14に示すように、BGA部品実装面部12aのコーナー部に設けられた、はんだペースト17が塗布された補強用パッド16上に、ノズルで接着補強部18となる熱硬化性接着剤が一定量供給される。この熱硬化性接着剤18は、補強用パッド16上に所定の高さ(マウントされたBGAパッケージ15に付着する高さ)に盛り上がった状態で付着される程度の粘性を有し、補強用パッド16上に局部的に滴下される。
工程S14では、マウンタにより、プリント配線板の部品実装面に、部品を搭載する。ここでは、図15に示すように、上記プリント配線板11のBGA部品実装面部12aに、BGAパッケージ15を搭載する。このBGAパッケージ15のマウントにより、マウントされたBGAパッケージ15に上記熱硬化性接着剤18が付着し、熱硬化性接着剤18が補強用パッド16とBGAパッケージ15のコーナー部との間を跨って埋設される。
工程S15では、リフロー炉で、実装部品のはんだリフロー処理が行われる。ここでは、図16に示すように、BGAパッケージ15の各はんだ接合部14が、BGA部品実装面部12aに設けられた複数のはんだ接合パッド13にそれぞれはんだ接合されるとともに、補強用パッド16上に、はんだペーストの溶融で、はんだ被膜17が形成され、さらに、補強用パッド16とBGAパッケージ15とを相互に接着している熱硬化性接着剤18が硬化して、BGAパッケージ15が局所的に補強用パッド16に固着される。
このようにして製造されたプリント回路板は、BGA部品実装面部12aの各コーナー部において、BGAパッケージ15のはんだ接合部14が補強用パッド16および接着補強部18により局所的に補強される補強構造であることから、BGAパッケージ15のコーナー部に設けられたはんだ接合部14が外部から加わるストレスにより破断し接合不良に陥る不具合を回避することができるとともに、はんだ被膜17を施した補強用パッド16により局所的に補強する補強構造であることから、リワーク時の熱処理において、はんだ被膜17が剥離面として作用し、リワークを容易にしている。さらに、通常の部品実装工程上で、工程数の増加を最小限に留めて上記した局所的な補強構造を実現可能にしている。
本発明の第2実施形態を図17に示す。
この第2実施形態は、上記第1実施形態により製造されたプリント回路板を用いて電子機器を構成している。図17は上記第1実施形態に係るプリント回路板をハンディタイプのポータブルコンピュータ等の小型電子機器に適用した例を示している。
この第2実施形態は、上記第1実施形態により製造されたプリント回路板を用いて電子機器を構成している。図17は上記第1実施形態に係るプリント回路板をハンディタイプのポータブルコンピュータ等の小型電子機器に適用した例を示している。
図17に於いて、ポータブルコンピュータ51の本体52には、表示部筐体53がヒンジ機構を介して回動自在に設けられている。本体52には、操作入力部となるキーボード54が設けられている。表示部筐体3には例えば液晶パネルを用いた表示デバイス55が設けられている。
また本体52には、上記キーボード54、表示デバイス55等の入出力デバイスを制御する制御回路を組み込んだ回路板(マザーボード)56が設けられている。この回路板56は、上記図1および図2に示した第1実施形態のプリント回路板を用いて実現される。
この回路板56は、プリント配線板11と、パッケージ裏面に複数のはんだ接合部14が行列状に配置され、この各はんだ接合部14のはんだ接合により、上記プリント配線板11に実装されたBGAパッケージ15と、上記プリント配線板11の上記BGAパッケージ15を実装した実装面部の周縁に沿う複数箇所(例えば各コーナー部)に設けられ、表面にはんだ被膜17を施した複数の補強用パッド16と、上記複数の補強用パッド16と上記BGAパッケージ15とを上記複数箇所で固着して、上記はんだ接合部14を上記複数箇所で局所的に補強する接着補強部18とを具備して構成されている。
このように構成された回路板56は、BGA部品実装面部の各コーナー部において、BGAパッケージ15のはんだ接合部14が補強用パッド16および接着補強部18により局所的に補強されることから、BGAパッケージ15のコーナー部に設けられたはんだ接合部14が外部から加わるストレスにより破断し接合不良に陥る不具合を回避することができる。さらに、局所的な補強手段と、はんだ被膜17を介在した固着手段により、リワーク処理において、リワーク時の熱処理で、はんだ被膜17が剥離面として作用することから、部品実装後のリワークを容易にしている。
なお、上記した各実施形態は、BGA部品を補強対象としていたが、これに限らず、底面に外部接続電極を配列した他の半導体パッケージを対象に、上記同様の補強構造を実現可能である。また、補強用パッドの形状、配置等も上記した実施形態に限らず、本発明の要旨を逸脱しない範囲で種々変形、変更可能である。
11…プリント配線板、12…パターン形成面、12a…部品実装面部(BGA部品実装面部)、13…はんだ接合パッド、14…はんだ接合部、15…半導体パッケージ(BGAパッケージ)、16…補強用パッド、17…はんだ被膜、18…接着補強部(熱硬化性接着剤)、56…プリント回路板。
Claims (8)
- プリント配線板と、
パッケージ裏面に複数のはんだ接合部を有し、前記はんだ接合部のはんだ接合により前記プリント配線板に実装された半導体パッケージと、
前記プリント配線板の前記半導体パッケージを実装した実装面部の周縁に沿う複数箇所に設けられ、表面にはんだ被膜を施した複数の補強用パッドと、
前記複数の補強用パッドと前記半導体パッケージとを前記複数箇所で固着して、前記はんだ接合部を前記複数箇所で局所的に補強する接着補強部と、
を具備したことを特徴とするプリント回路板。 - 前記補強用パッドは、前記実装面部の複数のコーナー部に対応して設けられ、前記接着補強部は、前記はんだ接合部を前記半導体パッケージの複数のコーナー部で局所的に補強していることを特徴とする請求項1に記載のプリント回路板。
- 前記補強用パッドは、前記実装面部の辺の一部を含んで設けられ、前記接着補強部は、前記はんだ接合部を前記半導体パッケージの辺の一部を含んで局所的に補強していることを特徴とする請求項2に記載のプリント回路板。
- 前記接着補強部は、熱硬化性接着剤により構成され、前記はんだ接合部のはんだ接合時に硬化することを特徴とする請求項1に記載のプリント回路板。
- 前記はんだ被膜は、前記はんだ接合部のはんだ接合時に前記補強用パッドに被覆されることを特徴とする請求項1に記載のプリント回路板。
- パッケージ裏面に複数のはんだ接合部を配置した半導体パッケージをプリント配線板に実装するプリント回路板の製造方法であって、
前記半導体パッケージがはんだ実装されるパッケージ実装面部の周縁に沿う複数箇所に補強用パッドを備えたプリント配線板を部品実装ラインに供給するプリント配線板供給工程と、
前記部品実装ラインに供給された前記プリント配線板の前記パッケージ実装面部および前記補強用パッドに、はんだペーストを印刷するはんだペーストの印刷工程と
前記はんだペーストが印刷された前記補強用パッドに熱硬化性接着剤を供給する接着剤供給工程と、
前記補強用パッドに供給された前記熱硬化性接着剤が付着する状態で前記半導体パッケージを前記はんだペーストが印刷された前記プリント配線板の前記パッケージ実装面部に搭載するマウント工程と、
前記半導体パッケージのはんだ接合部を前記プリント配線板の前記パッケージ実装面部にはんだ接合するとともに、前記補強用パッドにはんだ被膜を形成し、前記熱硬化性接着剤を硬化させて、前記熱硬化性接着剤により前記複数の補強用パッドと前記半導体パッケージとを前記複数箇所で固着させる熱処理工程と、
を具備し、
前記半導体パッケージを前記プリント配線板に部品実装する工程において前記補強用パッドおよび前記熱硬化性接着剤により前記半導体パッケージの前記はんだ接合部を前記複数箇所で局所的に補強する処置を行うことを特徴とするプリント回路板の製造方法。 - 前記補強用パッドは、前記半導体パッケージの複数のコーナー部に対応して設けられ、前記補強用パッドおよび前記熱硬化性接着剤により、前記はんだ接合部を前記半導体パッケージの複数のコーナー部で局所的に補強することを特徴とする請求項6に記載のプリント回路板の製造方法。
- 電子機器本体と、この電子機器本体に設けられた回路板とを具備し、
前記回路板は、
プリント配線板と、
パッケージ裏面に複数のはんだ接合部を有し、前記はんだ接合部のはんだ接合により前記プリント配線板に実装された半導体パッケージと、
前記プリント配線板の前記半導体パッケージを実装した実装面部の周縁に沿う複数箇所に設けられ、表面にはんだ被膜を施した複数の補強用パッドと、
前記複数の補強用パッドと前記半導体パッケージとを前記複数箇所で固着して、前記はんだ接合部を前記複数箇所で局所的に補強する接着補強部と、
を具備して構成されていることを特徴とする電子機器。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007307915A JP2009135150A (ja) | 2007-11-28 | 2007-11-28 | プリント回路板、プリント回路板の製造方法および電子機器 |
US12/203,823 US20090134529A1 (en) | 2007-11-28 | 2008-09-03 | Circuit board module, electric device, and method for producing circuit board module |
CNA2008101659203A CN101448370A (zh) | 2007-11-28 | 2008-09-24 | 电路板模块,电子器件,以及用于生产电路板模块的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007307915A JP2009135150A (ja) | 2007-11-28 | 2007-11-28 | プリント回路板、プリント回路板の製造方法および電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009135150A true JP2009135150A (ja) | 2009-06-18 |
Family
ID=40668997
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007307915A Pending JP2009135150A (ja) | 2007-11-28 | 2007-11-28 | プリント回路板、プリント回路板の製造方法および電子機器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20090134529A1 (ja) |
JP (1) | JP2009135150A (ja) |
CN (1) | CN101448370A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014063835A (ja) * | 2012-09-20 | 2014-04-10 | Fujitsu Ltd | 回路基板装置、および、電子機器 |
JP2020519028A (ja) * | 2017-05-03 | 2020-06-25 | 華為技術有限公司Huawei Technologies Co.,Ltd. | Pcb、パッケージ構造、端末及びpcb加工方法 |
WO2022259619A1 (ja) * | 2021-06-08 | 2022-12-15 | 日立Astemo株式会社 | 電子制御装置および電子制御装置の製造方法 |
Families Citing this family (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7160757B2 (en) * | 2005-04-25 | 2007-01-09 | Intel Corporation | Gap control between interposer and substrate in electronic assemblies |
JP2009212104A (ja) * | 2008-02-29 | 2009-09-17 | Toshiba Corp | プリント回路板の製造方法、プリント回路板およびそのプリント回路板を備えた電子機器 |
WO2010122757A1 (ja) * | 2009-04-24 | 2010-10-28 | パナソニック株式会社 | 半導体パッケージ部品の実装方法と実装構造体 |
US8397380B2 (en) * | 2009-06-01 | 2013-03-19 | Taiwan Semiconductor Manufacturing Company, Ltd. | Controlling warpage in BGA components in a re-flow process |
FR2963533B1 (fr) * | 2010-08-02 | 2012-08-31 | Magneti Marelli France | Procede de fabrication de cartes de circuit imprime |
JP5132801B1 (ja) * | 2011-07-14 | 2013-01-30 | 株式会社東芝 | テレビジョン受像機、及び電子機器 |
TW201436665A (zh) * | 2013-03-07 | 2014-09-16 | Delta Electronics Inc | 電路板設置緩衝墊的自動化製程及結構 |
AT515071B1 (de) * | 2013-09-03 | 2019-03-15 | Zkw Group Gmbh | Verfahren zum positionsstabilen Verlöten |
DE102014215606A1 (de) * | 2014-08-06 | 2016-02-11 | Automotive Lighting Reutlingen Gmbh | Verfahren zum Befestigen einer SMD-Halbleiterlichtquelle auf einer Leiterplatte eines Kraftfahrzeugscheinwerfers |
US10879211B2 (en) | 2016-06-30 | 2020-12-29 | R.S.M. Electron Power, Inc. | Method of joining a surface-mount component to a substrate with solder that has been temporarily secured |
US10497690B2 (en) * | 2017-09-28 | 2019-12-03 | Taiwan Semiconductor Manufacturing Company Ltd. | Semiconductor package, method for forming semiconductor package, and method for forming semiconductor assembly |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6395991B1 (en) * | 1996-07-29 | 2002-05-28 | International Business Machines Corporation | Column grid array substrate attachment with heat sink stress relief |
JP4311774B2 (ja) * | 1998-03-11 | 2009-08-12 | 富士通株式会社 | 電子部品パッケージおよびプリント配線板 |
US6046910A (en) * | 1998-03-18 | 2000-04-04 | Motorola, Inc. | Microelectronic assembly having slidable contacts and method for manufacturing the assembly |
KR100352865B1 (ko) * | 1998-04-07 | 2002-09-16 | 신꼬오덴기 고교 가부시키가이샤 | 반도체 장치 및 그 제조방법 |
US6927491B1 (en) * | 1998-12-04 | 2005-08-09 | Nec Corporation | Back electrode type electronic part and electronic assembly with the same mounted on printed circuit board |
US6965166B2 (en) * | 1999-02-24 | 2005-11-15 | Rohm Co., Ltd. | Semiconductor device of chip-on-chip structure |
JP3343730B2 (ja) * | 1999-08-27 | 2002-11-11 | 埼玉日本電気株式会社 | 実装基板及び電気部品の実装方法 |
JP4082220B2 (ja) * | 2003-01-16 | 2008-04-30 | セイコーエプソン株式会社 | 配線基板、半導体モジュールおよび半導体モジュールの製造方法 |
US7064452B2 (en) * | 2003-11-04 | 2006-06-20 | Tai-Saw Technology Co., Ltd. | Package structure with a retarding structure and method of making same |
US7215026B2 (en) * | 2005-04-14 | 2007-05-08 | Samsung Electonics Co., Ltd | Semiconductor module and method of forming a semiconductor module |
CN100431143C (zh) * | 2006-04-10 | 2008-11-05 | 联华电子股份有限公司 | 半导体封装结构 |
-
2007
- 2007-11-28 JP JP2007307915A patent/JP2009135150A/ja active Pending
-
2008
- 2008-09-03 US US12/203,823 patent/US20090134529A1/en not_active Abandoned
- 2008-09-24 CN CNA2008101659203A patent/CN101448370A/zh active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014063835A (ja) * | 2012-09-20 | 2014-04-10 | Fujitsu Ltd | 回路基板装置、および、電子機器 |
JP2020519028A (ja) * | 2017-05-03 | 2020-06-25 | 華為技術有限公司Huawei Technologies Co.,Ltd. | Pcb、パッケージ構造、端末及びpcb加工方法 |
JP6999696B2 (ja) | 2017-05-03 | 2022-01-19 | 華為技術有限公司 | Pcb、パッケージ構造、端末及びpcb加工方法 |
WO2022259619A1 (ja) * | 2021-06-08 | 2022-12-15 | 日立Astemo株式会社 | 電子制御装置および電子制御装置の製造方法 |
Also Published As
Publication number | Publication date |
---|---|
CN101448370A (zh) | 2009-06-03 |
US20090134529A1 (en) | 2009-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009135150A (ja) | プリント回路板、プリント回路板の製造方法および電子機器 | |
JP2008300538A (ja) | プリント回路板、プリント回路板の製造方法および電子機器 | |
JP5519866B2 (ja) | 電子部品実装ライン及び電子部品実装方法 | |
JP4909823B2 (ja) | プリント回路板、電子部品の実装方法および電子機器 | |
JP2009016398A (ja) | プリント配線板構造、電子部品の実装方法および電子機器 | |
JPWO2014033983A1 (ja) | 部品実装構造体 | |
WO2013084398A1 (ja) | 電子部品実装ライン及び電子部品実装方法 | |
JP4560113B2 (ja) | プリント回路板及びプリント回路板を備えた電子機器 | |
WO2013084399A1 (ja) | 電子部品実装ライン及び電子部品実装方法 | |
JP2008153583A (ja) | プリント回路板および電子機器 | |
US20060151581A1 (en) | Reliability enhancement process | |
US20070234561A1 (en) | Mounting method of passive component | |
JP2005142210A (ja) | 半導体実装基板の製造方法、半導体実装基板、3次元実装型半導体装置の製造方法、3次元実装型半導体装置、及び電子機器 | |
JP2000208547A (ja) | 半導体装置におけるバンプ補強構造およびその形成方法 | |
JP2001320145A (ja) | 電子部品の実装構造および実装方法 | |
JP2009010201A (ja) | プリント回路板、及び電子機器 | |
JP3730166B2 (ja) | 半導体素子の実装方法、及び、表示装置の製造方法 | |
JP4989528B2 (ja) | 表面実装デバイスの実装構造体、そのリペア方法およびプリント基板 | |
US20100237493A1 (en) | Printed circuit board and electronic apparatus having a printed circuit board | |
JP2015216256A (ja) | 搬送パレット、プリント基板製造装置およびプリント基板製造方法 | |
JP2012204717A (ja) | 電子機器、及び電子部品のリワーク方法 | |
JP5772515B2 (ja) | 表面実装部品の補修方法およびこれに用いるマスク部材 | |
JP6147990B2 (ja) | 表面実装構造体および表面実装方法 | |
JP2006210504A (ja) | 電子デバイスの接続方法 | |
JP4443473B2 (ja) | 表示装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090602 |