JP4989528B2 - 表面実装デバイスの実装構造体、そのリペア方法およびプリント基板 - Google Patents

表面実装デバイスの実装構造体、そのリペア方法およびプリント基板 Download PDF

Info

Publication number
JP4989528B2
JP4989528B2 JP2008061639A JP2008061639A JP4989528B2 JP 4989528 B2 JP4989528 B2 JP 4989528B2 JP 2008061639 A JP2008061639 A JP 2008061639A JP 2008061639 A JP2008061639 A JP 2008061639A JP 4989528 B2 JP4989528 B2 JP 4989528B2
Authority
JP
Japan
Prior art keywords
adhesive
printed circuit
circuit board
surface mount
mounting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008061639A
Other languages
English (en)
Other versions
JP2009218436A5 (ja
JP2009218436A (ja
Inventor
誠治 時井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2008061639A priority Critical patent/JP4989528B2/ja
Publication of JP2009218436A publication Critical patent/JP2009218436A/ja
Publication of JP2009218436A5 publication Critical patent/JP2009218436A5/ja
Application granted granted Critical
Publication of JP4989528B2 publication Critical patent/JP4989528B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909Post-treatment of the layer connector or bonding area
    • H01L2224/83951Forming additional members, e.g. for reinforcing, fillet sealant

Landscapes

  • Wire Bonding (AREA)

Description

本発明は、小型パーソナルコンピュータや携帯電話機、ビデオカメラ等の電子機器に使用される表面実装デバイスの実装構造体およびリペアが可能な実装の技術に関する。
近年、電子機器商品は多機能化が著しい一方で、小型、軽量化への要求も非常に高い。そのため、実装される半導体装置には、従来のQFP(Quad Flat Package)に代表されるリード接続型の半導体装置に替わり、BGA(Ball Grid Array)、CSP(Chip Size Package)といった、はんだバンプ接続型の半導体装置が数多く使用されている。しかし、人が持ち運ぶことを前提としたモバイル機器は、使用者の不注意による落下等の衝撃に対して高い信頼性が要求される。一般にBGA、CSPなどのはんだバンプ接続型半導体装置の実装構造体においては、衝撃が直接はんだ接続部に伝わる為、リードによる応力緩和機能を持つリード接続型半導体装置の実装構造体と比較して電気的接続の信頼性が劣る。その為、信頼性を向上させるためにさまざまな補強が行われている。中でも半導体装置とプリント基板の間に熱硬化性接着剤を注入して補強する、いわゆるアンダーフィルが使われるケースが非常に多い。
図13は、はんだバンプ接続型半導体装置の実装構造体の構成を示す断面図である。プリント基板51のランド52に半導体装置53のはんだボール54が接続されている。アンダーフィル55は、半導体装置53の実装面にまで挿入されている。
バンプ接続型の半導体装置は、高機能化、多機能化のために端子数が増加し、また小型化、軽量化が進み、それに応じて、はんだバンプピッチやはんだボールの微細化が進んでいる。また、これを受けるプリント基板のランドも小径化している。その結果、接続面積が減少してしまい、接続部の強度が低下し、信頼性が低下する。したがってアンダーフィルによる補強の重要性は益々高くなっている。
この方法では、アンダーフィル材料として熱硬化性樹脂が用いられる。この為、プリント基板にBGA部品が実装された後にBGA部品の不良、あるいはBGA部品とプリント基板との接続の不良等が発見された時にBGA部品を交換することが極めて困難である。
この問題を解決する為に、リペアが可能なアンダーフィル材料、および技術として150℃で軟化するエポキシ系樹脂をアンダーフィル材として用いた半導体装置の実装構造体が提案されている(例えば特許文献1参照)。また、加熱しながら半導体装置を実装基板から引き剥がす工程が可能な樹脂組成物を用いた半導体装置の実装構造体が提案されている(例えば、特許文献2参照)。また、半導体装置上面に接着剤を介して冶具を配置し、これを加熱することで、半導体装置上面に接着剤で治具を熱硬化接着させるとともに、プリント基板と半導体装置の間にあるアンダーフィルを加熱劣化させ、この状態で、前記治具を用いて基板から半導体装置を物理的に引き剥がす半導体装置の実装構造体のリペア方法が提案されている(特許文献3、4参照)。
特開2001−220428号公報 特開平10−209342号公報 特開平5−109838公報 特開2006−303266公報
特許文献1〜4に記載のリペア方法は、図14に示すように、加熱することにより、樹脂を軟化させて半導体装置を取り外す。
特許文献1記載において、リペアは、半導体装置の取り外しの可否で定義されており、樹脂残渣56の除去に関しての記載は無く、リペア時の樹脂残渣の除去については考慮されていない。
また、特許文献2には、プリント基板上に残った、樹脂残渣56の除去の方法として、所定温度に加熱するか、有機溶剤を含浸させる方法が記載されている。しかし、この場合、プリント基板や周辺に実装された部品を損傷する可能性があり、また、有機溶剤を含浸させる方法では必ずしも樹脂残渣の除去にのみ適する有機溶剤が使えるとは限らない。
また、特許文献3に記載の方法では、プリント基板から剥がした半導体装置はヒータツール(治具)側に固着されたままである。したがって、ヒータツールをそのままでは使用できず、半導体装置を剥がし、また、場合によってはヒータツールに残っている付着物を除去してからでなければ再使用できない。
一方、特許文献4には、特許文献3の問題であるヒータツールに付着物を残さない為に、半導体装置上面より熱伝導性の大きい良熱伝導性の伝熱板を熱硬化性樹脂を用いて、半導体装置上面の全面に密着させて接着させる方法が記載されている。しかし、半導体装置上面に伝熱板を接着剤により接着していることは、特許文献3の記載と同様で半導体装置から接着剤を剥がす際に半導体装置を損傷させる可能性がある。また、リペアについては、特許文献1記載と同じく、半導体装置の取り外しの可否で定義されており、樹脂残渣の除去に関しての記載は無く、リペア時の樹脂残渣の除去については考慮されていない。
お、ヒータツールを半導体装置に密着させることにより半導体装置をヒータツールからの熱伝導によって加熱し、吸着によってプリント基板から引き剥がす場合には、ヒータツールを貫通して半導体装置との密着面に開口する吸気通路をヒータツールに形成しておく必要がある。この為、ヒータツールの半導体装置の密着面積が吸気通路の開口面積分だけ減少し、ヒータツールからの半導体装置への熱伝導が悪くなる。そこで、吸気通路の面積をできるだけ小さくしてヒータツールと半導体装置との密着面積を大きくすると、吸引力が減少し、半導体装置を引き剥がす力が不足することになる。このため、ナイフ、ピンセットなどの工具を半導体装置とプリント基板との接着部分に差し込んでこじ開けるといった補助的な作業が必須で、周囲の部品やプリント基板を損傷する恐れがある。
上記のようにアンダーフィルは半導体装置下面全体と、それと接触するとプリント基板に必ず接着剤樹脂残渣を残すため、その残渣除去の際にプリント基板のレジスト損傷、および基材そのものの損傷等が発生する恐れがある。また、接着剤厚みはばらつきがあるため接着部位において接着力に強いところと弱いところの差異が発生し加熱して引き剥がし時にプリント基板のレジストが剥離して基材自体も損傷する危険性がある。
本発明は、かかる問題点を解決するためになされたものであり、リペア作業時の半導体装置を引き剥がす際に、損傷を防止することが可能なプリント基板およびそのプリント基板を有する表面実装デバイスの実装構造体を提供することを目的とする。
本発明のプリント基板は、上記課題を解決するために、表面実装デバイスに設けられた接続端子がはんだによってランドに接続されることにより、当該表面実装デバイスが実装されるプリント基板であって、前記表面実装デバイスが実装されるプリント基板の実装領域の周辺に、該表面実装デバイスをそのプリント基板に接着剤で接着するための独立した接着領域を設け、前記接着領域はレジストで覆われた箔状ランドである。この構成により、箔状ランドを覆うレジスト上に接着剤を配置して、表面実装デバイスをプリント基板に固着し、実装構造体として組み上げた後において、プリント基板に損傷を与えることなくリペアを行うことができる。
本発明の表面実装デバイスの実装構造体は、上記課題を解決するために、上記記載のプリント基板と、前記プリント基板の実装領域にはんだにより実装された表面実装デバイスと、前記プリント基板の接着領域に、前記表面実装デバイスを固着する接着剤とを備えている。接着剤がプリント基板の箔状ランド上に配置されているため、リペア時に、箔状ランド上に残った接着剤を、プリント基板を傷つけることなく取り除くことができる。
本願発明の表面実装デバイスの実装構造体のリペア方法は、上記課題を解決するために、加熱されたヒートナイフにより前記接着剤の一部を除去した後、前記表面実装デバイスを加熱して、前記接着剤のうち除去されていない残渣接着剤を軟化させると同時に、前記はんだを溶融させ、前記残渣接着剤が軟化し、かつ、前記はんだが溶融した状態で、プリント基板から表面実装デバイスを剥がし、前記プリント基板を整地する。この方法により、プリント基板を整地する際に、接着剤の残渣は、箔ランド上に位置しているので、プリント基板を損傷させることなくリペアを行うことができる。
本発明によれば、表面実装デバイスが実装されるプリント基板の実装領域の周辺に独立した接着領域を設け、この接着領域に表面実装デバイスを接着剤により固定することにより、リペア作業時の半導体装置を引き剥がす際に、損傷を防止することが可能なプリント基板およびそのプリント基板を有する表面実装デバイスの実装構造体を提供することができる。
(実施の形態1)
図1は、本発明の実施の形態1に係る表面実装デバイスの実装構造体1aの構成を示す平面図である。プリント基板2a上に接着剤4により四隅の外側が接着された表面実装デバイス3が配置されている。図2は、プリント基板2aの構成を示す平面図である。プリント基板2aの表面実装デバイス3が実装される実装領域には、例えば銅で形成されたランド5が配置されている。実装領域の四隅の外側に、例えば銅で形成された接着ランド6が配置されている。
図3は、図1における表面実装デバイスの実装構造体1aのA−A断面図である。プリント基板2aは、ランド5と、接着ランド6(箔状ランド)と、絶縁基板11と、レジスト12とを有する。絶縁基板11は、エポキシ樹脂などの絶縁基材で形成されている。絶縁基板11の内部には、多層化された配線が敷設されている。絶縁基板11の表面上には、ランド5および接着ランド6が配置されている。ランド5は、絶縁基板11に敷設された配線(図示せず)に接続されている。レジスト12は、ランド5、接着ランド6が形成されていない領域の絶縁基板11上に配置されている。接着ランド6は前記配線(図示せず)には接続されず独立したランドとして形成されている。レジスト12は、絶縁基板11の表面に敷設された配線と外部との絶縁性を確保するために設けられている。
表面実装デバイス3は、底面にプリント基板2aと電気的に接続するための接続端子が設けられた表面実装型ICパッケージ、例えば、BGA型やLGA型のCSPによりパッケージ化されている。表面実装デバイス3に設けられた接続端子(図示せず)は、絶縁基板11上に形成されたランド5とはんだボール13を介して接続されている。
接着剤4は、例えば熱硬化性樹脂であり、接着ランド6上に配置されて表面実装デバイス3の四隅と接着している。接着剤4は、接着ランド6上以外には形成されておらず、レジスト12とは接着していない。表面実装デバイス3の四隅が接着剤4により接着ランド6に接着されることにより、プリント基板2aに実装された表面実装デバイス3の接合性を補強している。特に、四隅を補強することにより、落下衝撃などの動的な力に対して有効である。
次に、表面実装デバイスの実装構造体1aのリペア方法について説明する。表面実装デバイスの実装構造体1aの製造時において、プリント基板2aに実装された表面実装デバイス3が不良であることを発見した場合に、プリント基板2aから不良の表面実装デバイス3を外し、新たな表面実装デバイス3をプリント基板2aに実装する。図4A〜図4Fは、表面実装デバイスの実装構造体1aのリペア方法の工程を示す図1におけるA−A断面図である。
まず、図4Aに示すように、表面実装デバイスの実装構造体1aの接着剤4をヒートナイフにより、取り除く。この際、接着剤4が接着ランド6上にあるため、ヒートナイフによりプリント基板2aを損傷させずに、接着剤4を取り除くことができる。図4Bに示すように、接着剤4は完全に取り除けなくてもよい。つぎに、表面実装デバイスの実装構造体を接着剤4が軟化し、かつはんだボール13が溶融する温度まで加熱する。加熱する方法は、例えば表面実装デバイス3の表面に、ヒータツールを当てて加熱する。ヒータツールは、熱源を有し、表面実装デバイス3と接触する部分に金属のような熱伝導性の高い材料が配置された治具である。また、非接触の加熱方法としては赤外線加熱、熱風加熱を用いることができる。
はんだボール13が溶融すると、つぎに、図4Cに示すように、プリント基板2aから表面実装デバイス3を剥がし、取り除く。このとき、接着剤4は軟化しており、プリント基板2aから表面実装デバイス3を剥がすと、接着剤4が延び、接着剤4自身が切れる。そして、一部が表面実装デバイス3に接着し、残りが接着ランド6上に残る。
つぎに、図4Dに示すように、接着ランド6上の接着剤4を取り除き、プリント基板2aを整地する。この工程では、接着剤4は金属の接着ランド6上に残っているので、ナイフやピンセットなどの工具を用いて接着剤4を取り除いても、プリント基板2aのレジスト12や配線などを傷つけることがない。このため、質の高いリペア作業を行うことができる。ランド5上のはんだ残渣はソルダーウィック(はんだ吸取り線)等で平滑整地する。
つぎに、図4Eに示すように、クリームはんだ印刷により、クリームはんだ14をランド5上に印刷する。つぎに、図4Fに示すように、クリームはんだ14が印刷されたプリント基板2a上に、はんだボール13がクリームはんだ14と接触するように新たな表面実装デバイス3を載置する。つぎに、加熱してはんだ溶融し、冷却固化することによりプリント基板2aに表面実装デバイス3が実装される。
つぎに、図4Aに示すように、接着ランド6と表面実装デバイス3の四隅とを接着する接着剤4を塗布する。つぎに、加熱炉に新たな表面実装デバイスが実装された実装構造体を入れ、接着剤を加熱硬化固定する。接着剤の硬化条件にあわせて加熱するが部品への熱影響を考慮すると150℃以下がより好ましい。以上の工程により、表面実装デバイスの実装構造体1aのリペアが完了する。
次に、表面実装デバイスの実装構造体1aの製造方法について、説明する。表面実装デバイスの実装構造体1aの製造方法は、配線およびランドが形成されたプリント基板2aを用意する。この後の工程は、リペア工程のクリームはんだ印刷工程以降の工程と基本工法として同様であり、以下の工程の説明は省略する。
以上のように、本実施の形態に係る表面実装デバイスの実装構造体1aでは、接着ランド6が配置され、接着ランド6上に接着剤4が配置され、接着ランド6上に配置された接着剤4により、表面実装デバイス3のプリント基板2aへの実装が補強されている。
また、接着剤4はプリント基板への表面実装デバイスの実装領域周辺に設けられた独立の接着ランド6上に配置された構成により、リペア時の接着剤4を取り除く際に、接着ランド6は金属なので接着ランド6下部の絶縁基板11および配線を損傷させることなくリペア作業を行うことができる。その結果、プリント基板を用いてリペア作業の高信頼性化と効率化が可能となり、リペア後の、実装構造体における表面実装デバイスとプリント基板との接続信頼性や衝撃信頼性が低下することを防ぐことができる。
(実施の形態2)
図5は、本発明の実施の形態2に係る表面実装デバイスの実装構造体1bにおけるプリント基板2bの構成を示す平面図である。図6は、本実施の形態に係る表面実装デバイスの実装構造体1bの断面図である。なお、本実施の形態に係る表面実装デバイスの実装構造体1bの平面図は、図1と同様であるので図示を省略する。
本実施の形態に係る表面実装デバイスの実装構造体1bは、実施の形態1に係る表面実装デバイスの実装構造体1aの独立した接着ランド6上にのみカバーレジスト21を配置した構成である。なお、接着剤4は、カバーレジスト21上以外には形成されておらず、レジスト12とは接着していない。本実施の形態に係る表面実装デバイスの実装構造体1bにおいて、表面実装デバイスの実装構造体1aと同一の構成要素については、同一の符号を付して説明を省略する。
また、表面実装デバイスの実装構造体1bのリペア工程も、表面実装デバイスの実装構造体1aのリペア工程と同様であるので、説明を省略する。
カバーレジスト21は、レジスト12と同じ材料を用いることができる。この構成では、絶縁基板11上に敷設された配線上のレジスト12に接着剤4が接着された従来の構成と、金属、レジストおよび接着剤の積層構造である点が同じである。このため、従来の表面実装デバイスの実装構造体と同様の単位面積当たりの接着力を有し、新たに接着力検査を行うことなく接着剤の塗布面積などの設計を行うことができる。
実施の形態2において、接着ランド6とカバーレジスト21とを引き離す力が加わった際に、接着ランド6からカバーレジスト21が剥がされる力より、接着剤4自身が途中で切れる力の方が小さい場合には、表面実装デバイスの実装構造体1bのリペア工程において、表面実装デバイス3をプリント基板2bから剥がす工程の際に、接着剤4が途中で切れる。この場合は、実施の形態1と同様の工程により、リペアを行うことができる。
一方、接着ランド6からカバーレジスト21が剥がされる力より、接着剤4自身が途中で切れる力の方が大きい場合には、表面実装デバイス3を剥がす際に、カバーレジスト21と接着ランド6との間が離れて、表面実装デバイス3に接着剤4およびカバーレジスト21が付いた状態となる。この場合でも、レジスト12及び配線には、なんら損傷がないため、後の工程により、接着ランド6にカバーレジスト21を再配置することにより、リペアを行うことができる。
以上のように、本実施の形態に係る表面実装デバイスの実装構造体1bでは、絶縁基板11上に接着ランド6とカバーレジスト21との積層体が配置され、カバーレジスト21上に接着剤4が配置されている。カバーレジスト21上に配置された接着剤4により、表面実装デバイス3のプリント基板2bへの実装が補強されている。
また、接着剤4が配置された接着ランド6とカバーレジスト21との積層体は独立している為、接着剤4を取り除く際に、レジスト12および配線を損傷させることなくリペア作業を行うことができる。その結果、リペア作業の高信頼性化と効率化が可能となり、リペア後の、表面実装デバイスプリント基板との接続信頼性や衝撃信頼性が低下することを防ぐことができる。
さらに、従来の配線上のレジストと同様に、上記積層体が金属とレジストとの積層体であるために、従来の構成の接着性のデータを、接着剤4のカバーレジスト21への接着性のデータとしてそのまま用いることができ、新たに接着性の計測を行う手間を省くことができる。
(実施の形態3)
図7は、本発明の実施の形態に係る表面実装デバイスの実装構造体1cにおけるプリント基板2cの構成を示す平面図である。図8は、本実施の形態に係る表面実装デバイスの実装構造体1cの断面図である。なお、本実施の形態に係る表面実装デバイスの実装構造体1cの平面図は、図1と同様であるので省略する。
本実施の形態に係る表面実装デバイスの実装構造体1cは、実施の形態1に係る表面実装デバイスの実装構造体1aの接着ランド6に置き換わってレジスト12とレジスト12上に局部レジスト22が配置されている。すなわち、レジスト12は実施の形態1における絶縁基板11上の接着ランド6に置き換わってその位置にも設けられており、局部レジスト22は表面実装デバイス3が実装されるプリント基板2cの実装領域の四隅の外側のレジスト12上に設けられている。なお、接着剤4は、局部レジスト22上以外には形成されておらず、レジスト12とは接着していない。本実施の形態に係る表面実装デバイスの実装構造体1cにおいて、表面実装デバイスの実装構造体1aと同一の構成要素については、同一の符号を付して説明を省略する。
また、表面実装デバイスの実装構造体1cのリペア工程も、表面実装デバイスの実装構造体1aのリペア工程と同様であるので、説明を省略する。
局部レジスト22としては、シルクレジストを用いることができる。シルクレジストは、レジスト12の色と異なる色のものが好ましい。
表面実装デバイスの実装構造体1cのリペア工程において、表面実装デバイス3をプリント基板2cから剥がす工程の際に、大部分の接着剤4が除去されているので、レジスト12から局部レジスト22を剥がす力が、残っている接着剤4自身が途中で切れる力より強い。このため、表面実装デバイス3をプリント基板2cから剥がす際に、接着剤4が途中で切れる。この場合は、実施の形態1と同様の工程により、リペアを行うことができる。
また、リペア時のプリント基板2cから表面実装デバイス3を取り除いた後に、局部レジスト22上に残った接着剤4をナイフなどで取り去る際に、局部レジスト22にレジスト12の色と異なる色が付いていると、接着剤4を取り除けたか否かが一目でわかる。このため、接着剤4の除去作業を行いすぎて、レジスト12および配線に損傷を与えることを防ぐことができる。
以上のように、本実施の形態に係る表面実装デバイスの実装構造体1cでは、レジスト12上に局部レジスト22が配置され、局部レジスト22上に接着剤4が配置されている。局部レジスト22上に配置された接着剤4により、表面実装デバイス3のプリント基板2cへの実装が補強されている。
また、レジスト12と接着剤4との間に局部レジスト22が配置された構成により、リペア時の接着剤4を取り除く際に、レジスト12および配線を損傷させることなくリペア作業を行うことができる。その結果、リペア作業の高信頼性化と効率化が可能となり、リペア後の、実装構造体における表面実装デバイスとプリント基板との接続信頼性や衝撃信頼性が低下することを防ぐことができる。
実施の形態1〜3においては、プリント基板2a〜2cにおける表面実装デバイスの実装領域の四隅の外側に、接着ランド、カバーレジストまたは、局部レジストを配置する接着領域の例を示した。しかし、本発明のプリント基板はこの構成に限定されない。図9〜図12は、他の構成のプリント基板を示す平面図である。例えば、図9に示すように、接着ランド6bが表面実装デバイスの実装領域の四隅の外側以外に、実装領域における周辺の一部にも配置されていてもよい。さらに、図10に示すように、接着ランド6cが表面実装デバイスの実装領域を完全に囲む形状にすることもできる。
このように、表面実装デバイスをプリント基板に接着剤で接着するための接着領域を表面実装デバイスの実装領域の四隅の外側以外の領域にも設けることにより、表面実装デバイス3のプリント基板への実装補強(特に静的な力に対して)をより大きく行うことができる。
また、図11に示す構成では、ランド5に、絶縁基板11(図3参照)上に敷設された配線23が接続され、これが表面実装デバイスの実装領域から外側へ延びている。接着ランド6bは、配線23と接続しないように、配線23の通路部分が取り除かれている。
また、図12に示す構成では、ランド5に、絶縁基板11上に敷設された配線23が接続され、これが表面実装デバイスの実装領域から外側へ延びている。局部レジスト22は、配線23を跨ぐように配置されている。局部レジスト22は絶縁性の材料により構成されているため、配線23と接触しても影響を与えない。
図11および図12のように配線23を配置することにより、プリント基板における配線の自由度を増すことができる。
なお、接着剤を塗布する接着領域は、接着ランド、カバーレジストおよび、局部レジスト22以外から設けられたものであってもよい。
本発明の実装構造体は、プリント基板のレジストおよび配線に損傷を与えることなく、表面実装デバイスとプリント基板を離すというリペアを行うことができるという効果を有し、半導体装置のプリント基板への実装に利用可能である。
本発明の実施の形態1に係る表面実装デバイスの実装構造体の構成を示す平面図 実施の形態1に係るプリント基板の構成を示す平面図 図1におけるA−A断面図 実施の形態1に係る表面実装デバイスの実装構造体のリペア工程を示す断面図 図4Aのつぎの工程を示す断面図 図4Bのつぎの工程を示す断面図 図4Cのつぎの工程を示す断面図 図4Dのつぎの工程を示す断面図 図4Eのつぎの工程を示す断面図 本発明の実施の形態2に係るプリント基板の構成を示す平面図 実施の形態2に係る表面実装デバイスの実装構造体の断面図 本発明の実施の形態3に係るプリント基板の構成を示す平面図 実施の形態3に係る表面実装デバイスの実装構造体の断面図 本発明のプリント基板の構成を示す平面図 本発明のプリント基板の構成を示す平面図 本発明のプリント基板の構成を示す平面図 本発明のプリント基板の構成を示す平面図 従来の表面実装デバイスの実装構造体の構成を示す断面図 従来の表面実装デバイスの実装構造体のリペア方法において、プリント基板から表面実装デバイスを引き剥がす工程を示す断面図
1a、1b、1c 表面実装デバイスの実装構造体
2a、2b、2c プリント基板
3 表面実装デバイス
4 接着剤
5 ランド
6、6b、6c 接着ランド
11 絶縁基板
12 レジスト
13 はんだボール
14 クリームはんだ
21 カバーレジスト
22 局部レジスト
23 配線

Claims (3)

  1. 表面実装デバイスに設けられた接続端子がはんだによってランドに接続されることにより、当該表面実装デバイスが実装されるプリント基板であって、
    前記表面実装デバイスが実装されるプリント基板の実装領域の周辺に、該表面実装デバイスをそのプリント基板に接着剤で接着するための独立した接着領域を設け、
    前記接着領域はレジストで覆われた箔状ランドであるプリント基板。
  2. 請求項1に記載のプリント基板と、
    前記プリント基板の実装領域にはんだにより実装された表面実装デバイスと、
    前記プリント基板の接着領域に、前記表面実装デバイスを固着する接着剤とを備えている表面実装デバイスの実装構造体。
  3. 請求項に記載の表面実装デバイスの実装構造体のリペア方法であって、
    加熱されたヒートナイフにより前記接着剤の一部を除去した後、前記表面実装デバイスを加熱して、前記接着剤のうち除去されていない残渣接着剤を軟化させると同時に、前記はんだを溶融させ、
    前記残渣接着剤が軟化し、かつ、前記はんだが溶融した状態で、プリント基板から表面実装デバイスを剥がし、
    前記プリント基板を整地する表面実装デバイスの実装構造体のリペア方法。
JP2008061639A 2008-03-11 2008-03-11 表面実装デバイスの実装構造体、そのリペア方法およびプリント基板 Active JP4989528B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008061639A JP4989528B2 (ja) 2008-03-11 2008-03-11 表面実装デバイスの実装構造体、そのリペア方法およびプリント基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008061639A JP4989528B2 (ja) 2008-03-11 2008-03-11 表面実装デバイスの実装構造体、そのリペア方法およびプリント基板

Publications (3)

Publication Number Publication Date
JP2009218436A JP2009218436A (ja) 2009-09-24
JP2009218436A5 JP2009218436A5 (ja) 2011-03-03
JP4989528B2 true JP4989528B2 (ja) 2012-08-01

Family

ID=41190008

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008061639A Active JP4989528B2 (ja) 2008-03-11 2008-03-11 表面実装デバイスの実装構造体、そのリペア方法およびプリント基板

Country Status (1)

Country Link
JP (1) JP4989528B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6665024B2 (ja) * 2016-05-12 2020-03-13 株式会社東海理化電機製作所 モジュール及びその製造方法
JP7451001B2 (ja) 2022-01-11 2024-03-18 デンオン機器株式会社 半導体部品分離装置並びにこれを用いた半導体部品分離及び取付方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH065664A (ja) * 1992-06-17 1994-01-14 Fujitsu Ltd ベアチップのリペア方法と装置
JP2002271014A (ja) * 2001-03-09 2002-09-20 Hitachi Kokusai Electric Inc 電子部品の実装方法
JP4246095B2 (ja) * 2004-03-31 2009-04-02 三菱電機株式会社 半導体パッケージ実装構造および半導体パッケージ実装方法
JP2008016460A (ja) * 2006-06-30 2008-01-24 Toshiba Corp プリント回路板、電子機器

Also Published As

Publication number Publication date
JP2009218436A (ja) 2009-09-24

Similar Documents

Publication Publication Date Title
US6821878B2 (en) Area-array device assembly with pre-applied underfill layers on printed wiring board
EP2141972A1 (en) Component-incorporating module and its manufacturing method
JP5503322B2 (ja) 半導体装置の製造方法
KR20120033973A (ko) 전자 장치의 제조 방법 및 전자 장치
JP2005191156A (ja) 電気部品内蔵配線板およびその製造方法
JP2000340712A (ja) ポリマ補強カラム・グリッド・アレイ
JP4989528B2 (ja) 表面実装デバイスの実装構造体、そのリペア方法およびプリント基板
KR20100095031A (ko) 전자부품 모듈의 제조 방법
TWI419628B (zh) 印刷電路板
JP2009218436A5 (ja)
JP2009021465A (ja) 半導体装置実装構造体およびその製造方法ならびに半導体装置の剥離方法
JP4417294B2 (ja) プローブカード用部品内蔵基板とその製造方法
US8168525B2 (en) Electronic part mounting board and method of mounting the same
JP3918004B2 (ja) 半導体装置のリペア方法
JP5003651B2 (ja) 放熱構造体の製造方法
JP4605176B2 (ja) 半導体搭載基板及び半導体パッケージの製造方法並びに半導体パッケージ
JP4016557B2 (ja) 電子部品の実装構造及び実装方法
JP2012204717A (ja) 電子機器、及び電子部品のリワーク方法
JP2011066122A (ja) 回路基板
JP2003037210A (ja) 半導体装置およびその製造方法
JP6019983B2 (ja) 半導体パッケージの検査方法並びにそれを用いた実装方法および実装構造
JP2011082404A (ja) 半導体装置の製造方法
JP4605177B2 (ja) 半導体搭載基板
JP2003297977A (ja) 電子部品の製造方法
JP2008311459A (ja) 半導体装置実装構造体およびその製造方法ならびに半導体装置の剥離方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110111

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110111

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120223

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120424

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120427

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4989528

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150511

Year of fee payment: 3