JP4989528B2 - 表面実装デバイスの実装構造体、そのリペア方法およびプリント基板 - Google Patents
表面実装デバイスの実装構造体、そのリペア方法およびプリント基板 Download PDFInfo
- Publication number
- JP4989528B2 JP4989528B2 JP2008061639A JP2008061639A JP4989528B2 JP 4989528 B2 JP4989528 B2 JP 4989528B2 JP 2008061639 A JP2008061639 A JP 2008061639A JP 2008061639 A JP2008061639 A JP 2008061639A JP 4989528 B2 JP4989528 B2 JP 4989528B2
- Authority
- JP
- Japan
- Prior art keywords
- adhesive
- printed circuit
- circuit board
- surface mount
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/83909—Post-treatment of the layer connector or bonding area
- H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
Landscapes
- Wire Bonding (AREA)
Description
図1は、本発明の実施の形態1に係る表面実装デバイスの実装構造体1aの構成を示す平面図である。プリント基板2a上に接着剤4により四隅の外側が接着された表面実装デバイス3が配置されている。図2は、プリント基板2aの構成を示す平面図である。プリント基板2aの表面実装デバイス3が実装される実装領域には、例えば銅で形成されたランド5が配置されている。実装領域の四隅の外側に、例えば銅で形成された接着ランド6が配置されている。
図5は、本発明の実施の形態2に係る表面実装デバイスの実装構造体1bにおけるプリント基板2bの構成を示す平面図である。図6は、本実施の形態に係る表面実装デバイスの実装構造体1bの断面図である。なお、本実施の形態に係る表面実装デバイスの実装構造体1bの平面図は、図1と同様であるので図示を省略する。
図7は、本発明の実施の形態3に係る表面実装デバイスの実装構造体1cにおけるプリント基板2cの構成を示す平面図である。図8は、本実施の形態に係る表面実装デバイスの実装構造体1cの断面図である。なお、本実施の形態に係る表面実装デバイスの実装構造体1cの平面図は、図1と同様であるので省略する。
2a、2b、2c プリント基板
3 表面実装デバイス
4 接着剤
5 ランド
6、6b、6c 接着ランド
11 絶縁基板
12 レジスト
13 はんだボール
14 クリームはんだ
21 カバーレジスト
22 局部レジスト
23 配線
Claims (3)
- 表面実装デバイスに設けられた接続端子がはんだによってランドに接続されることにより、当該表面実装デバイスが実装されるプリント基板であって、
前記表面実装デバイスが実装されるプリント基板の実装領域の周辺に、該表面実装デバイスをそのプリント基板に接着剤で接着するための独立した接着領域を設け、
前記接着領域はレジストで覆われた箔状ランドであるプリント基板。 - 請求項1に記載のプリント基板と、
前記プリント基板の実装領域にはんだにより実装された表面実装デバイスと、
前記プリント基板の接着領域に、前記表面実装デバイスを固着する接着剤とを備えている表面実装デバイスの実装構造体。 - 請求項2に記載の表面実装デバイスの実装構造体のリペア方法であって、
加熱されたヒートナイフにより前記接着剤の一部を除去した後、前記表面実装デバイスを加熱して、前記接着剤のうち除去されていない残渣接着剤を軟化させると同時に、前記はんだを溶融させ、
前記残渣接着剤が軟化し、かつ、前記はんだが溶融した状態で、プリント基板から表面実装デバイスを剥がし、
前記プリント基板を整地する表面実装デバイスの実装構造体のリペア方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008061639A JP4989528B2 (ja) | 2008-03-11 | 2008-03-11 | 表面実装デバイスの実装構造体、そのリペア方法およびプリント基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008061639A JP4989528B2 (ja) | 2008-03-11 | 2008-03-11 | 表面実装デバイスの実装構造体、そのリペア方法およびプリント基板 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2009218436A JP2009218436A (ja) | 2009-09-24 |
JP2009218436A5 JP2009218436A5 (ja) | 2011-03-03 |
JP4989528B2 true JP4989528B2 (ja) | 2012-08-01 |
Family
ID=41190008
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008061639A Active JP4989528B2 (ja) | 2008-03-11 | 2008-03-11 | 表面実装デバイスの実装構造体、そのリペア方法およびプリント基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4989528B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6665024B2 (ja) * | 2016-05-12 | 2020-03-13 | 株式会社東海理化電機製作所 | モジュール及びその製造方法 |
JP7451001B2 (ja) | 2022-01-11 | 2024-03-18 | デンオン機器株式会社 | 半導体部品分離装置並びにこれを用いた半導体部品分離及び取付方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH065664A (ja) * | 1992-06-17 | 1994-01-14 | Fujitsu Ltd | ベアチップのリペア方法と装置 |
JP2002271014A (ja) * | 2001-03-09 | 2002-09-20 | Hitachi Kokusai Electric Inc | 電子部品の実装方法 |
JP4246095B2 (ja) * | 2004-03-31 | 2009-04-02 | 三菱電機株式会社 | 半導体パッケージ実装構造および半導体パッケージ実装方法 |
JP2008016460A (ja) * | 2006-06-30 | 2008-01-24 | Toshiba Corp | プリント回路板、電子機器 |
-
2008
- 2008-03-11 JP JP2008061639A patent/JP4989528B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2009218436A (ja) | 2009-09-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6821878B2 (en) | Area-array device assembly with pre-applied underfill layers on printed wiring board | |
EP2141972A1 (en) | Component-incorporating module and its manufacturing method | |
JP5503322B2 (ja) | 半導体装置の製造方法 | |
KR20120033973A (ko) | 전자 장치의 제조 방법 및 전자 장치 | |
JP2005191156A (ja) | 電気部品内蔵配線板およびその製造方法 | |
JP2000340712A (ja) | ポリマ補強カラム・グリッド・アレイ | |
JP4989528B2 (ja) | 表面実装デバイスの実装構造体、そのリペア方法およびプリント基板 | |
KR20100095031A (ko) | 전자부품 모듈의 제조 방법 | |
TWI419628B (zh) | 印刷電路板 | |
JP2009218436A5 (ja) | ||
JP2009021465A (ja) | 半導体装置実装構造体およびその製造方法ならびに半導体装置の剥離方法 | |
JP4417294B2 (ja) | プローブカード用部品内蔵基板とその製造方法 | |
US8168525B2 (en) | Electronic part mounting board and method of mounting the same | |
JP3918004B2 (ja) | 半導体装置のリペア方法 | |
JP5003651B2 (ja) | 放熱構造体の製造方法 | |
JP4605176B2 (ja) | 半導体搭載基板及び半導体パッケージの製造方法並びに半導体パッケージ | |
JP4016557B2 (ja) | 電子部品の実装構造及び実装方法 | |
JP2012204717A (ja) | 電子機器、及び電子部品のリワーク方法 | |
JP2011066122A (ja) | 回路基板 | |
JP2003037210A (ja) | 半導体装置およびその製造方法 | |
JP6019983B2 (ja) | 半導体パッケージの検査方法並びにそれを用いた実装方法および実装構造 | |
JP2011082404A (ja) | 半導体装置の製造方法 | |
JP4605177B2 (ja) | 半導体搭載基板 | |
JP2003297977A (ja) | 電子部品の製造方法 | |
JP2008311459A (ja) | 半導体装置実装構造体およびその製造方法ならびに半導体装置の剥離方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110111 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120223 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120405 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120424 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120427 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4989528 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150511 Year of fee payment: 3 |