JP5003651B2 - 放熱構造体の製造方法 - Google Patents
放熱構造体の製造方法 Download PDFInfo
- Publication number
- JP5003651B2 JP5003651B2 JP2008276530A JP2008276530A JP5003651B2 JP 5003651 B2 JP5003651 B2 JP 5003651B2 JP 2008276530 A JP2008276530 A JP 2008276530A JP 2008276530 A JP2008276530 A JP 2008276530A JP 5003651 B2 JP5003651 B2 JP 5003651B2
- Authority
- JP
- Japan
- Prior art keywords
- heat dissipation
- sheet
- heat
- electronic component
- dissipation sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Description
用意された放熱シート(30)を引っ張って前記放熱シート(30)の弾性変形領域内にて伸張した状態とし、この状態で前記放熱シート(30)の他面に台紙(30)aを貼り付ける台紙貼り付け工程と、
次に、前記放熱シート(30)の一面のうち前記ウェハ(100)のダイシングラインに相当する部位を、カットして当該一面に隙間を形成する隙間形成工程と、
次に、前記放熱シート(30)の一面に、前記ウェハ(100)を貼り付けるウェハ貼り付け工程と、
次に、前記台紙(30a)を取り除くことにより、前記放熱シート(30)のうち前記ダイシングラインに相当する部位が除かれた状態とする台紙除去工程と、
続いて、離型フィルムとしてのダイシングシート(200)を前記放熱シート(30)の前記他面に貼り付けるダイシングシート貼り付け工程と、
次に、前記ウェハ(100)をダイシングカットして、個々の前記電子部品(20)に個片化することにより、前記放熱シート(30)の一面に前記電子部品(20)が貼り付けられ、前記放熱シート(30)の他面に前記ダイシングテープ(200)が貼り付けられた状態とするダイシング工程と、
その後、前記放熱シート(30)の前記他面と前記離型フィルム(30b)との接合力を、前記離型フィルム(30b)を前記放熱シート(30)の前記他面に貼り付けた時よりも低下させることにより、前記放熱シート(30)の前記一面と前記電子部品(20)との接合力よりも、前記放熱シート(30)の前記他面と前記離型フィルム(30b)との接合力を小さくする接合力低下工程と、
次に、前記放熱シート(30)の前記他面から前記ダイシングシート(200)を除去するダイシングシート除去工程と、を行い、
続いて、前記電子部品(20)の熱を放熱する放熱部材(40)に前記放熱シート(30)の前記他面を貼り付けることにより、前記放熱シート(30)を介して前記電子部品(20)と前記放熱部材(40)とを熱的に接続してなる放熱構造体を製造することを特徴とする。
図1は、本発明の第1実施形態に係る放熱構造体S1の概略断面構成を示す図である。本実施形態の放熱構造体S1は、大きくは、基板10の一面上に搭載された電子部品20と、その上に放熱シート30を介して熱的に接合された放熱部材40と、を備えており、電子部品20の駆動時の熱は、放熱部材40を介して外部に放熱されるように構成されている。
図5は、本発明の第2実施形態に係る放熱シート30の使用前の単品の状態を示す概略断面図であり、図6は、この放熱シート30を用いた本実施形態の製造方法における離型フィルム除去工程の後のワークを示す概略断面図である。本実施形態は、上記第1実施形態に比べて、放熱シート30の構成が相違するものであり、ここでは、その相違点を中心に述べることとする。
図7は、本発明の第3実施形態に係る放熱構造体の製造方法の要部を示す工程図であり、放熱シート30を用意し、この放熱シート30の一面、他面に電子部品20、離型フィルム200を貼り付けるまでの工程を示している。ここでは、上記第1実施形態との相違点を中心に述べることとする。
図9は、本発明の第4実施形態に係る放熱構造体の製造方法の要部を示す工程図であり、放熱シート30を用意し、この放熱シート30の一面、他面に電子部品20、離型フィルム200を貼り付けるまでの工程を示している。本実施形態は、上記第3実施形態の製造方法を変形したものであり、ここでは、上記第3実施形態との相違点を中心に述べることとする。
図10は、本発明の第5実施形態に係る放熱構造体の製造方法の要部を示す工程図、図11は、図10に続く製造方法の要部を示す工程図であり、これら図10、図11は、台紙30a付きの放熱シート30を用意し、この放熱シート30の一面、他面に電子部品20、離型フィルム200を貼り付けるまでの工程を示している。
以上、述べてきたように、離型フィルム除去工程としては、放熱シートの一面、他面に電子部品、離型フィルムを貼り付けた状態から、電子部品−シート間接合力よりも、フィルム−シート間接合力を小さくすることにより、放熱シートの他面から離型フィルムを除去するものであればよく、離型フィルムを剥がして除去することに限定されるものではない。たとえば、剥離フィルムとして、熱もしくはUV光などで分解・消滅する素材を使用すれば、接合力低下工程を行った後、離型フィルムを分解・消滅により除去することが可能となる。
30 放熱シート
30b 離型フィルム
40 放熱部材
Claims (1)
- 駆動時に発熱する電子部品(20)を製造するためのウェハ(100)と、前記ウェハ(100)と同等以上のサイズを有し、一面およびこれとは反対側の他面が、貼り付けを行う貼り付け面として構成されている放熱シート(30)とを用意し、
用意された前記放熱シート(30)を引っ張って前記放熱シート(30)の弾性変形領域内にて伸張した状態とし、この状態で前記放熱シート(30)の前記他面に台紙(30)aを貼り付ける台紙貼り付け工程と、
次に、前記放熱シート(30)の前記一面のうち前記ウェハ(100)のダイシングラインに相当する部位を、カットして当該一面に隙間を形成する隙間形成工程と、
次に、前記放熱シート(30)の前記一面に、前記ウェハ(100)を貼り付けるウェハ貼り付け工程と、
次に、前記台紙(30a)を取り除くことにより、前記放熱シート(30)のうち前記ダイシングラインに相当する部位が除かれた状態とする台紙除去工程と、
続いて、離型フィルムとしてのダイシングシート(200)を前記放熱シート(30)の前記他面に貼り付けるダイシングシート貼り付け工程と、
次に、前記ウェハ(100)をダイシングカットして、個々の前記電子部品(20)に個片化することにより、前記放熱シート(30)の前記一面に前記電子部品(20)が貼り付けられ、前記放熱シート(30)の前記他面に前記ダイシングテープ(200)が貼り付けられた状態とするダイシング工程と、
その後、前記放熱シート(30)の前記他面と前記離型フィルム(30b)との接合力を、前記離型フィルム(30b)を前記放熱シート(30)の前記他面に貼り付けた時よりも低下させることにより、前記放熱シート(30)の前記一面と前記電子部品(20)との接合力よりも、前記放熱シート(30)の前記他面と前記離型フィルム(30b)との接合力を小さくする接合力低下工程と、
次に、前記放熱シート(30)の前記他面から前記ダイシングシート(200)を除去するダイシングシート除去工程と、を行い、
続いて、前記電子部品(20)の熱を放熱する放熱部材(40)に前記放熱シート(30)の前記他面を貼り付けることにより、前記放熱シート(30)を介して前記電子部品(20)と前記放熱部材(40)とを熱的に接続してなる放熱構造体を製造することを特徴とする放熱構造体の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008276530A JP5003651B2 (ja) | 2008-10-28 | 2008-10-28 | 放熱構造体の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008276530A JP5003651B2 (ja) | 2008-10-28 | 2008-10-28 | 放熱構造体の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010108969A JP2010108969A (ja) | 2010-05-13 |
JP5003651B2 true JP5003651B2 (ja) | 2012-08-15 |
Family
ID=42298148
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008276530A Expired - Fee Related JP5003651B2 (ja) | 2008-10-28 | 2008-10-28 | 放熱構造体の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5003651B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5819899B2 (ja) * | 2013-09-11 | 2015-11-24 | 日東電工株式会社 | フリップチップ型半導体裏面用フィルム及びその用途 |
JP6339619B2 (ja) * | 2016-03-31 | 2018-06-06 | 古河電気工業株式会社 | 電子デバイスパッケージ用テープ |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0818171A (ja) * | 1994-07-01 | 1996-01-19 | Shin Etsu Chem Co Ltd | フレキシブル印刷回路用基板 |
JP3072491U (ja) * | 2000-04-13 | 2000-10-20 | 富士高分子工業株式会社 | 保護フィルム付きシリコーンゲル放熱シート |
JP2002084083A (ja) * | 2000-07-06 | 2002-03-22 | Fuji Kobunshi Kogyo Kk | 放熱シート製品 |
JP2007249016A (ja) * | 2006-03-17 | 2007-09-27 | Citizen Miyota Co Ltd | 液晶パネルの製造方法 |
JP2007150349A (ja) * | 2007-02-09 | 2007-06-14 | Shin Etsu Chem Co Ltd | 熱軟化性熱伝導性部材 |
-
2008
- 2008-10-28 JP JP2008276530A patent/JP5003651B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2010108969A (ja) | 2010-05-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5161732B2 (ja) | 半導体装置の製造方法 | |
TWI523162B (zh) | 含保護性散熱片的晶片等級封裝 | |
JP5983032B2 (ja) | 半導体パッケージ及び配線基板ユニット | |
JP4992904B2 (ja) | 半導体装置の製造方法 | |
WO1998002919A1 (fr) | Procede et moule de fabrication d'un dispositif a semiconducteur, dispositif a semiconducteur, et procede de montage du dispositif | |
JP2011082287A (ja) | 半導体装置及びその製造方法 | |
JP2008135521A (ja) | 半導体装置およびその製造方法 | |
JP2002319647A (ja) | 半導体装置の製造方法 | |
JP5350980B2 (ja) | Led素子の製造方法 | |
JPWO2008038345A6 (ja) | 半導体装置の製造方法 | |
US20060209514A1 (en) | Semiconductor device and manufacturing method therefor | |
JP2958692B2 (ja) | ボールグリッドアレイ半導体パッケージ用部材、その製造方法、及びボールグリッドアレイ半導体パッケージの製造方法 | |
JP5003651B2 (ja) | 放熱構造体の製造方法 | |
JP5180137B2 (ja) | 半導体装置の製造方法 | |
JP2007188944A (ja) | 半導体装置の製造方法 | |
JP2009302556A (ja) | 半導体装置 | |
CN210575901U (zh) | 具有高散热性的板级扇出封装结构 | |
JP5282981B2 (ja) | 素子搭載基板の製造方法 | |
JP2017152617A (ja) | 電子部品及び電子部品の製造方法 | |
JP4989528B2 (ja) | 表面実装デバイスの実装構造体、そのリペア方法およびプリント基板 | |
JP2007250906A (ja) | 半導体装置及びその製造方法 | |
JP3933910B2 (ja) | 半導体装置の製造方法および積層構造体の製造方法 | |
JP2002033343A (ja) | 電子部品の製造方法 | |
JP2011082404A (ja) | 半導体装置の製造方法 | |
JP2003179184A (ja) | 半導体装置及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110111 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120127 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120131 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120330 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120424 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120507 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150601 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150601 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |