JP3933910B2 - 半導体装置の製造方法および積層構造体の製造方法 - Google Patents
半導体装置の製造方法および積層構造体の製造方法 Download PDFInfo
- Publication number
- JP3933910B2 JP3933910B2 JP2001332627A JP2001332627A JP3933910B2 JP 3933910 B2 JP3933910 B2 JP 3933910B2 JP 2001332627 A JP2001332627 A JP 2001332627A JP 2001332627 A JP2001332627 A JP 2001332627A JP 3933910 B2 JP3933910 B2 JP 3933910B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor element
- semiconductor device
- substrate
- tape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
- H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体素子を搭載する基板に開口部を設け、そこに半導体素子を配置して構成される薄型化に対応した半導体装置およびその製造方法ならびに積層構造体に関するものである。
【０００２】
【従来の技術】
近年の電子機器の小型化、軽量化に伴って、電子機器に搭載されている半導体装置に対しても、実装密度の向上、薄型化等の要求がある。
【０００３】
例えば、特開平１０−１８９６３８号公報には、図６に示すような構造の半導体パッケージ９０が開示されている。
【０００４】
上記公報の半導体パッケージ９０は、基板１０１の開口部に半導体チップ１０２が埋め込まれており、ワイヤーボンド１０３を形成後、一方の面が封止樹脂１０４で覆われている。
【０００５】
さらに、基板１０１の表面には、配線パターン９２が形成され、該配線パターン９２をソルダーレジスト９３で覆うことで保護している。そして、ソルダーレジスト９３上には、配線パターン９２と電気的に接続された接続用端子１０５が設けられ、他の装置との接続に使用される。一方、基板１０１の裏面には、ＴＡＢテープ９４を介してスティッフナー９１が貼り付けられており、ＴＡＢテープ９１を補強している。
【０００６】
上記公報の半導体パッケージ９０によれば、安価かつ容易に構成できるＢＧＡ型半導体装置を得ることができる。
【０００７】
しかし、半導体パッケージ９０は、半導体チップ１０２を基板１０１の開口部に埋め込んでいる点については薄型化に有効であるものの、基板１０１の裏面に補強基板としてのスティッフナー９１を備えている点については、薄型化には不向きである。
【０００８】
そこで、図７（ａ）および図７（ｂ）に示すように、基板１０１の開口部に半導体チップ１０２が埋め込まれた図６の半導体パッケージ９０と同様の構造であって、裏面のスティッフナー９１を除去した半導体パッケージ１００が用いられている。
【０００９】
この構成によれば、図７（ｃ）に示すように、複数の半導体パッケージ１００ａ〜１００ｄを積層して積層構造体１２０を構成した場合には、従来の半導体パッケージを積層して構成される積層構造体よりも厚さを薄くできるため、半導体装置の実装密度の向上および薄型化の要求に対応できる。
【００１０】
【発明が解決しようとする課題】
しかしながら、図７（ａ）に示す従来の半導体パッケージ１００は、より薄型の半導体パッケージを実現した点では有効であるものの、基板１０１に開口部を設けて半導体チップ１０２を嵌め込み、一方の面から封止樹脂１０４で半導体チップ１０２を封止すると共に固定し、補強基板としてのスティッフナー９１を除去しているため、その封止面とは反対の面は半導体チップ１０２が露出した状態になる。
【００１１】
このため、露出した半導体チップ１０２に直接衝撃が加わってクラックが発生したり、半導体チップ１０２に光が照射されて悪影響を受けたりする、あるいはこの半導体パッケージ１００を複数積層した積層構造体の状態において、各半導体パッケージ１００の間にクリアランスがない等の問題が生じる。
【００１２】
上記従来の半導体パッケージ１００は、図８（ａ）〜図８（ｆ）に示すような製造工程を経て製造される。
【００１３】
すなわち、図８（ａ）に示すように、個片化する前の基板１０１’にサポートテープ（補助テープ）１０６を貼り付けると共に、基板１０１’の開口部に半導体チップ１０２を配置して、サポートテープ１０６により半導体チップ１０２を保持する。
【００１４】
次に、図８（ｂ）に示すように、ワイヤーボンド１０３を形成し、図８（ｃ）に示すように、半導体チップ１０２の一方の面を封止樹脂１０４で封止する。
【００１５】
そして、図８（ｄ）に示すように、図示しないランド上に接続用端子１０５を形成する。
【００１６】
この後、上記従来の半導体パッケージ１００では、図８（ｅ）に示すように、サポートテープ１０６が基板１０１’から剥がされるため、半導体チップ１０２の一方の面は完全に露出してしまう。
【００１７】
最後に、基板１０１’を、図８（ｆ）に示すように、個々の半導体パッケージ１００の基板１０１を個片化して、半導体パッケージ１００が形成される。
【００１８】
さらに、この半導体パッケージ１００を複数積層して積層構造体１２０を構成する場合には、図８（ｇ）に示すように、接続用端子１０５を介して複数の半導体パッケージ１００ａ〜１００ｄを接続し、図８（ｈ）に示すように、半導体パッケージ１００ｄの接続用端子１０５を介して実装基板１３０に実装される。
【００１９】
以上のように、従来の半導体パッケージ１００は、製造工程において、基板１０１’の一方の面に貼り付けられていたサポートテープ１０６を全て引き剥がしているため、上記半導体パッケージ１００を複数積層した積層構造体１２０の状態において、例えば、半導体パッケージ１００ａおよび半導体パッケージ１００ｂのように、隣り合う半導体パッケージ１００の間にはクリアランスがないことになる。よって、半導体パッケージ１００に外部から熱が加わる等して反りが発生した場合には、反りが吸収されるクリアランスが全くないため反りの応力を緩和することができず、半導体パッケージ１００ａと半導体パッケージ１００ｂとの接続部分にストレスがかかって接続不良の原因となってしまう。
【００２０】
さらに、半導体チップ１０２の一方の面が露出し、半導体チップ１０２にクラックが発生したり、遮光性が低い等の問題も生じてしまう。
【００２１】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、安価かつ容易に半導体素子の露出部分を保護することで、耐クラック性、遮光性を向上させることができるとともに、積層構造体の状態においても、積層された半導体パッケージ間にクリアランスを確保できる半導体装置および積層構造体を提供することにある。
【００２２】
【課題を解決するための手段】
本発明の半導体装置は、上記の課題を解決するために、基板と、該基板に形成された開口部に搭載された半導体素子と、該半導体素子の一方の面を封止する封止樹脂と、接続用端子とを備え、上記半導体素子の他方の面側の一部には、製造工程において上記半導体素子を保持するために上記基板に貼り付けられた補助テープが残されていることを特徴としている。
【００２３】
上記の構成によれば、積層構造体を構成した場合において、積層した半導体装置間に上記補助テープが存在することになるため、クリアランスを確保でき、半導体装置に生じる反りを吸収して、半導体装置間の接続信頼性を向上することができる。さらに、半導体素子の封止面側とは反対の面における半導体素子の露出部分に補助テープが残されている場合には、従来の半導体装置と比較して、耐クラック性、遮光性に優れた半導体装置を得ることができる。
【００２４】
すなわち、本発明の半導体装置によれば、半導体装置における半導体素子の露出面側に補助テープが残されているため、積層構造体の状態において、各半導体装置間にクリアランスを設けることができる。よって、半導体装置に反りが発生した場合でも、半導体装置を反らせるだけのスペースとして上記クリアランスが存在するため、半導体装置間の接続部分、つまり接続用端子と接続用ランドとの接合部分にストレスがかかることを防止して、半導体装置間の接続信頼性を確保できる。
【００２５】
さらに、半導体素子の露出面に補助テープが残されている場合には、半導体素子を保護することができる。よって、半導体素子に直接加えられる衝撃を吸収することができ、半導体素子が受けるダメージを緩和することができる。さらに、半導体素子の露出面に直接光が照射されることを防止し、遮光性についても向上させることができる。
【００２６】
なお、本発明で用いられているような基板に開口部を設け、封止樹脂により半導体素子を基板に固定したタイプの半導体装置は、総厚が半導体素子と封止樹脂の厚みだけになるため、従来の基板上に半導体素子を搭載したタイプの半導体装置と比較して、基板の厚さ分だけ総厚を薄くすることができ、薄型の半導体装置を構成する場合には特に有効な半導体装置である。
【００２７】
また、本発明の半導体装置に設けられている補助テープは、ワイヤボンド時の半導体素子の基板への固定と、樹脂封止時に封止樹脂が漏れることを予防するために設けられているものであり、一般的にポリイミド、ポリアミドイミド等の材料を主成分とするテープである。
【００２８】
上記補助テープは、少なくとも、上記接続用端子の接続ランド部分以外に残されていることがより好ましい。
【００２９】
これにより、製造工程において半導体素子の露出面側における基板に貼り付けられた補助テープのうち、少なくとも、接続用端子の接続ランド部分に貼り付けられた補助テープを剥がすことで、積層構造体を構成する場合であっても、接続用端子との接続に必要な接続用ランドからは補助テープが剥がされているため、半導体装置間の接続を確保することができるとともに、半導体装置間のクリアランスを確保できる。
【００３０】
上記補助テープは、上記半導体素子の他方の面における露出部分に残されていることがより好ましい。
【００３１】
これにより、半導体素子の露出部分を保護することができる。よって、半導体素子に直接加えられる衝撃を吸収して、半導体素子が受けるダメージを緩和することができ、従来の半導体装置よりも半導体素子における耐クラック性を向上させることができる。さらに、半導体素子の露出部分に光が照射されることを防止し、従来の半導体装置よりも遮光性を向上させることができる。
【００３２】
上記補助テープは、上記基板あるいは上記半導体素子上に残される所望の部分が他の部分よりも剥がれにくい性質を有していることがより好ましい。
【００３３】
これにより、製造工程において、補助テープを剥がす際に所望の部分だけに選択的に補助テープを残すことが容易になる。
【００３４】
上記のような性質の補助テープとしては、例えば、所望の位置に合わせて形成されたミシン目を貼り付け前に予め形成したテープがある。これにより、所望の位置に補助テープを残すことが容易になり、上記の効果を得ることができる。また、半導体素子の露出部分に選択的に補助テープを残す場合には、半導体素子の外周部に露出した封止樹脂と同じ材質の接着剤を用いたテープを用いてもよい。これにより、補助テープの接着力が封止樹脂との接着部分だけ強くなるため、容易に該露出部分にだけ補助テープを残すことができる。さらに、ＵＶ（紫外線）照射により粘着力が低下する接着剤を使用した補助テープを用いてもよい。これにより、マスク等を被せて補助テープにおける所望の位置に対応する部分以外にＵＶ照射することで、上記の効果を得ることができる。
【００３５】
また、上記補助テープは、熱伝導率の高い材料を含んでいることがより好ましい。
【００３６】
これにより、半導体装置が搭載している半導体素子が発熱した場合でも、補助テープを介して熱を効率的に放出することができ、半導体装置の温度上昇を防止することができる。
【００３７】
なお、熱伝導率の高い材料としては、アルミニウムや銅等の金属を用いることができる。このアルミニウムや銅は、半導体素子の材料であるシリコンよりも軟質であるため、半導体素子の露出部分に加えられた衝撃を吸収する上で特に有効である。
【００３８】
また、上記熱伝導率の高い材料は、上記補助テープにおける、少なくとも上記半導体素子の電源配線パターンに対応する部分に含まれていることがより好ましい。
【００３９】
これにより、少なくとも半導体素子における最も発熱しやすい電源配線パターンに沿って熱伝導率の高い補助テープの部分が設けられているため、補助テープにおける熱伝導率の高い部分から効率的に熱を放出することができる。よって、放熱性に優れ、半導体装置の温度上昇を防止した半導体装置を得ることができる。
【００４０】
なお、熱伝導率の高い材料が半導体素子の電源配線パターンに対応する部分に含まれている補助テープとは、具体的には、金属箔が半導体素子の露出部分における電源配線パターンに対応する部分に設けられている補助テープ等である。
【００４１】
本発明の積層構造体は、上記の課題を解決するために、上記半導体装置を複数積層して構成されることを特徴としている。
【００４２】
上記の構成によれば、積層構造体を構成する各半導体装置の間にクリアランスが設けられるため、半導体装置に発生する反りを吸収し、半導体装置間における接続信頼性を向上させることができる。さらに、半導体素子の露出部分に補助テープを残した場合には、半導体素子を保護することができ、耐クラック性および遮光性に優れた半導体装置を得ることができ、結果として、耐クラック性および遮光性に優れた積層構造体を得ることができる。
【００４３】
本発明の半導体装置の製造方法は、上記の課題を解決するために、製造工程において、半導体素子を保持するために基板の一方の面に貼り付けられた補助テープ上における上記基板に形成された開口部に半導体素子を載置し、該半導体素子における上記補助テープ側とは反対側の面を封止樹脂により封止して上記半導体素子を固定した後、少なくとも上記半導体素子の露出面側の一部には上記補助テープが残るように上記補助テープを剥がすことを特徴としている。
【００４４】
上記の製造方法によれば、半導体素子の露出面側に製造工程で使用される補助テープを残すことができる。よって、特別な工程を増やすことなく従来と同様の製造工程において、低コストかつ簡易な方法で、接続信頼性、耐クラック性、遮光性に優れた半導体装置を得ることができる。
【００４５】
すなわち、従来の半導体装置の製造方法では、その製造工程において、半導体素子の一方の面を封止樹脂により封止した後、半導体素子を支えるために基板における封止面とは反対側の面に貼り付けられていた補助テープは全て剥がされる。よって、半導体素子の一方の面が露出した状態となるため、積層構造体を形成した場合の各半導体装置間の接続信頼性、耐クラック性、遮光性に問題が生じる。
【００４６】
そこで、本発明の半導体装置の製造方法によれば、補助テープを基板から剥がす工程において、半導体素子の露出面側に補助テープを残すように補助テープを剥がしているため、積層構造体の状態で各半導体装置間にクリアランスを確保できる。よって、半導体装置に反りが生じた場合でも反りを吸収することができ、半導体装置間の接続部分にストレスがかかることを防止して、接続信頼性に優れた半導体装置を得ることができる。さらに、半導体素子の露出部分に補助テープを残した場合には、半導体素子を保護することができ、半導体素子の一方の面が露出した従来の半導体装置よりも、半導体素子の耐クラック性、遮光性を向上させることができる。
【００４７】
なお、上記補助テープは、片面に接着剤を備えた粘着テープであって、基板の開口部に半導体素子を埋め込むタイプの半導体装置の製造工程において使用されており、半導体素子を封止樹脂により固定する前の工程で半導体素子を保持するために基板に貼り付けられているポリアミド、ポリアミドイミド等を主成分とするテープのことをいう。
【００４８】
また、本発明の半導体装置の製造方法は、上記の課題を解決するために、基板と、該基板に形成された開口部に搭載された半導体素子と、該半導体素子の一方の面を封止する封止樹脂と、接続用端子とを備えた半導体装置を製造する半導体装置の製造方法であって、上記半導体素子の他方の面側の一部には、製造工程において上記半導体素子を保持するために上記基板に貼り付けた補助テープを残し、上記補助テープは、上記半導体素子の露出部分の外周部に露出している上記封止樹脂と同一系の接着剤が用いられていることにより上記基板あるいは上記半導体素子上に残される所望の部分が他の部分よりも剥がれにくい性質を有しており、上記補助テープを残す所望の位置に合わせて形成されたミシン目を貼り付け前に予め形成することを特徴としている。
【００４９】
【発明の実施の形態】
本発明の半導体装置およびその製造方法ならびに積層構造体に関する一実施形態について、図１（ａ）〜図５に基づいて説明すれば以下のとおりである。
【００５０】
本実施形態の半導体パッケージ（半導体装置）１０は、図１（ａ）に示すように、基板１１、半導体チップ（半導体素子）１２、Ａｕワイヤ１３、封止樹脂１４、接続用端子１５およびサポートテープ（補助テープ）１６、接続用端子１５の接続用ランド１８を備えている。
【００５１】
基板１１には、表面に半導体チップ１２と接続用端子１５とを接続するための図示しない配線パターンが形成され、中央部付近に半導体チップ１２を埋め込むための開口部１７が設けられている。
【００５２】
半導体チップ１２は、基板１１の開口部１７に埋め込まれ、一方の面が封止樹脂１４で封止されると共に、他方の面がサポートテープ１６で覆われている。
【００５３】
Ａｕワイヤ１３は、図示しない基板１１上に形成された配線パターンを介して、半導体チップ１２と接続用端子１５とを電気的に接続するために設けられている。
【００５４】
封止樹脂１４は、半導体チップ１２の一方の面を封止すると共に、基板１１に対して半導体チップ１２を固定する役割を果たしている。
【００５５】
接続用端子１５は、半導体パッケージ１０を図示しない実装基板に実装する際や、図１（ｃ）に示すように、複数の半導体パッケージ１０、すなわち半導体パッケージ１０ａ〜１０ｄを積層して積層構造体２０を構成する際に各半導体パッケージ１０ａ〜１０ｄ同士を電気的に接続するために設けられている。
【００５６】
積層構造体２０のような構成は、同じ機能あるいは異なる機能を備えた半導体チップ１２を基板面積を増大することなく搭載できる点で、近年の装置の小型化や実装密度の増大化に対応可能な有効な手段として用いられている。
【００５７】
サポートテープ１６は、基板１１との接触面に接着剤を有し、ワイヤボンド時の半導体チップ１２の基板１１への固定、樹脂封止時の封止樹脂１４が漏れることを予防するために設けられている。
【００５８】
なお、このサポートテープ１６は、一般的にポリイミド、ポリアミドイミド等の半導体チップ１２を構成するシリコン等の弾性率の低い材料を主成分とし、裏面露出構造の半導体パッケージにおける従来の製造工程においては、封止樹脂１４により半導体チップ１２が固定された後は、全て剥がされ廃棄されるものである。
【００５９】
開口部１７は、基板１１を貫通しており、半導体チップ１２サイズよりも若干大き目の穴として形成されている。
【００６０】
接続用ランド１８は、後述する積層構造体２０を形成する際、つまり複数の半導体パッケージ１０を積層する際に、接続用端子１５と接続され、各半導体パッケージ１０間の電気的接続を行うためのランドである。
【００６１】
本実施形態の半導体パッケージ１０は、特に、半導体パッケージ１０の半導体チップ１２が封止樹脂１４により封止された封止面とは反対の面（以下、単に裏面と示す）における半導体チップ１２の露出部分がサポートテープ１６により覆われている。
【００６２】
これにより、従来露出していた半導体チップ１２の一方の面をサポートテープ１６で保護することができ、半導体チップ１２が露出している裏面側に直接衝撃が加えられた場合や、外部から熱が与えられた場合でも、従来の半導体パッケージよりも耐クラック性に優れた半導体パッケージ１０を得ることができる。
【００６３】
また、従来の半導体パッケージを複数積層して構成される積層構造体においては、半導体パッケージ間にクリアランスが設けられていないため、半導体パッケージに反りが生じた場合には、半導体パッケージ間の接続部分にストレスが集中してしまう。
【００６４】
例えば、接続用端子１５としてハンダボールを用い、このハンダボールと樹脂封止面とが同一平面上に存在するとする。ハンダボールが、０．５ｍｍピッチ、基板１１からの高さ０．２５ｍｍ、基板１１からの樹脂封止部の高さが０．２０ｍｍの半導体パッケージ１０を積層する場合には、リフロー法により各半導体パッケージ１０間の接続を行うが、リフロー工程中にハンダボールが溶融して半導体パッケージ１０間の距離が狭くなり、リフロー工程後は半導体パッケージ１０間のクリアランスはほぼ０になってしまう。
【００６５】
本実施形態の半導体パッケージ１０においては、図１（ｃ）に示すように、積層構造体２０を構成する各半導体パッケージ１０ａ〜１０ｄ間にはサポートテープ１６が設けられることになるため、クリアランスを確保し、半導体パッケージ１０ａ〜１０ｄに反りが生じた場合でも、反りを吸収して接続部分にストレスの発生を防止できる。よって、接続信頼性に優れた半導体パッケージ１０を得ることができる。
【００６６】
さらに、従来の半導体パッケージでは、上記のようなクリアランスがないため、半導体チップから生じる熱を放熱することが難しいが、図１（ｃ）の積層構造体２０においては、各半導体パッケージ１０ａ〜１０ｄの間にサポートテープ１６が存在するために、直接半導体チップ１２の露出部分と隣の半導体パッケージ１０の封止樹脂１４とが接触することを防止できる。よって、半導体パッケージ１０の封止樹脂１４と半導体チップ１２の露出部分との間にクリアランスを設けた場合と同じ状態にでき、半導体チップ１２に与えられた機械的・熱的ストレスを緩和し、半導体チップ１２におけるクラックの発生を防止できる。
【００６７】
なお、サポートテープ１６は、熱伝導率の高い材料を含んでいることがより好ましい。熱伝導率の高い材料としては、例えば、アルミニウムや銅等がある。
【００６８】
これらの金属箔を貼り付けたサポートテープ１６を用いる、あるいはこれらの金属粉を添加したポリイミドやポリアミドイミド等の有機系のサポートテープ１６を用いることにより、光の透過率を減少させることができると共に、半導体パッケージ１０が動作する際の半導体チップ１２に発生する熱を効率的に放出できる。よって、遮光性、放熱性に優れた半導体パッケージ１０を得ることができ、半導体パッケージ１０の接続部分である接続用端子１５の接続信頼性を確保できる。
【００６９】
さらに、サポートテープ１６に、半導体チップ１２の材料であるシリコンよりも軟らかいアルミニウムや銅の金属箔が貼り付けられていることで、半導体チップ１２に加わる衝撃を緩和できる。
【００７０】
ここで、図１（ａ）に示す半導体パッケージ１０および半導体パッケージ１０を複数積層して構成される積層構造体２０の製造工程について、図２（ａ）〜図２（ｈ）および図３（ａ）〜図３（ｄ）を用いて説明する。
【００７１】
半導体パッケージ１０は、先ず、図２（ａ）に示すように、サポートテープ１６上に個片化する前の基板１１’と半導体チップ１２とを、基板１１’にマトリクス状に形成された開口部１７に固定する。
【００７２】
次に、図２（ｂ）に示すように、Ａｕワイヤ１３を設け、図２（ｃ）に示すように、封止樹脂１４で半導体チップ１２の一方の面を封止する。
【００７３】
続いて、図２（ｄ）に示すように、接続用端子１５を形成する。
【００７４】
次に、図２（ｅ）に示すように、半導体パッケージ１０の裏面側に貼り付けられたサポートテープ１６のうち、半導体チップ１２の露出部分に相当するサポートテープ１６ａを残し、他の部分を覆っているサポートテープ１６ｂを剥がす。なお、このサポートテープ１６ｂを剥がす工程については後段にて詳述する。
【００７５】
そして、図２（ｆ）に示すように、半導体パッケージ１０を個片化するために、基板１１’を切断し、個々の半導体パッケージ１０が形成される。
【００７６】
ここまでが、半導体パッケージ１０の製造工程である。
【００７７】
続いて、半導体パッケージ１０を複数積層して構成される積層構造体２０の製造工程について説明する。
【００７８】
積層構造体２０は、図２（ｇ）に示すように、複数の半導体パッケージ１０、すなわち半導体パッケージ１０ａ〜１０ｄを、接続用端子１５を介して積層して構成される。
【００７９】
そして、図２（ｈ）に示すように、実装基板３０上に、半導体パッケージ１０ｄの接続用端子１５を介して接続されるように実装される。
【００８０】
以上のように構成された積層構造体２０は、接続用端子１５を介して隣り合う半導体パッケージ１０ａと半導体パッケージ１０ｂ、半導体パッケージ１０ｂと半導体パッケージ１０ｃおよび半導体パッケージ１０ｃと半導体パッケージ１０ｄとが電気的に接続され、実装された時に最下層となる半導体パッケージ１０ｄの接続用端子１５を通じて、全ての半導体パッケージ１０ａ〜１０ｄを制御することができる。
【００８１】
ここで、図２（ｅ）に示すサポートテープ１６を剥がす工程について、さらに詳しく説明する。
【００８２】
本実施形態の半導体装置の製造工程では、図３（ａ）に示すように、基板１１’にマトリクス状に配置された基板１１に搭載される半導体チップ１２に対応する位置にミシン目を形成したサポートテープ１６と、図３（ｂ）に示すように、表面にランド部（接続用ランド）２２が形成され、個々の基板１１に個片化する前の基板１１’とが、図３（ｃ）に示すように貼り合わされる。そして、半導体チップ１２の裏面とは反対の面を封止樹脂１４により封止した後、サポートテープ１６は剥がされ、図３（ｄ）に示すように、半導体チップ１２の露出部分だけに選択的にサポートテープ１６が残される。
【００８３】
このように、基板１１’上にマトリクス状に配置された基板１１に対応するように、半導体チップ１２のサイズよりも若干大き目のミシン目を形成し、サポートテープ１６の外周部付近を持って引き剥がすことにより、容易に半導体チップ１２の露出部分にサポートテープ１６が残るようにサポートテープ１６を剥がすことができる。
【００８４】
サポートテープ１６については、上記のようなミシン目を形成したサポートテープ１６以外でも、半導体チップ１２の露出部分の接着力が他の部分の接着力よりも大きいサポートテープ１６を用いてもよい。
【００８５】
例えば、半導体チップ１２の外周部に沿って基板１１の裏面側に露出している封止樹脂１４と同じエポキシ系の樹脂を接着剤として用いたサポートテープ１６であってもよい。これにより、サポートテープ１６の接着力が、半導体チップ１２の露出部分の外周部に露出している封止樹脂１４と同じエポキシ系接着剤であれば、封止樹脂１４との接着力が大きくなるため、半導体チップ１２の露出部分だけに選択的にサポートテープ１６を残すことができ、上記の効果を得ることができる。
【００８６】
他にも、ＵＶ（紫外線）照射により接着力が低下するタイプの接着剤を用いたサポートテープ１６であってもよい。半導体チップ１２の露出部分をマスクで覆った上でＵＶを照射することで、当該露出部分以外の部分からサポートテープ１６を剥がしやすくすることができ、上記の効果を得ることができる。
【００８７】
さらに、熱伝導率の高いアルミニウム等の材料を含んだサポートテープ１６としては、サポートテープ１６全体に金属箔等の熱伝導率の高い部分を設けるのではなく、半導体チップ１２内の電源配線パターンに対応する部分だけに金属箔等を備えたサポートテープ１６を用いてもよい。これにより、最も発熱しやすい半導体チップ１２の電源配線パターンに対応する位置に熱伝導率に優れた金属箔が設けられているため、発生した熱を効率的に放出することができ、半導体パッケージ１０の温度上昇を防止できる。
【００８８】
なお、本実施形態では、サポートテープ１６そのものを半導体チップ１２の露出部分に設けた半導体パッケージ１０を例にあげて説明したが、これに限定されるものではない。例えば、サポートテープ１６が片面に有している接着剤を残し、サポートテープ１６のシート部分だけを剥がした場合でも、残された接着剤が上記で説明したサポートテープ１６と同じ働きをすることで上記と同様の効果を得ることができる。
【００８９】
また、本実施形態では、サポートテープ１６が半導体チップ１２の露出部分に選択的に貼り付けられている例を挙げて説明したが、本発明はこれに限定されるものではない。例えば、積層構造体を形成する際に接続用端子１５との接続に必要なランド部２２の部分だけについてサポートテープ１６が除去されていれば、半導体装置を積層しても電気的接続を確保できるとともに、半導体パッケージ１０を積層した場合でも、半導体パッケージ１０間にクリアランスを確保できるため、上記と同様の効果を得ることができる。
【００９０】
例えば、図４に示すように、半導体チップ１２の露出部分以外の位置にサポートテープ１６を残した場合であっても、積層構造体２１を構成する半導体パッケージ１０ａ〜１０ｄの間にクリアランスを確保できる。よって、上述した半導体パッケージ１０ａ〜１０ｄに反りが発生した場合でも、反りを吸収することができ、各半導体パッケージ１０ａ〜１０ｄ間の接続信頼性を向上させるという効果を得ることができる。ただし、上記クリアランスの確保に加え、半導体チップ１２の耐クラック性、遮光性の向上を図れることを鑑みれば、本実施形態の図１（ａ）に示す半導体パッケージ１０のように、半導体チップ１２の露出部分にサポートテープ１６を残すことがより望ましい。
【００９１】
さらに、本実施形態では、１枚の基板１１に１枚の半導体チップ１２が搭載されている例を挙げて説明したが、本発明はこれに限定されるものではない。例えば、図５に示すように、基板１１に複数枚の半導体チップ１２・１２’を搭載した半導体パッケージ１０ｅであっても、上記と同様の効果を得ることができ、さらに、１枚の基板に複数の機能を備えることができる。
【００９２】
また、本発明の半導体装置は、基板と、該基板に形成された開口部に搭載された半導体素子と、該半導体素子の一方の面を封止する封止樹脂と、接続用端子と接続するための接続用ランドとを備え、上記封止樹脂による封止面とは反対の面における少なくとも上記接続用ランドの部分からは、製造工程において上記半導体素子を保持するために上記基板に貼り付けられた補助テープが剥がされていることを特徴とする半導体装置と表現することも可能である。
【００９３】
上記の構成によれば、接続用ランド部には補助テープが設けられていないため、半導体装置を複数積層する場合でも電気的接続を確保できるとともに、半導体装置間にクリアランスを確保できる。よって、特別な工程を増やすことなく従来の製造工程のまま、低コストかつ簡易な方法で接続信頼性に優れた半導体装置を得ることができる。
【００９４】
また、本発明の半導体装置は、基板と、該基板に形成された開口部に搭載された半導体素子と、該半導体素子の一方の面を封止する封止樹脂とを備え、上記半導体素子の他方の面における半導体素子の露出部分には、該半導体素子よりも弾性率の低いシートにより覆われていることを特徴とする半導体装置と表現することもできる。
【００９５】
これによれば、半導体素子の露出部分が、半導体素子よりも弾性率の低いシートにより覆われているため、半導体素子に対する衝撃を吸収し、耐クラック性に優れた半導体装置を得ることができる。
【００９６】
【発明の効果】
本発明の半導体装置は、以上のように、基板と、該基板に形成された開口部に搭載された半導体素子と、該半導体素子の一方の面を封止する封止樹脂と、接続用端子とを備え、上記半導体素子の他方の面側の一部には、製造工程において上記半導体素子を保持するために上記基板に貼り付けられた補助テープが残されている構成である。
【００９７】
それゆえ、積層構造体を構成した場合において、積層した半導体装置間に上記補助テープが存在することになるため、クリアランスを確保でき、半導体装置に生じる反りを吸収して、半導体装置間の接続信頼性を向上することができるという効果を奏する。さらに、半導体素子の封止面側とは反対の面における半導体素子の露出部分に補助テープが残されている場合には、従来の半導体装置と比較して、耐クラック性、遮光性に優れた半導体装置を得ることができる。
【００９８】
すなわち、本発明の半導体装置によれば、半導体装置における半導体素子の露出面側に補助テープが残されているため、積層構造体の状態において、各半導体装置間にクリアランスを設けることができる。よって、半導体装置に反りが発生した場合でも、反りを吸収するクリアランスがあるため、半導体装置間の接続信頼性を確保できる。さらに、半導体素子の露出面に補助テープが残されている場合には、半導体素子を保護することができる。よって、半導体素子に直接加えられる衝撃を吸収することができ、半導体素子が受けるダメージを緩和することができる。さらに、半導体素子の露出面に直接光が照射されることを防止し、遮光性についても向上させることができる。
【００９９】
上記補助テープは、少なくとも、上記接続用端子の接続ランド部分以外に残されていることがより好ましい。
【０１００】
それゆえ、製造工程において半導体素子の露出面側における基板に貼り付けられた補助テープのうち、少なくとも、接続用端子の接続ランド部分に貼り付けられた補助テープを剥がすことで、積層構造体を形成する際に半導体装置間の接続を確保することができるとともに、半導体装置間のクリアランスを確保できるという効果を奏する。
【０１０１】
上記補助テープは、上記半導体素子の他方の面における露出部分に残されていることがより好ましい。
【０１０２】
それゆえ、半導体素子の露出部分を保護することができるという効果を奏する。よって、半導体素子に直接加えられる衝撃を吸収して、半導体素子が受けるダメージを緩和することができ、従来の半導体装置よりも半導体素子における耐クラック性を向上させることができる。さらに、半導体素子の露出部分に光が照射されることを防止し、従来の半導体装置よりも遮光性を向上させることができる。
【０１０３】
上記補助テープは、上記基板あるいは上記半導体素子上に残される所望の部分が他の部分よりも剥がれにくい性質を有していることがより好ましい。
【０１０４】
それゆえ、製造工程において、補助テープを剥がす際に所望の部分だけに選択的に補助テープを残すことが容易になるという効果を奏する。
【０１０５】
また、上記シートは、熱伝導率の高い材料を含んでいることがより好ましい。
【０１０６】
それゆえ、半導体素子が発熱した場合でも、補助テープを介して熱を効率的に放出することができるため、半導体装置の温度上昇を防止できるという効果を奏する。
【０１０７】
また、上記熱伝導率の高い材料は、上記補助テープにおける、少なくとも上記半導体素子の電源配線パターンに対応する部分に含まれていることがより好ましい。
【０１０８】
それゆえ、少なくとも半導体素子における最も発熱しやすい電源配線パターンに沿って熱伝導率の高い補助テープの部分が設けられているため、半導体装置の温度上昇をより効率的に防止できるという効果を奏する。
【０１０９】
本発明の積層構造体は、以上のように、上記半導体装置を複数積層して構成される構成である。
【０１１０】
それゆえ、積層構造体を構成する各半導体装置の間にクリアランスが設けられるため、半導体装置に発生する反りを吸収し、半導体装置間における接続信頼性を向上させることができるという効果を奏する。さらに、半導体素子の露出部分に補助テープを残した場合には、半導体素子を保護することができ、耐クラック性および遮光性に優れた半導体装置を得ることができ、結果として、耐クラック性および遮光性に優れた積層構造体を得ることができる。
【０１１１】
本発明の半導体装置の製造方法は、以上のように、製造工程において、半導体素子を保持するために基板の一方の面に貼り付けられた補助テープ上における上記基板に形成された開口部に半導体素子を載置し、該半導体素子における上記補助テープ側とは反対側の面を封止樹脂により封止して上記半導体素子を固定した後、少なくとも上記半導体素子の露出面側の一部には上記補助テープが残るように上記補助テープを剥がす方法である。
【０１１２】
それゆえ、半導体素子の露出面側に製造工程で使用される補助テープを残すことができる。よって、特別な工程を増やすことなく従来と同様の製造工程において、低コストかつ簡易な方法で、接続信頼性、耐クラック性、遮光性に優れた半導体装置を得ることができるという効果を奏する。
【０１１３】
すなわち、本発明の半導体装置の製造方法によれば、補助テープを基板から剥がす工程において、半導体素子の露出面側に補助テープを残すように補助テープを剥がしているため、積層構造体の状態で各半導体装置間にクリアランスを確保できる。よって、半導体装置に反りが生じた場合であっても、クリアランスにより反りを吸収して、半導体装置間の接続部分にストレスが加わることを防止できる。さらに、半導体素子の露出部分に補助テープを残した場合には、半導体素子を保護することができ、半導体素子の一方の面が露出した従来の半導体装置よりも、半導体素子の耐クラック性、遮光性を向上させることができる。
【図面の簡単な説明】
【図１】 （ａ）〜（ｃ）は、それぞれ本発明の半導体装置の一実施形態に係る半導体パッケージの断面図、平面図、積層断面図である。
【図２】 （ａ）〜（ｈ）は、図１の半導体パッケージを積層した積層構造体の製造工程を示す断面図である。
【図３】 （ａ）〜（ｄ）は、図２の製造工程における基板にサポートテープを貼り合わせる工程から剥がす工程までを示す平面図である。
【図４】 本発明の積層構造体の他の例を示す側面図である。
【図５】 本発明の半導体装置に係る半導体パッケージの他の例を示す断面図である。
【図６】 従来の半導体素子埋め込み型半導体装置の一例を示す断面図である。
【図７】 （ａ）〜（ｃ）は、それぞれ従来の半導体装置の断面図、平面図、積層断面図である。
【図８】 （ａ）〜（ｈ）は、図７（ａ）の従来の半導体パッケージを積層した積層構造体の製造工程を示す断面図である。
【符号の説明】
１０ 半導体パッケージ（半導体装置）
１０ａ〜１０ｅ 半導体パッケージ（半導体装置）
１１ 基板
１１’ 基板（個片化前）
１２ 半導体チップ（半導体素子）
１３ Ａｕワイヤ
１４ 封止樹脂
１５ 接続用端子
１６ サポートテープ（補助テープ）
１６ａ サポートテープ（残存分）
１６ｂ サポートテープ（除去分）
１７ 開口部（搭載領域）
１８ 接続用ランド
２０ 積層構造体
２１ 積層構造体
【発明の属する技術分野】
本発明は、半導体素子を搭載する基板に開口部を設け、そこに半導体素子を配置して構成される薄型化に対応した半導体装置およびその製造方法ならびに積層構造体に関するものである。
【０００２】
【従来の技術】
近年の電子機器の小型化、軽量化に伴って、電子機器に搭載されている半導体装置に対しても、実装密度の向上、薄型化等の要求がある。
【０００３】
例えば、特開平１０−１８９６３８号公報には、図６に示すような構造の半導体パッケージ９０が開示されている。
【０００４】
上記公報の半導体パッケージ９０は、基板１０１の開口部に半導体チップ１０２が埋め込まれており、ワイヤーボンド１０３を形成後、一方の面が封止樹脂１０４で覆われている。
【０００５】
さらに、基板１０１の表面には、配線パターン９２が形成され、該配線パターン９２をソルダーレジスト９３で覆うことで保護している。そして、ソルダーレジスト９３上には、配線パターン９２と電気的に接続された接続用端子１０５が設けられ、他の装置との接続に使用される。一方、基板１０１の裏面には、ＴＡＢテープ９４を介してスティッフナー９１が貼り付けられており、ＴＡＢテープ９１を補強している。
【０００６】
上記公報の半導体パッケージ９０によれば、安価かつ容易に構成できるＢＧＡ型半導体装置を得ることができる。
【０００７】
しかし、半導体パッケージ９０は、半導体チップ１０２を基板１０１の開口部に埋め込んでいる点については薄型化に有効であるものの、基板１０１の裏面に補強基板としてのスティッフナー９１を備えている点については、薄型化には不向きである。
【０００８】
そこで、図７（ａ）および図７（ｂ）に示すように、基板１０１の開口部に半導体チップ１０２が埋め込まれた図６の半導体パッケージ９０と同様の構造であって、裏面のスティッフナー９１を除去した半導体パッケージ１００が用いられている。
【０００９】
この構成によれば、図７（ｃ）に示すように、複数の半導体パッケージ１００ａ〜１００ｄを積層して積層構造体１２０を構成した場合には、従来の半導体パッケージを積層して構成される積層構造体よりも厚さを薄くできるため、半導体装置の実装密度の向上および薄型化の要求に対応できる。
【００１０】
【発明が解決しようとする課題】
しかしながら、図７（ａ）に示す従来の半導体パッケージ１００は、より薄型の半導体パッケージを実現した点では有効であるものの、基板１０１に開口部を設けて半導体チップ１０２を嵌め込み、一方の面から封止樹脂１０４で半導体チップ１０２を封止すると共に固定し、補強基板としてのスティッフナー９１を除去しているため、その封止面とは反対の面は半導体チップ１０２が露出した状態になる。
【００１１】
このため、露出した半導体チップ１０２に直接衝撃が加わってクラックが発生したり、半導体チップ１０２に光が照射されて悪影響を受けたりする、あるいはこの半導体パッケージ１００を複数積層した積層構造体の状態において、各半導体パッケージ１００の間にクリアランスがない等の問題が生じる。
【００１２】
上記従来の半導体パッケージ１００は、図８（ａ）〜図８（ｆ）に示すような製造工程を経て製造される。
【００１３】
すなわち、図８（ａ）に示すように、個片化する前の基板１０１’にサポートテープ（補助テープ）１０６を貼り付けると共に、基板１０１’の開口部に半導体チップ１０２を配置して、サポートテープ１０６により半導体チップ１０２を保持する。
【００１４】
次に、図８（ｂ）に示すように、ワイヤーボンド１０３を形成し、図８（ｃ）に示すように、半導体チップ１０２の一方の面を封止樹脂１０４で封止する。
【００１５】
そして、図８（ｄ）に示すように、図示しないランド上に接続用端子１０５を形成する。
【００１６】
この後、上記従来の半導体パッケージ１００では、図８（ｅ）に示すように、サポートテープ１０６が基板１０１’から剥がされるため、半導体チップ１０２の一方の面は完全に露出してしまう。
【００１７】
最後に、基板１０１’を、図８（ｆ）に示すように、個々の半導体パッケージ１００の基板１０１を個片化して、半導体パッケージ１００が形成される。
【００１８】
さらに、この半導体パッケージ１００を複数積層して積層構造体１２０を構成する場合には、図８（ｇ）に示すように、接続用端子１０５を介して複数の半導体パッケージ１００ａ〜１００ｄを接続し、図８（ｈ）に示すように、半導体パッケージ１００ｄの接続用端子１０５を介して実装基板１３０に実装される。
【００１９】
以上のように、従来の半導体パッケージ１００は、製造工程において、基板１０１’の一方の面に貼り付けられていたサポートテープ１０６を全て引き剥がしているため、上記半導体パッケージ１００を複数積層した積層構造体１２０の状態において、例えば、半導体パッケージ１００ａおよび半導体パッケージ１００ｂのように、隣り合う半導体パッケージ１００の間にはクリアランスがないことになる。よって、半導体パッケージ１００に外部から熱が加わる等して反りが発生した場合には、反りが吸収されるクリアランスが全くないため反りの応力を緩和することができず、半導体パッケージ１００ａと半導体パッケージ１００ｂとの接続部分にストレスがかかって接続不良の原因となってしまう。
【００２０】
さらに、半導体チップ１０２の一方の面が露出し、半導体チップ１０２にクラックが発生したり、遮光性が低い等の問題も生じてしまう。
【００２１】
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、安価かつ容易に半導体素子の露出部分を保護することで、耐クラック性、遮光性を向上させることができるとともに、積層構造体の状態においても、積層された半導体パッケージ間にクリアランスを確保できる半導体装置および積層構造体を提供することにある。
【００２２】
【課題を解決するための手段】
本発明の半導体装置は、上記の課題を解決するために、基板と、該基板に形成された開口部に搭載された半導体素子と、該半導体素子の一方の面を封止する封止樹脂と、接続用端子とを備え、上記半導体素子の他方の面側の一部には、製造工程において上記半導体素子を保持するために上記基板に貼り付けられた補助テープが残されていることを特徴としている。
【００２３】
上記の構成によれば、積層構造体を構成した場合において、積層した半導体装置間に上記補助テープが存在することになるため、クリアランスを確保でき、半導体装置に生じる反りを吸収して、半導体装置間の接続信頼性を向上することができる。さらに、半導体素子の封止面側とは反対の面における半導体素子の露出部分に補助テープが残されている場合には、従来の半導体装置と比較して、耐クラック性、遮光性に優れた半導体装置を得ることができる。
【００２４】
すなわち、本発明の半導体装置によれば、半導体装置における半導体素子の露出面側に補助テープが残されているため、積層構造体の状態において、各半導体装置間にクリアランスを設けることができる。よって、半導体装置に反りが発生した場合でも、半導体装置を反らせるだけのスペースとして上記クリアランスが存在するため、半導体装置間の接続部分、つまり接続用端子と接続用ランドとの接合部分にストレスがかかることを防止して、半導体装置間の接続信頼性を確保できる。
【００２５】
さらに、半導体素子の露出面に補助テープが残されている場合には、半導体素子を保護することができる。よって、半導体素子に直接加えられる衝撃を吸収することができ、半導体素子が受けるダメージを緩和することができる。さらに、半導体素子の露出面に直接光が照射されることを防止し、遮光性についても向上させることができる。
【００２６】
なお、本発明で用いられているような基板に開口部を設け、封止樹脂により半導体素子を基板に固定したタイプの半導体装置は、総厚が半導体素子と封止樹脂の厚みだけになるため、従来の基板上に半導体素子を搭載したタイプの半導体装置と比較して、基板の厚さ分だけ総厚を薄くすることができ、薄型の半導体装置を構成する場合には特に有効な半導体装置である。
【００２７】
また、本発明の半導体装置に設けられている補助テープは、ワイヤボンド時の半導体素子の基板への固定と、樹脂封止時に封止樹脂が漏れることを予防するために設けられているものであり、一般的にポリイミド、ポリアミドイミド等の材料を主成分とするテープである。
【００２８】
上記補助テープは、少なくとも、上記接続用端子の接続ランド部分以外に残されていることがより好ましい。
【００２９】
これにより、製造工程において半導体素子の露出面側における基板に貼り付けられた補助テープのうち、少なくとも、接続用端子の接続ランド部分に貼り付けられた補助テープを剥がすことで、積層構造体を構成する場合であっても、接続用端子との接続に必要な接続用ランドからは補助テープが剥がされているため、半導体装置間の接続を確保することができるとともに、半導体装置間のクリアランスを確保できる。
【００３０】
上記補助テープは、上記半導体素子の他方の面における露出部分に残されていることがより好ましい。
【００３１】
これにより、半導体素子の露出部分を保護することができる。よって、半導体素子に直接加えられる衝撃を吸収して、半導体素子が受けるダメージを緩和することができ、従来の半導体装置よりも半導体素子における耐クラック性を向上させることができる。さらに、半導体素子の露出部分に光が照射されることを防止し、従来の半導体装置よりも遮光性を向上させることができる。
【００３２】
上記補助テープは、上記基板あるいは上記半導体素子上に残される所望の部分が他の部分よりも剥がれにくい性質を有していることがより好ましい。
【００３３】
これにより、製造工程において、補助テープを剥がす際に所望の部分だけに選択的に補助テープを残すことが容易になる。
【００３４】
上記のような性質の補助テープとしては、例えば、所望の位置に合わせて形成されたミシン目を貼り付け前に予め形成したテープがある。これにより、所望の位置に補助テープを残すことが容易になり、上記の効果を得ることができる。また、半導体素子の露出部分に選択的に補助テープを残す場合には、半導体素子の外周部に露出した封止樹脂と同じ材質の接着剤を用いたテープを用いてもよい。これにより、補助テープの接着力が封止樹脂との接着部分だけ強くなるため、容易に該露出部分にだけ補助テープを残すことができる。さらに、ＵＶ（紫外線）照射により粘着力が低下する接着剤を使用した補助テープを用いてもよい。これにより、マスク等を被せて補助テープにおける所望の位置に対応する部分以外にＵＶ照射することで、上記の効果を得ることができる。
【００３５】
また、上記補助テープは、熱伝導率の高い材料を含んでいることがより好ましい。
【００３６】
これにより、半導体装置が搭載している半導体素子が発熱した場合でも、補助テープを介して熱を効率的に放出することができ、半導体装置の温度上昇を防止することができる。
【００３７】
なお、熱伝導率の高い材料としては、アルミニウムや銅等の金属を用いることができる。このアルミニウムや銅は、半導体素子の材料であるシリコンよりも軟質であるため、半導体素子の露出部分に加えられた衝撃を吸収する上で特に有効である。
【００３８】
また、上記熱伝導率の高い材料は、上記補助テープにおける、少なくとも上記半導体素子の電源配線パターンに対応する部分に含まれていることがより好ましい。
【００３９】
これにより、少なくとも半導体素子における最も発熱しやすい電源配線パターンに沿って熱伝導率の高い補助テープの部分が設けられているため、補助テープにおける熱伝導率の高い部分から効率的に熱を放出することができる。よって、放熱性に優れ、半導体装置の温度上昇を防止した半導体装置を得ることができる。
【００４０】
なお、熱伝導率の高い材料が半導体素子の電源配線パターンに対応する部分に含まれている補助テープとは、具体的には、金属箔が半導体素子の露出部分における電源配線パターンに対応する部分に設けられている補助テープ等である。
【００４１】
本発明の積層構造体は、上記の課題を解決するために、上記半導体装置を複数積層して構成されることを特徴としている。
【００４２】
上記の構成によれば、積層構造体を構成する各半導体装置の間にクリアランスが設けられるため、半導体装置に発生する反りを吸収し、半導体装置間における接続信頼性を向上させることができる。さらに、半導体素子の露出部分に補助テープを残した場合には、半導体素子を保護することができ、耐クラック性および遮光性に優れた半導体装置を得ることができ、結果として、耐クラック性および遮光性に優れた積層構造体を得ることができる。
【００４３】
本発明の半導体装置の製造方法は、上記の課題を解決するために、製造工程において、半導体素子を保持するために基板の一方の面に貼り付けられた補助テープ上における上記基板に形成された開口部に半導体素子を載置し、該半導体素子における上記補助テープ側とは反対側の面を封止樹脂により封止して上記半導体素子を固定した後、少なくとも上記半導体素子の露出面側の一部には上記補助テープが残るように上記補助テープを剥がすことを特徴としている。
【００４４】
上記の製造方法によれば、半導体素子の露出面側に製造工程で使用される補助テープを残すことができる。よって、特別な工程を増やすことなく従来と同様の製造工程において、低コストかつ簡易な方法で、接続信頼性、耐クラック性、遮光性に優れた半導体装置を得ることができる。
【００４５】
すなわち、従来の半導体装置の製造方法では、その製造工程において、半導体素子の一方の面を封止樹脂により封止した後、半導体素子を支えるために基板における封止面とは反対側の面に貼り付けられていた補助テープは全て剥がされる。よって、半導体素子の一方の面が露出した状態となるため、積層構造体を形成した場合の各半導体装置間の接続信頼性、耐クラック性、遮光性に問題が生じる。
【００４６】
そこで、本発明の半導体装置の製造方法によれば、補助テープを基板から剥がす工程において、半導体素子の露出面側に補助テープを残すように補助テープを剥がしているため、積層構造体の状態で各半導体装置間にクリアランスを確保できる。よって、半導体装置に反りが生じた場合でも反りを吸収することができ、半導体装置間の接続部分にストレスがかかることを防止して、接続信頼性に優れた半導体装置を得ることができる。さらに、半導体素子の露出部分に補助テープを残した場合には、半導体素子を保護することができ、半導体素子の一方の面が露出した従来の半導体装置よりも、半導体素子の耐クラック性、遮光性を向上させることができる。
【００４７】
なお、上記補助テープは、片面に接着剤を備えた粘着テープであって、基板の開口部に半導体素子を埋め込むタイプの半導体装置の製造工程において使用されており、半導体素子を封止樹脂により固定する前の工程で半導体素子を保持するために基板に貼り付けられているポリアミド、ポリアミドイミド等を主成分とするテープのことをいう。
【００４８】
また、本発明の半導体装置の製造方法は、上記の課題を解決するために、基板と、該基板に形成された開口部に搭載された半導体素子と、該半導体素子の一方の面を封止する封止樹脂と、接続用端子とを備えた半導体装置を製造する半導体装置の製造方法であって、上記半導体素子の他方の面側の一部には、製造工程において上記半導体素子を保持するために上記基板に貼り付けた補助テープを残し、上記補助テープは、上記半導体素子の露出部分の外周部に露出している上記封止樹脂と同一系の接着剤が用いられていることにより上記基板あるいは上記半導体素子上に残される所望の部分が他の部分よりも剥がれにくい性質を有しており、上記補助テープを残す所望の位置に合わせて形成されたミシン目を貼り付け前に予め形成することを特徴としている。
【００４９】
【発明の実施の形態】
本発明の半導体装置およびその製造方法ならびに積層構造体に関する一実施形態について、図１（ａ）〜図５に基づいて説明すれば以下のとおりである。
【００５０】
本実施形態の半導体パッケージ（半導体装置）１０は、図１（ａ）に示すように、基板１１、半導体チップ（半導体素子）１２、Ａｕワイヤ１３、封止樹脂１４、接続用端子１５およびサポートテープ（補助テープ）１６、接続用端子１５の接続用ランド１８を備えている。
【００５１】
基板１１には、表面に半導体チップ１２と接続用端子１５とを接続するための図示しない配線パターンが形成され、中央部付近に半導体チップ１２を埋め込むための開口部１７が設けられている。
【００５２】
半導体チップ１２は、基板１１の開口部１７に埋め込まれ、一方の面が封止樹脂１４で封止されると共に、他方の面がサポートテープ１６で覆われている。
【００５３】
Ａｕワイヤ１３は、図示しない基板１１上に形成された配線パターンを介して、半導体チップ１２と接続用端子１５とを電気的に接続するために設けられている。
【００５４】
封止樹脂１４は、半導体チップ１２の一方の面を封止すると共に、基板１１に対して半導体チップ１２を固定する役割を果たしている。
【００５５】
接続用端子１５は、半導体パッケージ１０を図示しない実装基板に実装する際や、図１（ｃ）に示すように、複数の半導体パッケージ１０、すなわち半導体パッケージ１０ａ〜１０ｄを積層して積層構造体２０を構成する際に各半導体パッケージ１０ａ〜１０ｄ同士を電気的に接続するために設けられている。
【００５６】
積層構造体２０のような構成は、同じ機能あるいは異なる機能を備えた半導体チップ１２を基板面積を増大することなく搭載できる点で、近年の装置の小型化や実装密度の増大化に対応可能な有効な手段として用いられている。
【００５７】
サポートテープ１６は、基板１１との接触面に接着剤を有し、ワイヤボンド時の半導体チップ１２の基板１１への固定、樹脂封止時の封止樹脂１４が漏れることを予防するために設けられている。
【００５８】
なお、このサポートテープ１６は、一般的にポリイミド、ポリアミドイミド等の半導体チップ１２を構成するシリコン等の弾性率の低い材料を主成分とし、裏面露出構造の半導体パッケージにおける従来の製造工程においては、封止樹脂１４により半導体チップ１２が固定された後は、全て剥がされ廃棄されるものである。
【００５９】
開口部１７は、基板１１を貫通しており、半導体チップ１２サイズよりも若干大き目の穴として形成されている。
【００６０】
接続用ランド１８は、後述する積層構造体２０を形成する際、つまり複数の半導体パッケージ１０を積層する際に、接続用端子１５と接続され、各半導体パッケージ１０間の電気的接続を行うためのランドである。
【００６１】
本実施形態の半導体パッケージ１０は、特に、半導体パッケージ１０の半導体チップ１２が封止樹脂１４により封止された封止面とは反対の面（以下、単に裏面と示す）における半導体チップ１２の露出部分がサポートテープ１６により覆われている。
【００６２】
これにより、従来露出していた半導体チップ１２の一方の面をサポートテープ１６で保護することができ、半導体チップ１２が露出している裏面側に直接衝撃が加えられた場合や、外部から熱が与えられた場合でも、従来の半導体パッケージよりも耐クラック性に優れた半導体パッケージ１０を得ることができる。
【００６３】
また、従来の半導体パッケージを複数積層して構成される積層構造体においては、半導体パッケージ間にクリアランスが設けられていないため、半導体パッケージに反りが生じた場合には、半導体パッケージ間の接続部分にストレスが集中してしまう。
【００６４】
例えば、接続用端子１５としてハンダボールを用い、このハンダボールと樹脂封止面とが同一平面上に存在するとする。ハンダボールが、０．５ｍｍピッチ、基板１１からの高さ０．２５ｍｍ、基板１１からの樹脂封止部の高さが０．２０ｍｍの半導体パッケージ１０を積層する場合には、リフロー法により各半導体パッケージ１０間の接続を行うが、リフロー工程中にハンダボールが溶融して半導体パッケージ１０間の距離が狭くなり、リフロー工程後は半導体パッケージ１０間のクリアランスはほぼ０になってしまう。
【００６５】
本実施形態の半導体パッケージ１０においては、図１（ｃ）に示すように、積層構造体２０を構成する各半導体パッケージ１０ａ〜１０ｄ間にはサポートテープ１６が設けられることになるため、クリアランスを確保し、半導体パッケージ１０ａ〜１０ｄに反りが生じた場合でも、反りを吸収して接続部分にストレスの発生を防止できる。よって、接続信頼性に優れた半導体パッケージ１０を得ることができる。
【００６６】
さらに、従来の半導体パッケージでは、上記のようなクリアランスがないため、半導体チップから生じる熱を放熱することが難しいが、図１（ｃ）の積層構造体２０においては、各半導体パッケージ１０ａ〜１０ｄの間にサポートテープ１６が存在するために、直接半導体チップ１２の露出部分と隣の半導体パッケージ１０の封止樹脂１４とが接触することを防止できる。よって、半導体パッケージ１０の封止樹脂１４と半導体チップ１２の露出部分との間にクリアランスを設けた場合と同じ状態にでき、半導体チップ１２に与えられた機械的・熱的ストレスを緩和し、半導体チップ１２におけるクラックの発生を防止できる。
【００６７】
なお、サポートテープ１６は、熱伝導率の高い材料を含んでいることがより好ましい。熱伝導率の高い材料としては、例えば、アルミニウムや銅等がある。
【００６８】
これらの金属箔を貼り付けたサポートテープ１６を用いる、あるいはこれらの金属粉を添加したポリイミドやポリアミドイミド等の有機系のサポートテープ１６を用いることにより、光の透過率を減少させることができると共に、半導体パッケージ１０が動作する際の半導体チップ１２に発生する熱を効率的に放出できる。よって、遮光性、放熱性に優れた半導体パッケージ１０を得ることができ、半導体パッケージ１０の接続部分である接続用端子１５の接続信頼性を確保できる。
【００６９】
さらに、サポートテープ１６に、半導体チップ１２の材料であるシリコンよりも軟らかいアルミニウムや銅の金属箔が貼り付けられていることで、半導体チップ１２に加わる衝撃を緩和できる。
【００７０】
ここで、図１（ａ）に示す半導体パッケージ１０および半導体パッケージ１０を複数積層して構成される積層構造体２０の製造工程について、図２（ａ）〜図２（ｈ）および図３（ａ）〜図３（ｄ）を用いて説明する。
【００７１】
半導体パッケージ１０は、先ず、図２（ａ）に示すように、サポートテープ１６上に個片化する前の基板１１’と半導体チップ１２とを、基板１１’にマトリクス状に形成された開口部１７に固定する。
【００７２】
次に、図２（ｂ）に示すように、Ａｕワイヤ１３を設け、図２（ｃ）に示すように、封止樹脂１４で半導体チップ１２の一方の面を封止する。
【００７３】
続いて、図２（ｄ）に示すように、接続用端子１５を形成する。
【００７４】
次に、図２（ｅ）に示すように、半導体パッケージ１０の裏面側に貼り付けられたサポートテープ１６のうち、半導体チップ１２の露出部分に相当するサポートテープ１６ａを残し、他の部分を覆っているサポートテープ１６ｂを剥がす。なお、このサポートテープ１６ｂを剥がす工程については後段にて詳述する。
【００７５】
そして、図２（ｆ）に示すように、半導体パッケージ１０を個片化するために、基板１１’を切断し、個々の半導体パッケージ１０が形成される。
【００７６】
ここまでが、半導体パッケージ１０の製造工程である。
【００７７】
続いて、半導体パッケージ１０を複数積層して構成される積層構造体２０の製造工程について説明する。
【００７８】
積層構造体２０は、図２（ｇ）に示すように、複数の半導体パッケージ１０、すなわち半導体パッケージ１０ａ〜１０ｄを、接続用端子１５を介して積層して構成される。
【００７９】
そして、図２（ｈ）に示すように、実装基板３０上に、半導体パッケージ１０ｄの接続用端子１５を介して接続されるように実装される。
【００８０】
以上のように構成された積層構造体２０は、接続用端子１５を介して隣り合う半導体パッケージ１０ａと半導体パッケージ１０ｂ、半導体パッケージ１０ｂと半導体パッケージ１０ｃおよび半導体パッケージ１０ｃと半導体パッケージ１０ｄとが電気的に接続され、実装された時に最下層となる半導体パッケージ１０ｄの接続用端子１５を通じて、全ての半導体パッケージ１０ａ〜１０ｄを制御することができる。
【００８１】
ここで、図２（ｅ）に示すサポートテープ１６を剥がす工程について、さらに詳しく説明する。
【００８２】
本実施形態の半導体装置の製造工程では、図３（ａ）に示すように、基板１１’にマトリクス状に配置された基板１１に搭載される半導体チップ１２に対応する位置にミシン目を形成したサポートテープ１６と、図３（ｂ）に示すように、表面にランド部（接続用ランド）２２が形成され、個々の基板１１に個片化する前の基板１１’とが、図３（ｃ）に示すように貼り合わされる。そして、半導体チップ１２の裏面とは反対の面を封止樹脂１４により封止した後、サポートテープ１６は剥がされ、図３（ｄ）に示すように、半導体チップ１２の露出部分だけに選択的にサポートテープ１６が残される。
【００８３】
このように、基板１１’上にマトリクス状に配置された基板１１に対応するように、半導体チップ１２のサイズよりも若干大き目のミシン目を形成し、サポートテープ１６の外周部付近を持って引き剥がすことにより、容易に半導体チップ１２の露出部分にサポートテープ１６が残るようにサポートテープ１６を剥がすことができる。
【００８４】
サポートテープ１６については、上記のようなミシン目を形成したサポートテープ１６以外でも、半導体チップ１２の露出部分の接着力が他の部分の接着力よりも大きいサポートテープ１６を用いてもよい。
【００８５】
例えば、半導体チップ１２の外周部に沿って基板１１の裏面側に露出している封止樹脂１４と同じエポキシ系の樹脂を接着剤として用いたサポートテープ１６であってもよい。これにより、サポートテープ１６の接着力が、半導体チップ１２の露出部分の外周部に露出している封止樹脂１４と同じエポキシ系接着剤であれば、封止樹脂１４との接着力が大きくなるため、半導体チップ１２の露出部分だけに選択的にサポートテープ１６を残すことができ、上記の効果を得ることができる。
【００８６】
他にも、ＵＶ（紫外線）照射により接着力が低下するタイプの接着剤を用いたサポートテープ１６であってもよい。半導体チップ１２の露出部分をマスクで覆った上でＵＶを照射することで、当該露出部分以外の部分からサポートテープ１６を剥がしやすくすることができ、上記の効果を得ることができる。
【００８７】
さらに、熱伝導率の高いアルミニウム等の材料を含んだサポートテープ１６としては、サポートテープ１６全体に金属箔等の熱伝導率の高い部分を設けるのではなく、半導体チップ１２内の電源配線パターンに対応する部分だけに金属箔等を備えたサポートテープ１６を用いてもよい。これにより、最も発熱しやすい半導体チップ１２の電源配線パターンに対応する位置に熱伝導率に優れた金属箔が設けられているため、発生した熱を効率的に放出することができ、半導体パッケージ１０の温度上昇を防止できる。
【００８８】
なお、本実施形態では、サポートテープ１６そのものを半導体チップ１２の露出部分に設けた半導体パッケージ１０を例にあげて説明したが、これに限定されるものではない。例えば、サポートテープ１６が片面に有している接着剤を残し、サポートテープ１６のシート部分だけを剥がした場合でも、残された接着剤が上記で説明したサポートテープ１６と同じ働きをすることで上記と同様の効果を得ることができる。
【００８９】
また、本実施形態では、サポートテープ１６が半導体チップ１２の露出部分に選択的に貼り付けられている例を挙げて説明したが、本発明はこれに限定されるものではない。例えば、積層構造体を形成する際に接続用端子１５との接続に必要なランド部２２の部分だけについてサポートテープ１６が除去されていれば、半導体装置を積層しても電気的接続を確保できるとともに、半導体パッケージ１０を積層した場合でも、半導体パッケージ１０間にクリアランスを確保できるため、上記と同様の効果を得ることができる。
【００９０】
例えば、図４に示すように、半導体チップ１２の露出部分以外の位置にサポートテープ１６を残した場合であっても、積層構造体２１を構成する半導体パッケージ１０ａ〜１０ｄの間にクリアランスを確保できる。よって、上述した半導体パッケージ１０ａ〜１０ｄに反りが発生した場合でも、反りを吸収することができ、各半導体パッケージ１０ａ〜１０ｄ間の接続信頼性を向上させるという効果を得ることができる。ただし、上記クリアランスの確保に加え、半導体チップ１２の耐クラック性、遮光性の向上を図れることを鑑みれば、本実施形態の図１（ａ）に示す半導体パッケージ１０のように、半導体チップ１２の露出部分にサポートテープ１６を残すことがより望ましい。
【００９１】
さらに、本実施形態では、１枚の基板１１に１枚の半導体チップ１２が搭載されている例を挙げて説明したが、本発明はこれに限定されるものではない。例えば、図５に示すように、基板１１に複数枚の半導体チップ１２・１２’を搭載した半導体パッケージ１０ｅであっても、上記と同様の効果を得ることができ、さらに、１枚の基板に複数の機能を備えることができる。
【００９２】
また、本発明の半導体装置は、基板と、該基板に形成された開口部に搭載された半導体素子と、該半導体素子の一方の面を封止する封止樹脂と、接続用端子と接続するための接続用ランドとを備え、上記封止樹脂による封止面とは反対の面における少なくとも上記接続用ランドの部分からは、製造工程において上記半導体素子を保持するために上記基板に貼り付けられた補助テープが剥がされていることを特徴とする半導体装置と表現することも可能である。
【００９３】
上記の構成によれば、接続用ランド部には補助テープが設けられていないため、半導体装置を複数積層する場合でも電気的接続を確保できるとともに、半導体装置間にクリアランスを確保できる。よって、特別な工程を増やすことなく従来の製造工程のまま、低コストかつ簡易な方法で接続信頼性に優れた半導体装置を得ることができる。
【００９４】
また、本発明の半導体装置は、基板と、該基板に形成された開口部に搭載された半導体素子と、該半導体素子の一方の面を封止する封止樹脂とを備え、上記半導体素子の他方の面における半導体素子の露出部分には、該半導体素子よりも弾性率の低いシートにより覆われていることを特徴とする半導体装置と表現することもできる。
【００９５】
これによれば、半導体素子の露出部分が、半導体素子よりも弾性率の低いシートにより覆われているため、半導体素子に対する衝撃を吸収し、耐クラック性に優れた半導体装置を得ることができる。
【００９６】
【発明の効果】
本発明の半導体装置は、以上のように、基板と、該基板に形成された開口部に搭載された半導体素子と、該半導体素子の一方の面を封止する封止樹脂と、接続用端子とを備え、上記半導体素子の他方の面側の一部には、製造工程において上記半導体素子を保持するために上記基板に貼り付けられた補助テープが残されている構成である。
【００９７】
それゆえ、積層構造体を構成した場合において、積層した半導体装置間に上記補助テープが存在することになるため、クリアランスを確保でき、半導体装置に生じる反りを吸収して、半導体装置間の接続信頼性を向上することができるという効果を奏する。さらに、半導体素子の封止面側とは反対の面における半導体素子の露出部分に補助テープが残されている場合には、従来の半導体装置と比較して、耐クラック性、遮光性に優れた半導体装置を得ることができる。
【００９８】
すなわち、本発明の半導体装置によれば、半導体装置における半導体素子の露出面側に補助テープが残されているため、積層構造体の状態において、各半導体装置間にクリアランスを設けることができる。よって、半導体装置に反りが発生した場合でも、反りを吸収するクリアランスがあるため、半導体装置間の接続信頼性を確保できる。さらに、半導体素子の露出面に補助テープが残されている場合には、半導体素子を保護することができる。よって、半導体素子に直接加えられる衝撃を吸収することができ、半導体素子が受けるダメージを緩和することができる。さらに、半導体素子の露出面に直接光が照射されることを防止し、遮光性についても向上させることができる。
【００９９】
上記補助テープは、少なくとも、上記接続用端子の接続ランド部分以外に残されていることがより好ましい。
【０１００】
それゆえ、製造工程において半導体素子の露出面側における基板に貼り付けられた補助テープのうち、少なくとも、接続用端子の接続ランド部分に貼り付けられた補助テープを剥がすことで、積層構造体を形成する際に半導体装置間の接続を確保することができるとともに、半導体装置間のクリアランスを確保できるという効果を奏する。
【０１０１】
上記補助テープは、上記半導体素子の他方の面における露出部分に残されていることがより好ましい。
【０１０２】
それゆえ、半導体素子の露出部分を保護することができるという効果を奏する。よって、半導体素子に直接加えられる衝撃を吸収して、半導体素子が受けるダメージを緩和することができ、従来の半導体装置よりも半導体素子における耐クラック性を向上させることができる。さらに、半導体素子の露出部分に光が照射されることを防止し、従来の半導体装置よりも遮光性を向上させることができる。
【０１０３】
上記補助テープは、上記基板あるいは上記半導体素子上に残される所望の部分が他の部分よりも剥がれにくい性質を有していることがより好ましい。
【０１０４】
それゆえ、製造工程において、補助テープを剥がす際に所望の部分だけに選択的に補助テープを残すことが容易になるという効果を奏する。
【０１０５】
また、上記シートは、熱伝導率の高い材料を含んでいることがより好ましい。
【０１０６】
それゆえ、半導体素子が発熱した場合でも、補助テープを介して熱を効率的に放出することができるため、半導体装置の温度上昇を防止できるという効果を奏する。
【０１０７】
また、上記熱伝導率の高い材料は、上記補助テープにおける、少なくとも上記半導体素子の電源配線パターンに対応する部分に含まれていることがより好ましい。
【０１０８】
それゆえ、少なくとも半導体素子における最も発熱しやすい電源配線パターンに沿って熱伝導率の高い補助テープの部分が設けられているため、半導体装置の温度上昇をより効率的に防止できるという効果を奏する。
【０１０９】
本発明の積層構造体は、以上のように、上記半導体装置を複数積層して構成される構成である。
【０１１０】
それゆえ、積層構造体を構成する各半導体装置の間にクリアランスが設けられるため、半導体装置に発生する反りを吸収し、半導体装置間における接続信頼性を向上させることができるという効果を奏する。さらに、半導体素子の露出部分に補助テープを残した場合には、半導体素子を保護することができ、耐クラック性および遮光性に優れた半導体装置を得ることができ、結果として、耐クラック性および遮光性に優れた積層構造体を得ることができる。
【０１１１】
本発明の半導体装置の製造方法は、以上のように、製造工程において、半導体素子を保持するために基板の一方の面に貼り付けられた補助テープ上における上記基板に形成された開口部に半導体素子を載置し、該半導体素子における上記補助テープ側とは反対側の面を封止樹脂により封止して上記半導体素子を固定した後、少なくとも上記半導体素子の露出面側の一部には上記補助テープが残るように上記補助テープを剥がす方法である。
【０１１２】
それゆえ、半導体素子の露出面側に製造工程で使用される補助テープを残すことができる。よって、特別な工程を増やすことなく従来と同様の製造工程において、低コストかつ簡易な方法で、接続信頼性、耐クラック性、遮光性に優れた半導体装置を得ることができるという効果を奏する。
【０１１３】
すなわち、本発明の半導体装置の製造方法によれば、補助テープを基板から剥がす工程において、半導体素子の露出面側に補助テープを残すように補助テープを剥がしているため、積層構造体の状態で各半導体装置間にクリアランスを確保できる。よって、半導体装置に反りが生じた場合であっても、クリアランスにより反りを吸収して、半導体装置間の接続部分にストレスが加わることを防止できる。さらに、半導体素子の露出部分に補助テープを残した場合には、半導体素子を保護することができ、半導体素子の一方の面が露出した従来の半導体装置よりも、半導体素子の耐クラック性、遮光性を向上させることができる。
【図面の簡単な説明】
【図１】 （ａ）〜（ｃ）は、それぞれ本発明の半導体装置の一実施形態に係る半導体パッケージの断面図、平面図、積層断面図である。
【図２】 （ａ）〜（ｈ）は、図１の半導体パッケージを積層した積層構造体の製造工程を示す断面図である。
【図３】 （ａ）〜（ｄ）は、図２の製造工程における基板にサポートテープを貼り合わせる工程から剥がす工程までを示す平面図である。
【図４】 本発明の積層構造体の他の例を示す側面図である。
【図５】 本発明の半導体装置に係る半導体パッケージの他の例を示す断面図である。
【図６】 従来の半導体素子埋め込み型半導体装置の一例を示す断面図である。
【図７】 （ａ）〜（ｃ）は、それぞれ従来の半導体装置の断面図、平面図、積層断面図である。
【図８】 （ａ）〜（ｈ）は、図７（ａ）の従来の半導体パッケージを積層した積層構造体の製造工程を示す断面図である。
【符号の説明】
１０ 半導体パッケージ（半導体装置）
１０ａ〜１０ｅ 半導体パッケージ（半導体装置）
１１ 基板
１１’ 基板（個片化前）
１２ 半導体チップ（半導体素子）
１３ Ａｕワイヤ
１４ 封止樹脂
１５ 接続用端子
１６ サポートテープ（補助テープ）
１６ａ サポートテープ（残存分）
１６ｂ サポートテープ（除去分）
１７ 開口部（搭載領域）
１８ 接続用ランド
２０ 積層構造体
２１ 積層構造体
Claims (6)
- 基板と、該基板に形成された開口部に搭載された半導体素子と、該半導体素子の一方の面を封止する封止樹脂と、接続用端子とを備えた半導体装置を製造する半導体装置の製造方法であって、
上記半導体素子の他方の面側の一部には、製造工程において上記半導体素子を保持するために上記基板に貼り付けた補助テープを残し、
上記補助テープは、上記半導体素子の露出部分の外周部に露出している上記封止樹脂と同一系の接着剤が用いられていることにより上記基板あるいは上記半導体素子上に残される所望の部分が他の部分よりも剥がれにくい性質を有しており、
上記補助テープを残す所望の位置に合わせて形成されたミシン目を貼り付け前に予め形成することを特徴とする半導体装置の製造方法。 - 上記補助テープを、少なくとも、上記接続用端子の接続ランド部分以外に残すことを特徴とする請求項１に記載の半導体装置の製造方法。
- 上記補助テープを、上記半導体素子の他方の面における露出部分に残すことを特徴とする請求項１または２に記載の半導体装置の製造方法。
- 上記補助テープは、熱伝導率の高い材料を含んでいることを特徴とする請求項１〜３の何れか１項に記載の半導体装置の製造方法。
- 上記熱伝導率の高い材料は、上記補助テープにおける、少なくとも上記半導体素子の電源配線パターンに対応する部分に含まれていることを特徴とする請求項４に記載の半導体装置の製造方法。
- 請求項１〜５の何れか１項に記載の製造方法により製造された半導体装置を複数積層して積層構造体を構成することを特徴とする積層構造体の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001332627A JP3933910B2 (ja) | 2001-10-30 | 2001-10-30 | 半導体装置の製造方法および積層構造体の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001332627A JP3933910B2 (ja) | 2001-10-30 | 2001-10-30 | 半導体装置の製造方法および積層構造体の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003133521A JP2003133521A (ja) | 2003-05-09 |
| JP3933910B2 true JP3933910B2 (ja) | 2007-06-20 |
Family
ID=19148016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001332627A Expired - Fee Related JP3933910B2 (ja) | 2001-10-30 | 2001-10-30 | 半導体装置の製造方法および積層構造体の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3933910B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5003260B2 (ja) | 2007-04-13 | 2012-08-15 | 日本電気株式会社 | 半導体装置およびその製造方法 |
| JP2010272734A (ja) | 2009-05-22 | 2010-12-02 | Elpida Memory Inc | 半導体装置及びその製造方法 |
-
2001
- 2001-10-30 JP JP2001332627A patent/JP3933910B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003133521A (ja) | 2003-05-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5990545A (en) | Chip scale ball grid array for integrated circuit package | |
| US5866949A (en) | Chip scale ball grid array for integrated circuit packaging | |
| JP5460388B2 (ja) | 半導体装置及びその製造方法 | |
| KR100702968B1 (ko) | 플로팅된 히트 싱크를 갖는 반도체 패키지와, 그를 이용한적층 패키지 및 그의 제조 방법 | |
| KR100716871B1 (ko) | 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법 | |
| JP4171499B2 (ja) | 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法 | |
| JP2006222164A (ja) | 半導体装置及びその製造方法 | |
| JP4992904B6 (ja) | 半導体装置の製造方法 | |
| JP2000077563A (ja) | 半導体装置およびその製造方法 | |
| US10674604B2 (en) | Printed wiring board and method for manufacturing the same | |
| JPWO2008038345A6 (ja) | 半導体装置の製造方法 | |
| KR20100009941A (ko) | 단차를 갖는 몰딩수지에 도전성 비아를 포함하는 반도체패키지, 그 형성방법 및 이를 이용한 적층 반도체 패키지 | |
| JP2020004926A (ja) | 配線基板及び配線基板の製造方法 | |
| JP6439046B2 (ja) | 半導体装置 | |
| JP3776637B2 (ja) | 半導体装置 | |
| KR100608610B1 (ko) | 인쇄회로기판과, 그의 제조 방법 및 그를 이용한 반도체패키지 | |
| JP3933910B2 (ja) | 半導体装置の製造方法および積層構造体の製造方法 | |
| JP2936540B2 (ja) | 回路基板及びその製造方法とこれを用いた半導体パッケージの製造方法 | |
| JP3029594B2 (ja) | テープキャリアパッケージの製造方法 | |
| KR100239387B1 (ko) | 가요성(可僥性) 회로 기판을 이용한 볼 그리드 어레이(Ball Grid Array : BGA) 반도체 패키지 및 그 제조 방법 | |
| JPH08316360A (ja) | Ｉｃ実装構造 | |
| JP2007048860A (ja) | 半導体装置とその製造方法 | |
| JP3979404B2 (ja) | 半導体装置 | |
| JP2004063890A (ja) | 半導体装置の製造方法 | |
| JP2001035952A (ja) | オーガニックパッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040618 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060217 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060217 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20060322 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060522 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20060530 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060808 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060919 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070313 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070314 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100330 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |