JP2007188944A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2007188944A
JP2007188944A JP2006003663A JP2006003663A JP2007188944A JP 2007188944 A JP2007188944 A JP 2007188944A JP 2006003663 A JP2006003663 A JP 2006003663A JP 2006003663 A JP2006003663 A JP 2006003663A JP 2007188944 A JP2007188944 A JP 2007188944A
Authority
JP
Japan
Prior art keywords
semiconductor element
adhesive layer
substrate
semiconductor
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006003663A
Other languages
English (en)
Other versions
JP4621595B2 (ja
Inventor
Atsushi Yoshimura
淳 芳村
Tadanori Okubo
忠宣 大久保
Yasuo Tane
泰雄 種
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2006003663A priority Critical patent/JP4621595B2/ja
Priority to US11/651,561 priority patent/US20070196952A1/en
Priority to KR1020070002828A priority patent/KR100804856B1/ko
Publication of JP2007188944A publication Critical patent/JP2007188944A/ja
Application granted granted Critical
Publication of JP4621595B2 publication Critical patent/JP4621595B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06575—Auxiliary carrier between devices, the carrier having no electrical connection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06593—Mounting aids permanently on device; arrangements for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Die Bonding (AREA)

Abstract

【課題】基板と半導体素子間や複数の半導体素子間に発生するボイドを抑制し、半導体装置の製造歩留りや信頼性等を向上させる。
【解決手段】素子搭載部２ａを有する基板２を、素子搭載部２ａを除く領域を吸着するように設けたり、また孔径が0.5mm以上1.0mm以下とした吸着孔を有する吸着ステージ２１上に配置する。第１の半導体素子５をショアＡ硬さが50以上70以下の吸着ゴムコレット２２で吸着し、吸着ステージ２１に吸着保持された基板２の素子搭載部２ａに接着する。次いで、残存揮発分が0.2％以下の第２の接着剤層が形成された第２の半導体素子を第１の半導体素子上に配置し、第２の接着剤層を120℃以上150℃以下の範囲の温度に加熱して接着する。
【選択図】図３

Description

本発明は積層型半導体装置等の半導体装置の製造方法に関する。
近年、半導体装置の小型化や高密度実装化等を実現するために、1つのパッケージ内に複数の半導体素子を積層して封止したスタック型マルチチップパッケージが実用化されている。スタック型マルチチップパッケージにおいて、複数の半導体素子は配線基板上に接着剤層を介して順に積層される。各半導体素子の電極パッドは、例えばボンディングワイヤを介して配線基板の接続パッドと電気的に接続される。
複数の半導体素子を積層するにあたっては、例えば上段側の半導体素子の下面側に形成した接着剤層を加熱により軟化させ、この軟化させた接着剤層を下段側の半導体素子に密着させた後、接着剤層を熱硬化させて半導体素子間を接着している。この際、接着剤層に残存する揮発成分（残存溶剤分）が多いと、それが加熱時に接着剤層内で揮発して、ボイド（以下、発泡ボイドと呼ぶ）が発生するという問題がある。発泡ボイドは接着後に発生するため、発泡体積分だけ接着剤層が部分的に厚くなる。これは半導体素子を変形させる要因となる。さらに、半導体素子間の熱伝導等を阻害する要因となる。
このような点に対して、接着剤層の残存揮発分量を減らすことで、発泡ボイドの発生量を低減することができるものの、単に残存揮発分量を減らしただけでは接着剤の粘度が高くなり、半導体素子への密着性等が低下する。さらに、下段側の半導体素子のボンディングワイヤと上段側の半導体素子との接触による絶縁不良やショート等の発生を防止するにあたって、半導体素子間の接着剤層の厚さを厚くして、ボンディングワイヤを接着剤層内に取り込むことが行われている（例えば特許文献１参照）。この場合、接着剤の粘度が高いとボンディングワイヤに変形や接続不良等が生じやすくなる。
また、配線基板と半導体素子間や複数の半導体素子間に発生するボイドとしては、上述した発泡ボイドの他に抱き込みボイドがある。これは半導体素子を配線基板や他の半導体素子に接着する際に、配線基板や他の半導体素子の変形や接着する半導体素子の反り等が原因となって発生する。このような点に対して、例えば特許文献２や特許文献３には、接着剤の加熱温度を二段階に制御することで、空気の巻き込み（抱き込み）を抑制したり、また巻き込んだ空気を排出することが記載されている。しかしながら、この方法では局所的な変形部等に起因するボイドを十分に抑制することはできない。
特開2004-072009号公報 特開2002-252254号公報 特開2003-133707号公報
本発明の目的は、基板と半導体素子間や複数の半導体素子間に発生するボイドを抑制することによって、例えば積層型半導体装置の製造歩留りや信頼性等を向上させることを可能にした半導体装置の製造方法を提供することにある。
本発明の態様に係る半導体装置の製造方法は、基板上に第１の半導体素子を接着する工程と、前記基板の接続パッドと前記第１の半導体素子の電極パッドとを第１のボンディングワイヤを介して接続する工程と、裏面側に残存揮発分が0.2％以下の接着剤層が形成された第２の半導体素子を、前記接着剤層を介して前記第１の半導体素子上に配置する工程と、前記接着剤層を120℃以上150℃以下の範囲の温度に加熱して、前記接着剤層の少なくとも一部を軟化または溶融させつつ、前記第２の半導体素子を前記第１の半導体素子と密着させた後、前記接着剤層を熱硬化させて前記第２の半導体素子を前記第１の半導体素子に接着する工程と、前記基板の接続パッドと前記第２の半導体素子の電極パッドとを第２のボンディングワイヤを介して接続する工程とを具備することを特徴としている。
本発明の他の態様に係る半導体装置の製造方法は、素子搭載部を有する基板を、前記素子搭載部を除く領域を吸着するように設けられた吸着孔を有する吸着ステージ上に配置する工程と、ショアＡ硬さが50以上70以下の吸着ゴムコレットで、裏面側に接着剤層が形成された半導体素子を吸着する工程と、前記吸着ゴムコレットで吸着した前記半導体素子を、前記吸着ステージに吸着保持された前記基板の素子搭載部上に配置すると共に、前記接着剤層を加熱して前記半導体素子を前記基板に接着する工程と、前記基板の接続パッドと前記半導体素子の電極パッドとをボンディングワイヤを介して接続する工程とを具備することを特徴としている。
本発明のさらに他の態様に係る半導体装置の製造方法は、素子搭載部を有する基板を、孔径が0.5mm以上1.0mm以下の吸着孔を有する吸着ステージ上に配置する工程と、ショアＡ硬さが50以上70以下の吸着ゴムコレットで、裏面側に接着剤層が形成された半導体素子を吸着する工程と、前記吸着ゴムコレットで吸着した前記半導体素子を、前記吸着ステージに吸着保持された前記基板の素子搭載部上に配置すると共に、前記接着剤層を加熱して前記半導体素子を前記基板に接着する工程と、前記基板の接続パッドと前記半導体素子の電極パッドとをボンディングワイヤを介して接続する工程とを具備することを特徴としている。
本発明の態様に係る半導体装置の製造方法によれば、半導体素子を基板や他の半導体素子に接着するにあたって、発泡ボイドや抱き込みボイドの発生を抑制することができる。従って、品質や信頼性等に優れる半導体装置を歩留りよく製造することが可能となる。
以下、本発明を実施するための形態について、図面を参照して説明する。なお、以下では本発明の実施形態を図面に基づいて述べるが、それらの図面は図解のために提供されるものであり、本発明はそれらの図面に限定されるものではない。
図１は本発明の一実施形態による半導体装置の製造方法を適用したスタック型マルチチップ構造の半導体装置の構成を示す断面図である。同図に示す積層型半導体装置１は、素子搭載用の基板２を有している。素子搭載用基板２は半導体素子を搭載することが可能で、かつ回路を有するものであればよい。このような基板２としては、絶縁基板や半導体基板等の表面や内部に回路を形成した配線基板、あるいはリードフレームのような素子搭載部と回路部とを一体化した基板等を用いることができる。
図１に示す積層型半導体装置１は、素子搭載用基板として配線基板２を有している。配線基板２を構成する基板には、樹脂基板、セラミックス基板、ガラス基板等の絶縁基板、あるいは半導体基板等、各種の材料からなる基板を適用することができる。樹脂基板を適用した配線基板としては、一般的な多層銅張積層板（多層プリント配線基板）等が挙げられる。配線基板２の下面側には、半田バンプ等の外部接続端子３が設けられている。
配線基板２の素子搭載面となる上面側には、外部接続端子３と例えば内層配線（図示せず）を介して電気的に接続された接続パッド４が設けられている。接続パッド４はワイヤボンディング部となるものである。このような配線基板２の素子搭載面（上面）には、第１の半導体素子５が第１の接着剤層６を介して接着されている。第１の接着剤層６には一般的なダイアタッチ材（ダイアタッチフィルム等）が用いられる。第１の半導体素子５の上面側に設けられた第１の電極パッド（図示せず）は、第１のボンディングワイヤ７を介して配線基板２の接続パッド４と電気的に接続されている。
第１の半導体素子５上には、第２の半導体素子８が第２の接着剤層９を介して接着されている。第２の半導体素子８は、例えば第１の半導体素子５と同形またはそれより少なくとも一部が大形の形状を有している。第２の接着剤層９はその少なくとも一部が接着時温度で軟化または溶融し、その内部に第１のボンディングワイヤ７の一部（第１の半導体素子５との接続側端部）を取り込みつつ、第１の半導体素子５と第２の半導体素子８とを接着するものである。この際、第１のボンディングワイヤ７の接続側端部は第２の接着剤層９内に取り込まれることで、第２の半導体素子８との接触が防止される。
さらに、第１のボンディングワイヤ７の接続側端部と第２の半導体素子８との接触をより確実に防止する上で、第２の接着剤層９は接着時温度で軟化または溶融する第１の樹脂層９Ａと、接着時温度に対して層形状が維持される第２の樹脂層９Ｂとを有することが好ましい。第１の樹脂層９Ａは第１の半導体素子５側に配置され、第２の半導体素子８の接着層として機能すると共に、接着時に第１のボンディングワイヤ７を取り込むものである。一方、第２の樹脂層９Ｂは第２の半導体素子８側に配置され、第２の半導体素子８の接着時に絶縁層として機能するものであり、これにより第１のボンディングワイヤ７と第２の半導体素子８との接触を確実に防ぐことが可能となる。
2層構造の接着剤層９において、第１の樹脂層９Ａの厚さは第１のボンディングワイヤ７の高さに応じて適宜に設定することが好ましい。第１の半導体素子５上の第１のボンディングワイヤ７の最大高さが60±15μmとした場合、接着時温度で軟化または溶融する第１の樹脂層９Ａの厚さは、例えば75±15μmとすることが好ましい。一方、接着時温度に対して層形状を維持する第２の樹脂層９Ｂの厚さは、例えば5〜15μmの範囲とすることが好ましい。各樹脂層９Ａ、９Ｂの機能を良好に発揮させる上で、第１の樹脂層９Ａは接着時温度における粘度が1kPa・s以上100kPa・s以下であることが好ましく、第２の樹脂層９Ｂは接着時温度における粘度が130kPa・s以上であることが好ましい。
上述したような2層構造の接着剤層９は、例えば接着時温度で軟化または溶融するように調整したエポキシ樹脂層からなる第１の樹脂層９Ａと、接着時温度に対して層形状が維持されるポリイミド樹脂層やシリコーン樹脂層等からなる第２の樹脂層９Ｂとを積層して2層構造の接着剤フィルムとし、これを予め第２の半導体素子８の裏面（接着面）側に貼り付けておくことにより得ることができる。ただし、このような材質が異なる2層構造の接着剤フィルムを用いた場合、第１の樹脂層９Ａと第２の樹脂層９Ｂとの熱膨張率の違い等に基づいて、第２の半導体素子８の接着工程後に素子間剥離が生じたり、また接着に要する製造コストの増加等を招くおそれがある。
そこで、2層構造の接着剤層９を構成する第１および第２の樹脂層９Ａ、９Ｂには、同一材質の絶縁樹脂を適用することが好ましい。このような絶縁樹脂としては、例えばエポキシ樹脂のような熱硬化性樹脂が挙げられる。同一材料で第１の樹脂層９Ａと第２の樹脂層９Ｂを形成する場合、例えば同一の熱硬化性樹脂組成物を用いて、第１の樹脂層９Ａと第２の樹脂層９Ｂを形成する際の乾燥温度や乾燥時間を異ならせることで、接着時温度における挙動（機能）に違いを持たせることができる。
すなわち、同一材質の絶縁樹脂で軟化または溶融層として機能する第１の樹脂層９Ａと絶縁層として機能する第２の樹脂層９Ｂとを得ることができる。例えば、支持体上に例えばエポキシ樹脂組成物（Ａステージ）を塗布した後、この塗布層を所定の温度で乾燥させて半硬化状態（Ｂステージ）の第２の樹脂層９Ｂを形成する。次いで、第２の樹脂層９Ｂ上に同一のエポキシ樹脂組成物（Ａステージ）を再度塗布し、この塗布層を第２の樹脂層９Ｂの形成時より低温で乾燥させて半硬化状態（Ｂステージ）の第１の樹脂層９Ａを形成する。なお、後に詳述するように、Ｂステージ状態の第１および第２の樹脂層９Ａ、９Ｂは、それぞれ残存揮発分（残存溶剤分）が0.2％以下となるように調整する。
このような2層構造の樹脂層９Ａ、９Ｂを支持体から剥離して接着剤フィルムとして使用する。2層構造の接着剤フィルムは予め第２の半導体素子８の裏面（接着面）側に貼り付けて使用することが好ましい。そして、第１の樹脂層９Ａの乾燥温度以上で、かつ第２の樹脂層９Ｂの乾燥温度未満の温度で加熱した場合、第２の樹脂層９Ｂは層形状が維持される一方で、第１の樹脂層９Ａのみは軟化または溶融する。従って、第２の半導体素子８の接着時温度を上記したような温度範囲とすることによって、第２の樹脂層９Ｂを絶縁層として機能させた上で、第１の樹脂層２９を軟化または溶融させることができる。
第１のボンディングワイヤ７の接続側端部と第２の半導体素子８との接触を防止する上で、例えば図２に示すように、第１の半導体素子５の接続に使用されていない電極パッド、すなわち非接続パッド（ノンコネクションパッド）上に、金属材料や樹脂材料等からなるスタッドパンプ１０を形成するようにしてもよい。スタッドパンプ１０は第１の半導体素子５と第２の半導体素子８との間の距離を維持するのに有効である。さらに、スタッドパンプ１０で非接続パッドやヒューズ部等を埋めることで、これらに起因するボイドの発生を抑制することができる。
第１の半導体素子５と第２の半導体素子８との間にスタッドパンプ１０を介在させるにあたって、第２の接着剤層９には図２に示したように、1層構造の接着剤樹脂層を適用することができる。また、スタッドパンプ１０と2層構造の接着剤層９（第１の樹脂層９と第２の樹脂層９Ｂ）とを組合せて使用することも可能である。なお、スタッドパンプ１０の設置箇所は1箇所でもよいが、第１の半導体素子５の重心を通る3箇所以上に設置することが好ましい。
上述したような第２の接着剤層９を介して第１の半導体素子５上に接着された第２の半導体素子８は、その上面側に設けられた第２の電極パッド（図示せず）が第２のボンディングワイヤ１１を介して配線基板２の接続パッド４と電気的に接続されている。そして、配線基板２上に積層、配置された第１および第２の半導体素子５、８を、例えばエポキシ樹脂のような封止樹脂１２を用いて封止することによって、スタック型マルチチップパッケージ構造の積層型半導体装置１が構成される。
なお、図１や図２では2個の半導体素子５、８を積層した構造について説明したが、半導体素子の積層数はこれに限られるものではなく、3個もしくはそれ以上であってもよいことは言うまでもない。さらに、積層型半導体装置の形態は上述したようなスタック型マルチチップパッケージに限られるものではなく、素子搭載用基板２としてリードフレームを用いた半導体パッケージ（ＴＳＯＰ等）であってもよい。
この実施形態の積層型半導体装置１は、例えば以下のようにして作製される。まず、配線基板２上に第１の接着剤層６を用いて第１の半導体素子５を接着する。第１の半導体素子５の接着工程においては、前述した抱き込みボイドが発生しやすい。そこで、以下に示す抱き込みボイドの発生を抑制した接着工程を適用する。
まず、図３（ａ）に示すように、加熱機構を有する吸着ステージ（加熱ステージ）２１上に配線基板２を載置する。一方、半導体素子５は吸着ゴムコレット２２を有する吸着ツール２３で吸着保持する。加熱ステージ２１は図示を省略した加熱機構を内蔵すると共に、配線基板２を吸着保持する吸着孔２４を有している。吸着孔２４は図示を省略した真空ポンプ等の吸引装置に接続されている。ここで、吸着孔２４は配線基板２の素子搭載部２ａを除く領域、すなわち素子搭載部２ａの外周側領域に設けられている。
配線基板２の厚さは薄型パッケージを実現する上で、例えば0.13mmというように薄型化されている。薄型化された配線基板２を吸着孔２４で吸着保持した場合、配線基板２の吸着孔２４上に存在する部分が凹みやすくなる。このような吸着孔２４による配線基板２の凹み上に半導体素子５が配置されると、配線基板２と半導体素子５との間にボイド（抱き込みボイド）が発生しやすくなる。そこで、この実施形態においては吸着孔２４を配線基板２の素子搭載部２ａを除く領域に設けている。
さらに、配線基板２と半導体素子５との間に発生する抱き込みボイドには、吸着孔２４の孔径も影響する。すなわち、吸着孔２４の孔径が大きすぎるとその部分に荷重が加わらなくなるため、これも抱き込みボイドの発生原因となる。そこで、この実施形態においては吸着孔２４の孔径を0.5mm以上1.0mm以下としている。吸着孔２４の孔径が1.0mmを超えると荷重が加わらない領域が増大することで、抱き込みボイドが発生しやすくなる。一方、吸着孔２４の孔径が0.5mm未満であると配線基板２の吸着保持力自体が低下し、配線基板２の保持状態が不安定になる。ただし、配線基板２の反りが小さく、第１の半導体素子５の直下に吸着孔２４を配置しない場合には、孔径の制約はなくなる。
このように、配線基板２を吸着保持する加熱ステージ２１については、吸着孔２４を配線基板２の素子搭載部２ａを除く領域に設けたり、また吸着孔２４の孔径を0.5mm以上1.0mm以下とする、さらにはこれら両方を満足させることによって、配線基板２と半導体素子５との間に発生する抱き込みボイドを抑制している。さらに、抱き込みボイドの発生には半導体素子５の状態も影響することから、ここでは半導体素子５を吸着保持する吸着ゴムコレット２２の硬さをショアＡ硬さで50以上70以下としている。
例えば、厚さ60μmというように薄型化された半導体素子５を吸着ゴムコレット２２で保持する場合、半導体素子５に反り等の変形が生じやすくなる。この際、吸着ゴムコレット２２が硬すぎると、半導体素子５を配線基板２に押圧した際に半導体素子５の反り等を吸収することができず、これも抱き込みボイドの発生原因となる。そこで、この実施形態においては半導体素子５を吸着保持する吸着ゴムコレット２２の硬さをショアＡ硬さで50以上70以下としている。
吸着ゴムコレット２２のショアＡ硬さが70を超えると、上述したように半導体素子５を配線基板２に押圧した際に半導体素子５の反り等を吸収することができず、抱き込みボイドが発生しやすくなる。一方、吸着ゴムコレット２２のショアＡ硬さが50未満であると吸着ゴムコレット２２が柔らかすぎて、半導体素子５に加えた押圧力までも吸収されてしまう。これは半導体素子５の局部的な接着不良等の原因となり、これによっても配線基板２と半導体素子５との間にボイドが発生しやすくなる。
上述したような吸着ゴムコレット２２に吸着保持された半導体素子５の裏面（下面）側には、接着剤層６が予め形成されている。そして、図３（ｂ）に示すように、接着剤層６を介して半導体素子５を加熱ステージ２１に保持された配線基板２の素子搭載部２ａに押圧しつつ、接着剤層６を所定の温度に加熱することによって、接着剤層６を熱硬化させて半導体素子５を配線基板２に接着する。半導体素子５の接着工程自体（加熱や加圧）は、ダイアタッチフィルム等を用いた従来法と同様にして実施することができる。
図４は吸着ゴムコレット２２のショアＡ硬さおよび加熱ステージ２１の吸着孔２４の孔径と抱き込みボイドの発生率との関係の一例を示している。ここでは、厚さ0.13mmの配線基板２と厚さ60μmの半導体素子（Ｓｉチップ）５とを用いて、これらを接着剤層６で接着した。加熱ステージ２１の吸着孔２４は、配線基板２の素子搭載部２ａを除く領域に設けた。その際の配線基板２と半導体素子５との間に抱き込みボイドが発生するか否かを、ボイド発生率として調べた。
図４から明らかなように、吸着ゴムコレット２２のショアＡ硬さが70を超えると、抱き込みボイドの発生率が大幅に増加することが分かる。なお、吸着ゴムコレット２２のショアＡ硬さが50未満の場合は図４には示されていないが、半導体素子５の接着不良が生じることが確認された。さらに、吸着ゴムコレット２２のショアＡ硬さが70以下であっても、吸着孔２４の孔径が1.0mmを超えると抱き込みボイドの発生率が増加することが分かる。なお、吸着孔２４の孔径が0.5mm未満の場合には半導体素子５の吸着不良が発生し、実用性に劣ることが判明した。
上述したように、この実施形態では配線基板２を保持するステージとして、配線基板２の素子搭載部２ａを除く領域に設けられ、かつ孔径が0.5mm以上1.0mm以下の吸着孔２４を有する加熱ステージ２１を用いると共に、半導体素子５を保持する吸着コレットとして、ショアＡ硬さが50以上70以下の吸着ゴムコレット２２を用いているため、配線基板２と半導体素子５との間の抱き込みボイドの発生を抑制することができる。これは第１の半導体素子５の接着品質や接着工程における歩留りの向上に大きく寄与するものである。なお、抱き込みボイドの発生は積層型半導体装置に限らず、単層構造の半導体装置（基板上に単体の半導体素子を実装した半導体装置）に対しても適用可能である。
次に、第１の半導体素子５にワイヤボンディング工程を実施して、第１のボンディングワイヤ７で配線基板２の接続パッド４と第１の半導体素子５の電極パッドとを電気的に接続する。第１の半導体素子５のワイヤボンディング工程は従来と同様にして実施される。この後、第１の半導体素子５上に第２の接着剤層９を介して第２の半導体素子８を接着する。第２の半導体素子８の接着工程においては、前述した発泡ボイドが発生しやすい。特に、第１のボンディングワイヤ７の一部を第２の接着剤層９内に取り込む場合には、比較的厚い接着剤層が使用されるため、発泡ボイドが発生しやすくなる。そこで、以下に示す発泡ボイドの発生を抑制した接着工程を適用する。
図５（ａ）に示すように、第１の半導体素子５を接着した配線基板２を、加熱ステージ２１上に載置する。一方、第２の半導体素子８は吸着ゴムコレット２２を有する吸着ツール２３で吸着保持する。加熱ステージ２１や吸着ゴムコレット２２は、上述した第１の半導体素子５の接着に使用したものと同様な構成を有することが好ましいが、必ずしもこの限りではない。第２の半導体素子８の接着時においては、第１の接着剤層６や第２の接着剤層（例えば2層構造の接着剤層）９で基板２や第２の半導体素子８の変形が吸収されるため、第１の半導体素子５の接着時に比べて抱き込みボイドは発生しにくい。従って、加熱ステージ２１や吸着ゴムコレット２２は、上述した構成に限られるものではない。
第２の半導体素子８の裏面（下面）には、予め第２の接着剤層９が形成されている。第２の接着剤層９は、第２の半導体素子８の裏面に半硬化させた接着剤フィルム（Ｂステージの接着剤フィルム）を貼り付けたり、あるいは接着剤組成物を第２の半導体素子８の裏面に塗布することにより形成される。第２の接着剤層９として2層構造の接着剤層を適用する場合には、前述したような方法で作製した2層構造の接着剤フィルム等を、予め第２の半導体素子８の裏面側に貼り付けておく。
ここで、第２の接着剤層９を形成するにあたって、接着剤組成物中の溶剤等による揮発分の残存量、すなわち残存揮発分が0.2％以下となるように、例えば接着剤組成物（Ａステージの樹脂組成物）の乾燥温度や乾燥時間（Ｂステージ化するための熱処理温度や熱処理時間）を制御する。第２の接着剤層９の残存揮発分が0.2％を超えると、第２の接着剤層９を第１の半導体素子５に密着させた後に熱硬化させる際に、第２の接着剤層９から生じる揮発分で発泡ボイドが生じやすくなる。すなわち、残存揮発分が0.2％以下の第２の接着剤層９を使用することによって、発泡ボイドの発生を抑制することができる。2層構造の接着剤層９の場合には、残存揮発分の総量が0.2％以下となるようにする。
このような第２の接着剤層９を有する第２の半導体素子８を、図５（ｂ）に示すように第１の半導体素子５に押し付けて、第２の接着剤層９を第１の半導体素子５に密着させる。この際、第２の接着剤層９は加熱ステージ２１やそれにより加熱された第１の半導体素子５からの輻射熱で加熱される。また、吸着ゴムコレット２２を有する吸着ツール２３に加熱機構を内蔵しておき、この加熱機構で第２の半導体素子８および第２の接着剤層９を直接加熱するようにしてもよい。
この際、発泡ボイドの発生を抑制する上で、第２の接着剤層９の温度が120℃以上150℃以下となるように加熱して、第２の接着剤層９の少なくとも一部を軟化または溶融させることが重要となる。第２の接着剤層９は残存揮発分を0.2％以下とすることで粘度が高くなっているため、接着時の加熱温度が低すぎると第２の接着剤層９を第１の半導体素子５に十分に密着させることができない。すなわち、第２の接着剤層９の接着時温度が120℃未満であると、第１の半導体素子５に対する密着性が低下する。
さらに、第１の半導体素子５には第１のボンディングワイヤ７が接続されているため、接着時に第１のボンディングワイヤ７を第２の接着剤層９内に取り込む必要がある。第２の接着剤層９の接着時温度が低すぎると、第２の接着剤層９の軟化状態が不十分になることから、第１のボンディングワイヤ７に変形や接続不良等が生じやすくなる。第２の接着剤層９の接着時温度を120℃以上とすることで、第２の接着剤層９が適度に軟化するため、第１のボンディングワイヤ７を第２の接着剤層９内に良好に取り込むことができる。第２の接着剤層９に2層構造の接着剤層を適用した場合、第１のボンディングワイヤ７は第１の樹脂層（軟化または溶融層）９Ａ内に取り込まれる。
ただし、第２の接着剤層９の接着時温度が高すぎると、残存揮発分を0.2％以下とした第２の接着剤層９であっても、接着時に発泡ボイドが生じやすくなるため、第２の接着剤層９の接着時温度は150℃以下とする。すなわち、第２の接着剤層９の接着時温度が150℃を超えると、残存揮発分を0.2％以下とした第２の接着剤層９であっても発泡ボイドの発生率が急激に上昇する。このような点から、残存揮発分を0.2％以下とした第２の接着剤層９の接着時温度は、120℃以上150℃以下の範囲に設定する。
上述した温度に加熱した第２の接着剤層９内に第１のボンディングワイヤ７を取り込むと共に、第２の接着剤層９を第１の半導体素子５に密着させた後、第２の接着剤層９の加熱を継続しつつ、第２の半導体素子８に適度な圧力を加える。これによって、第２の接着剤層９を熱硬化させて第２の半導体素子８を第１の半導体素子５に接着する。このように、残存揮発分を0.2％以下とした第２の接着剤層９の接着時温度を120℃以上150℃以下とすることによって、第２の接着剤層９による第１の半導体素子５に対する密着性や第１のボンディングワイヤ７の取り込み性を良好に保った上で、第１の半導体素子５と第２の半導体素子８との間の発泡ボイドの発生を抑制することができる。
図６は第２の接着剤層９の残存揮発分および接着時温度と発泡ボイドの発生率との関係の一例を示している。ここでは、2層構造の接着剤層（2層構造のエポキシ樹脂層）９を用いて、厚さ60μmの第２の半導体素子（Ｓｉチップ）８を第１の半導体素子５上に接着した。その際の第１の半導体素子５と第２の半導体素子８との間に発泡ボイドが発生するか否かを、発泡ボイド発生率として調べた。
図６から明らかなように、第２の接着剤層９の残存揮発分が0.2％を超えると、接着時温度が150℃以下であっても発泡ボイドの発生率が増加することが分かる。さらに、第２の接着剤層９の残存揮発分が0.2％以下であっても、接着時温度が150℃を超えると発泡ボイドの発生率が増加することが分かる。従って、残存揮発分が0.2％以下の第２の接着剤層９の接着時温度を150℃以下とすることによって、発泡ボイドの発生率を大幅に低下させることが可能となる。なお、第２の接着剤層９の接着時温度を120℃未満とした場合には、第１のボンディングワイヤ７の変形や接続不良の発生率が大幅に増加することが確認された。
この後、第１の半導体素子５上に接着された第２の半導体素子８にワイヤボンディング工程を実施して、図５（ｃ）に示すように、第２のボンディングワイヤ１１で配線基板２の接続パッド４と第２の半導体素子８の電極パッドとを電気的に接続する。さらに、第１および第２の半導体素子５、８を封止樹脂１２で封止することによって、図１に示したような積層型半導体装置１が得られる。なお、3個もしくはそれ以上の半導体素子を積層する場合には、上述した第２の半導体素子８と同様な接着工程を繰り返し実施すればよい。
上述したように、この実施形態では第２の接着剤層９の残存揮発分を0.2％以下とすると共に、第２の接着剤層９の接着時温度を120℃以上150℃以下としているため、第１の半導体素子５と第２の半導体素子８との間の発泡ボイドの発生を抑制することができる。これは第２の半導体素子８の接着品質や接着工程における歩留りの向上に大きく寄与するものである。さらに、前述した第１の半導体素子５の接着工程を適用することで、基板２と第１の半導体素子５との間の抱き込みボイドの発生も抑制できることから、品質や信頼性等に優れる積層型半導体装置１を歩留りよく製造することが可能となる。
なお、本発明の製造方法は上記した各実施形態に限定されるものではなく、複数の半導体素子を積層して搭載した各種の積層型半導体装置に適用することができる。そのような積層型半導体装置の製造方法についても、本発明に含まれるものである。また、本発明の実施形態は本発明の技術的思想の範囲内で拡張もしくは変更することができ、この拡張、変更した実施形態も本発明の技術的範囲に含まれるものである。
本発明の一実施形態による製造方法を適用して作製した積層型半導体装置の構成を示す断面図である。 図１に示す積層型半導体装置の一変形例を示す断面図である。 本発明の一実施形態による積層型半導体装置の製造工程における第１の半導体素子の接着工程を示す断面図である。 吸着ゴムコレットのショアＡ硬さおよび加熱ステージの吸着孔の孔径と抱き込みボイドの発生率との関係の一例を示す図である。 本発明の一実施形態による積層型半導体装置の製造工程における第２の半導体素子の接着工程を示す断面図である。 第２の接着剤層の残存揮発分および接着時温度と発泡ボイドの発生率との関係の一例を示す図である。
符号の説明
１…積層型半導体装置、２…配線基板、４…接続パッド、５…第１の半導体素子、６…第１の接着剤層、７…第１のボンディングワイヤ、８…第２の半導体素子、９…第２の接着剤層、１０…スタッドバンプ、１１…第２のボンディングワイヤ、１２……封止樹脂、２１…加熱ステージ、２２…吸着ゴムコレット、２３…吸着ツール、２４…吸着孔。

Claims (5)

  1. 基板上に第１の半導体素子を接着する工程と、
    前記基板の接続パッドと前記第１の半導体素子の電極パッドとを第１のボンディングワイヤを介して接続する工程と、
    裏面側に残存揮発分が0.2％以下の接着剤層が形成された第２の半導体素子を、前記接着剤層を介して前記第１の半導体素子上に配置する工程と、
    前記接着剤層を120℃以上150℃以下の範囲の温度に加熱して、前記接着剤層の少なくとも一部を軟化または溶融させつつ、前記第２の半導体素子を前記第１の半導体素子と密着させた後、前記接着剤層を熱硬化させて前記第２の半導体素子を前記第１の半導体素子に接着する工程と、
    前記基板の接続パッドと前記第２の半導体素子の電極パッドとを第２のボンディングワイヤを介して接続する工程と
    を具備することを特徴とする半導体装置の製造方法。
  2. 請求項１記載の半導体装置の製造方法において、
    前記第１のボンディングワイヤの前記第１の半導体素子との接続側端部を前記接着剤層内に取り込みつつ、前記第２の半導体素子を前記第１の半導体素子と接着することを特徴とする半導体装置の製造方法。
  3. 素子搭載部を有する基板を、前記素子搭載部を除く領域を吸着するように設けられた吸着孔を有する吸着ステージ上に配置する工程と、
    ショアＡ硬さが50以上70以下の吸着ゴムコレットで、裏面側に接着剤層が形成された半導体素子を吸着する工程と、
    前記吸着ゴムコレットで吸着した前記半導体素子を、前記吸着ステージに吸着保持された前記基板の素子搭載部上に配置すると共に、前記接着剤層を加熱して前記半導体素子を前記基板に接着する工程と、
    前記基板の接続パッドと前記半導体素子の電極パッドとをボンディングワイヤを介して接続する工程と
    を具備することを特徴とする半導体装置の製造方法。
  4. 素子搭載部を有する基板を、孔径が0.5mm以上1.0mm以下の吸着孔を有する吸着ステージ上に配置する工程と、
    ショアＡ硬さが50以上70以下の吸着ゴムコレットで、裏面側に接着剤層が形成された半導体素子を吸着する工程と、
    前記吸着ゴムコレットで吸着した前記半導体素子を、前記吸着ステージに吸着保持された前記基板の素子搭載部上に配置すると共に、前記接着剤層を加熱して前記半導体素子を前記基板に接着する工程と、
    前記基板の接続パッドと前記半導体素子の電極パッドとをボンディングワイヤを介して接続する工程と
    を具備することを特徴とする半導体装置の製造方法。
  5. 請求項３または請求項４記載の半導体装置の製造方法において、
    さらに、裏面側に残存揮発分が0.2％以下の接着剤層を形成した第２の半導体素子を、前記接着剤層を介して第１の半導体素子としての前記半導体素子上に配置する工程と、
    前記接着剤層を120℃以上150℃以下の範囲の温度で加熱して、前記接着剤層の少なくとも一部を軟化または溶融させつつ、前記第２の半導体素子を前記第１の半導体素子と密着させた後、前記接着剤層を熱硬化させて前記第２の半導体素子を前記第１の半導体素子に接着する工程と、
    前記基板の接続パッドと前記第２の半導体素子の電極パッドとを第２のボンディングワイヤを介して接続する工程と
    を具備することを特徴とする半導体装置の製造方法。
JP2006003663A 2006-01-11 2006-01-11 半導体装置の製造方法 Expired - Fee Related JP4621595B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2006003663A JP4621595B2 (ja) 2006-01-11 2006-01-11 半導体装置の製造方法
US11/651,561 US20070196952A1 (en) 2006-01-11 2007-01-10 Manufacturing method of semiconductor device
KR1020070002828A KR100804856B1 (ko) 2006-01-11 2007-01-10 반도체 장치의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006003663A JP4621595B2 (ja) 2006-01-11 2006-01-11 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2007188944A true JP2007188944A (ja) 2007-07-26
JP4621595B2 JP4621595B2 (ja) 2011-01-26

Family

ID=38343919

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006003663A Expired - Fee Related JP4621595B2 (ja) 2006-01-11 2006-01-11 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20070196952A1 (ja)
JP (1) JP4621595B2 (ja)
KR (1) KR100804856B1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007242684A (ja) * 2006-03-06 2007-09-20 Disco Abrasive Syst Ltd 積層型半導体装置及びデバイスの積層方法
JP2009206507A (ja) * 2008-01-29 2009-09-10 Hitachi Chem Co Ltd 半導体装置の製造方法及び半導体装置
JP2013165219A (ja) * 2012-02-13 2013-08-22 Toshiba Corp ダイボンディング装置、コレット、および、ダイボンディング方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5537515B2 (ja) * 2011-09-01 2014-07-02 株式会社東芝 積層型半導体装置の製造方法と製造装置
US10199351B2 (en) * 2015-12-30 2019-02-05 Skyworks Solutions, Inc. Method and device for improved die bonding
JP6593405B2 (ja) * 2017-08-31 2019-10-23 日亜化学工業株式会社 半導体装置の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0410550A (ja) * 1990-04-27 1992-01-14 Toshiba Corp 半導体装置の製造方法
JP2004087677A (ja) * 2002-08-26 2004-03-18 Nitto Denko Corp コレットおよびそれを用いてチップ部品をピックアップする方法
JP2004111901A (ja) * 2002-09-17 2004-04-08 Matsushita Electric Ind Co Ltd 電子部品接合装置及び方法、並びに回路基板、並びに電子部品実装装置
JP2005019962A (ja) * 2003-06-06 2005-01-20 Hitachi Chem Co Ltd 接着シート
JP2005303267A (ja) * 2004-03-18 2005-10-27 Toshiba Corp 積層型電子部品
JP2006005333A (ja) * 2004-05-20 2006-01-05 Toshiba Corp 積層型電子部品とその製造方法
JP2006183020A (ja) * 2004-04-20 2006-07-13 Hitachi Chem Co Ltd 接着シート、半導体装置、及び半導体装置の製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05121487A (ja) * 1991-10-26 1993-05-18 Rohm Co Ltd 半導体装置の実装構造および実装方法
US5193316A (en) * 1991-10-29 1993-03-16 Texas Instruments Incorporated Semiconductor wafer polishing using a hydrostatic medium
US6066218A (en) * 1998-04-23 2000-05-23 3M Innovative Properties Company Method and apparatus for assembling an optical recording medium
JP3405269B2 (ja) * 1999-04-26 2003-05-12 ソニーケミカル株式会社 実装方法
JP2000357711A (ja) * 1999-06-15 2000-12-26 Sony Corp 半導体装置製造用治具および半導体装置の製造方法
JP3827520B2 (ja) * 2000-11-02 2006-09-27 株式会社ルネサステクノロジ 半導体装置
JP2002151551A (ja) * 2000-11-10 2002-05-24 Hitachi Ltd フリップチップ実装構造、その実装構造を有する半導体装置及び実装方法
JP3913481B2 (ja) * 2001-01-24 2007-05-09 シャープ株式会社 半導体装置および半導体装置の製造方法
JP3665579B2 (ja) * 2001-02-26 2005-06-29 ソニーケミカル株式会社 電気装置製造方法
US7473767B2 (en) * 2001-07-03 2009-01-06 The Institute For Systems Biology Methods for detection and quantification of analytes in complex mixtures
US6569709B2 (en) * 2001-10-15 2003-05-27 Micron Technology, Inc. Assemblies including stacked semiconductor devices separated a distance defined by adhesive material interposed therebetween, packages including the assemblies, and methods
JP2003298232A (ja) * 2002-04-02 2003-10-17 Sony Corp 多層配線基板の製造方法および多層配線基板
JP5017861B2 (ja) * 2003-06-06 2012-09-05 日立化成工業株式会社 接着シート、及びダイシングテープ一体型接着シート
US20050205981A1 (en) * 2004-03-18 2005-09-22 Kabushiki Kaisha Toshiba Stacked electronic part
KR20070004100A (ko) * 2004-04-20 2007-01-05 히다치 가세고교 가부시끼가이샤 접착시트, 반도체장치, 및 반도체장치의 제조방법
JP2005327789A (ja) * 2004-05-12 2005-11-24 Sharp Corp ダイシング・ダイボンド兼用粘接着シートおよびこれを用いた半導体装置の製造方法
US7629695B2 (en) * 2004-05-20 2009-12-08 Kabushiki Kaisha Toshiba Stacked electronic component and manufacturing method thereof
TW200727446A (en) * 2005-03-28 2007-07-16 Toshiba Kk Stack type semiconductor device manufacturing method and stack type electronic component manufacturing method
US7443037B2 (en) * 2006-04-01 2008-10-28 Stats Chippac Ltd. Stacked integrated circuit package system with connection protection
US20080131998A1 (en) * 2006-12-01 2008-06-05 Hem Takiar Method of fabricating a film-on-wire bond semiconductor device

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0410550A (ja) * 1990-04-27 1992-01-14 Toshiba Corp 半導体装置の製造方法
JP2004087677A (ja) * 2002-08-26 2004-03-18 Nitto Denko Corp コレットおよびそれを用いてチップ部品をピックアップする方法
JP2004111901A (ja) * 2002-09-17 2004-04-08 Matsushita Electric Ind Co Ltd 電子部品接合装置及び方法、並びに回路基板、並びに電子部品実装装置
JP2005019962A (ja) * 2003-06-06 2005-01-20 Hitachi Chem Co Ltd 接着シート
JP2005303267A (ja) * 2004-03-18 2005-10-27 Toshiba Corp 積層型電子部品
JP2006183020A (ja) * 2004-04-20 2006-07-13 Hitachi Chem Co Ltd 接着シート、半導体装置、及び半導体装置の製造方法
JP2006005333A (ja) * 2004-05-20 2006-01-05 Toshiba Corp 積層型電子部品とその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007242684A (ja) * 2006-03-06 2007-09-20 Disco Abrasive Syst Ltd 積層型半導体装置及びデバイスの積層方法
JP2009206507A (ja) * 2008-01-29 2009-09-10 Hitachi Chem Co Ltd 半導体装置の製造方法及び半導体装置
JP2013165219A (ja) * 2012-02-13 2013-08-22 Toshiba Corp ダイボンディング装置、コレット、および、ダイボンディング方法

Also Published As

Publication number Publication date
KR100804856B1 (ko) 2008-02-20
JP4621595B2 (ja) 2011-01-26
US20070196952A1 (en) 2007-08-23
KR20070075317A (ko) 2007-07-18

Similar Documents

Publication Publication Date Title
KR100796884B1 (ko) 적층형 반도체 장치의 제조 방법 및 적층형 전자 부품의제조 방법
JP4188337B2 (ja) 積層型電子部品の製造方法
JP4746646B2 (ja) 積層型電子部品
JP5161732B2 (ja) 半導体装置の製造方法
JP2007250886A (ja) 半導体装置の製造方法
JP4621595B2 (ja) 半導体装置の製造方法
JP4203031B2 (ja) 積層型電子部品の製造方法
JP4594777B2 (ja) 積層型電子部品の製造方法
JP2007035865A (ja) 半導体パッケージとその製造方法
JP4612450B2 (ja) 積層型半導体装置の製造方法
JP2007035864A (ja) 半導体パッケージ
US20090246918A1 (en) Method of manufacturing semiconductor device
JP2002064162A (ja) 半導体チップ
JP5238593B2 (ja) 半導体パッケージの製造方法
JP2011082404A (ja) 半導体装置の製造方法
JP4473668B2 (ja) 半導体装置およびその製造方法
JP2000100868A (ja) 半導体装置およびその製造方法
JP2003234451A (ja) 半導体装置およびその製造方法
JP2001168232A (ja) 回路部品接続体、回路部品接続体の製造方法、両面回路基板、両面回路基板の製造方法、回路部品実装体、及び多層回路基板
JP2003197806A (ja) 配線基板の製造方法および配線基板
JP4408015B2 (ja) 半導体装置の製造方法
JP2008282941A (ja) 半導体装置
JP2000174039A (ja) 半導体装置及びその製造方法
JP2012221975A (ja) インターポーザおよびその製造方法
JPH1192718A (ja) 接着体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080731

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100705

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100713

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100909

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20100909

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101005

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101101

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131105

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees