JP5238593B2 - 半導体パッケージの製造方法 - Google Patents
半導体パッケージの製造方法 Download PDFInfo
- Publication number
- JP5238593B2 JP5238593B2 JP2009102008A JP2009102008A JP5238593B2 JP 5238593 B2 JP5238593 B2 JP 5238593B2 JP 2009102008 A JP2009102008 A JP 2009102008A JP 2009102008 A JP2009102008 A JP 2009102008A JP 5238593 B2 JP5238593 B2 JP 5238593B2
- Authority
- JP
- Japan
- Prior art keywords
- resin
- semiconductor package
- holding jig
- underfill resin
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
[第1の実施の形態に係る半導体パッケージの構造]
始めに、第1の実施の形態に係る半導体パッケージの構造について説明する。図5は、第1の実施の形態に係る半導体パッケージを例示する断面図である。図5を参照するに、第1の実施の形態に係る半導体パッケージ30は、配線基板10Aと、半導体チップ20と、アンダーフィル樹脂25とを有する。
続いて、第1の実施の形態に係る半導体パッケージの製造方法について説明する。図6〜図11は、第1の実施の形態に係る半導体パッケージの製造工程を例示する図である。図6〜図11において、図5に示す半導体パッケージ30と同一構成部分には同一符号を付し、その説明を省略する場合がある。なお、図6〜図11において、(a)は平面図、(b)は(a)のA−A線に沿う断面図である。又、各平面図においては、各断面図との対応関係を明確にするために、各断面図に対応するハッチングが描かれている場合がある。
第2の実施の形態では、第1の実施の形態とは異なる吸着保持治具を用いる例を示す。第2の実施の形態において、半導体パッケージの構造や製造工程は第1の実施の形態と同様であるため、その説明は省略する。
発熱体(ヒータ)37cと、複数の吸気孔37xと、吸気機構(図示せず)と、電源(図示せず)と、可動機構(図示せず)等を有する。又、37yは吸着保持治具37の突起部を、37zは突起部37yの上面を示している。上面37zは、例えば凸状の湾曲面とされている。
第3の実施の形態では、第1の実施の形態及び第2の実施の形態とは異なる吸着保持治具を用いる例を示す。第3の実施の形態において、半導体パッケージの構造や製造工程は第1の実施の形態と同様であるため、その説明は省略する。
10A 配線基板
11 絶縁層
11x ビアホール
12 第1配線層
13 第2配線層
14 プレソルダ
15 第1ソルダーレジスト層
15x 開口部
16 第2ソルダーレジスト層
20 半導体チップ
21 本体
22 バンプ
25 アンダーフィル樹脂
25a 仮固定部
27、37、47 吸着保持治具
27a、37c、47c 発熱体
27x、37x、47x 吸気孔
27y、37y、47y 突起部
27z、37z、47z 突起部の上面
30 半導体パッケージ
37a 第1部材
37b 第2部材
47a 治具本体
47b 断熱材
C 基板切断位置
H1、H2、H3 高さ
Claims (9)
- 配線基板の一方の面にシート状の樹脂を介して半導体チップが搭載された半導体パッケージの製造方法であって、
前記配線基板の一方の面に対向する面から前記配線基板の一方の面側に突起する突起部を有する保持治具の前記突起部側に、前記シート状の樹脂を保持する保持工程と、
前記シート状の樹脂の、前記保持治具で保持されて突起状に変形した部分の先端を前記配線基板の一方の面の平坦部に接触させ押圧する押圧工程と、
前記保持治具による前記シート状の樹脂の保持を解除し、前記シート状の樹脂を前記配線基板の一方の面に仮固定する仮固定工程と、
前記仮固定工程の後に、前記配線基板の一方の面に仮固定された前記シート状の樹脂を、真空雰囲気中で加熱及び押圧して前記配線基板の一方の面に固定する固定工程と、を有する半導体パッケージの製造方法。 - 前記押圧工程は、前記シート状の樹脂の少なくとも一部を所定の温度に加熱する工程を含み、
前記所定の温度は、前記シート状の樹脂が粘着性を発現する温度である請求項1記載の半導体パッケージの製造方法。 - 前記保持工程において、前記シート状の樹脂の外縁部は、前記保持治具により前記配線基板の一方の面に対して略平行に保持されている請求項1又は2記載の半導体パッケージの製造方法。
- 前記仮固定工程を大気雰囲気中で行う請求項1乃至3の何れか一項記載の半導体パッケージの製造方法。
- 前記固定工程後に、前記シート状の樹脂上に前記半導体チップを配置し、前記半導体チップを前記シート状の樹脂に押圧する半導体チップ搭載工程を更に有する請求項4記載の半導体パッケージの製造方法。
- 前記固定工程で押圧する際の圧力は、前記押圧工程で押圧する際の圧力よりも高い請求項4又は5記載の半導体パッケージの製造方法。
- 前記保持治具は第1部材及び第2部材を有し、
前記突起部は前記第1部材に設けられ、
前記第1部材は、前記第2部材よりも熱伝導率の高い材料により構成されている請求項1乃至6の何れか一項記載の半導体パッケージの製造方法。 - 前記保持治具の一部は断熱材に覆われており、少なくとも前記突起部は、前記断熱材から露出している請求項1乃至7の何れか一項記載の半導体パッケージの製造方法。
- 前記保持治具は、複数個の前記突起部を有する請求項1乃至8の何れか一項記載の半導体パッケージの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009102008A JP5238593B2 (ja) | 2009-04-20 | 2009-04-20 | 半導体パッケージの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009102008A JP5238593B2 (ja) | 2009-04-20 | 2009-04-20 | 半導体パッケージの製造方法 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2010251652A JP2010251652A (ja) | 2010-11-04 |
JP2010251652A5 JP2010251652A5 (ja) | 2012-04-26 |
JP5238593B2 true JP5238593B2 (ja) | 2013-07-17 |
Family
ID=43313637
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009102008A Active JP5238593B2 (ja) | 2009-04-20 | 2009-04-20 | 半導体パッケージの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5238593B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015126132A (ja) * | 2013-12-26 | 2015-07-06 | 日東電工株式会社 | 電子部品装置の製造方法、及び、電子部品封止用シート |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5944776B2 (ja) * | 1979-12-28 | 1984-11-01 | 日東電工株式会社 | 電気部品封止用樹脂ペレツト及びそれを用いた電気部品の封止方法 |
JP3190702B2 (ja) * | 1990-10-08 | 2001-07-23 | 株式会社東芝 | 半導体装置の製造方法 |
JPH05291322A (ja) * | 1992-04-07 | 1993-11-05 | Toshiba Corp | 封止用樹脂シートの製造方法および樹脂封止型半導体装置の製造方法 |
JP3495913B2 (ja) * | 1998-05-28 | 2004-02-09 | シャープ株式会社 | 半導体装置実装用樹脂シート |
JP3741553B2 (ja) * | 1998-11-20 | 2006-02-01 | シャープ株式会社 | 半導体装置の接続構造および接続方法ならびにそれを用いた半導体装置パッケージ |
JP4780858B2 (ja) * | 2001-06-06 | 2011-09-28 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法 |
JP3757193B2 (ja) * | 2002-06-19 | 2006-03-22 | 三井化学株式会社 | 半導体チップのボンディング方法および装置 |
JP3947502B2 (ja) * | 2003-07-22 | 2007-07-25 | 沖電気工業株式会社 | 異方導電性フィルムからなる封止部材の製造方法 |
-
2009
- 2009-04-20 JP JP2009102008A patent/JP5238593B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2010251652A (ja) | 2010-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5325736B2 (ja) | 半導体装置及びその製造方法 | |
KR101011882B1 (ko) | 회로 장치 및 회로 장치의 제조 방법 | |
JP5186550B2 (ja) | 電気的相互接続構造体及びその形成方法 | |
JP4708399B2 (ja) | 電子装置の製造方法及び電子装置 | |
JP5636265B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP4992904B2 (ja) | 半導体装置の製造方法 | |
JP2011181822A (ja) | 半導体装置の製造方法 | |
JP2011061004A (ja) | 半導体装置及びその製造方法 | |
JPWO2008038345A6 (ja) | 半導体装置の製造方法 | |
JP5406572B2 (ja) | 電子部品内蔵配線基板及びその製造方法 | |
JP2016184612A (ja) | 半導体装置の実装方法 | |
JP2011159701A (ja) | 半導体装置およびその製造方法 | |
JP5543754B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP2003007921A (ja) | 回路装置およびその製造方法 | |
JP2012221989A (ja) | 半導体装置製造装置、及び半導体装置の製造方法 | |
JP2013149660A (ja) | 半導体装置の製造方法 | |
JP5180137B2 (ja) | 半導体装置の製造方法 | |
JP2007188944A (ja) | 半導体装置の製造方法 | |
JP5238593B2 (ja) | 半導体パッケージの製造方法 | |
JP2013171916A (ja) | 半導体装置の製造方法 | |
JP2016009740A (ja) | 配線基板の製造方法 | |
JP2013030808A (ja) | 配線基板製造用の仮基板及びその製造方法 | |
JP5995579B2 (ja) | 半導体発光装置及びその製造方法 | |
TW202131418A (zh) | 半導體裝置及其製造方法 | |
JP2011082404A (ja) | 半導体装置の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120308 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120308 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120822 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121204 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20130319 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130401 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5238593 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160405 Year of fee payment: 3 |