JP2016009740A - 配線基板の製造方法 - Google Patents
配線基板の製造方法 Download PDFInfo
- Publication number
- JP2016009740A JP2016009740A JP2014128841A JP2014128841A JP2016009740A JP 2016009740 A JP2016009740 A JP 2016009740A JP 2014128841 A JP2014128841 A JP 2014128841A JP 2014128841 A JP2014128841 A JP 2014128841A JP 2016009740 A JP2016009740 A JP 2016009740A
- Authority
- JP
- Japan
- Prior art keywords
- solder
- substrate
- spherical terminal
- solder paste
- main surface
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】球状端子の位置ずれを防止することにより、信頼性を向上させることが可能な配線基板の製造方法を提供すること。
【解決手段】本発明の配線基板は、基板準備工程、はんだペースト供給工程、球状端子配置工程及びリフロー工程を経て製造される。基板準備工程では第1の基板11を準備する。はんだペースト供給工程では、ソルダーレジスト層57を厚さ方向に貫通する開口部59内の電極65上にはんだペーストを供給する。球状端子配置工程では、はんだペーストが供給された電極65上に、球状端子81を、下部のみがはんだペーストに接触し、それ以外の部分が露出した状態で配置する。リフロー工程では、はんだペーストを加熱溶融させて液相のはんだ99とすることにより、球状端子81の表面全体をはんだ99によって覆うようにする。
【選択図】図2
【解決手段】本発明の配線基板は、基板準備工程、はんだペースト供給工程、球状端子配置工程及びリフロー工程を経て製造される。基板準備工程では第1の基板11を準備する。はんだペースト供給工程では、ソルダーレジスト層57を厚さ方向に貫通する開口部59内の電極65上にはんだペーストを供給する。球状端子配置工程では、はんだペーストが供給された電極65上に、球状端子81を、下部のみがはんだペーストに接触し、それ以外の部分が露出した状態で配置する。リフロー工程では、はんだペーストを加熱溶融させて液相のはんだ99とすることにより、球状端子81の表面全体をはんだ99によって覆うようにする。
【選択図】図2
Description
本発明は、他の基板と接続される基板を備えた配線基板の製造方法に関するものである。
近年、電気機器、電子機器の小型化に伴い、これらの機器に搭載される配線基板等にも小型化や高密度化が要求されている。その一例として、複数の基板(いわゆるパッケージ)を積層してなるPOP(Package On Package)構造の配線基板が従来提案されている(例えば特許文献1参照)。また、特許文献1では、下側基板の基板主面上に配置された複数の電極上に、銅やニッケルからなるコアの表面にはんだを被覆してなる球状端子であるはんだボールを接合し、はんだボールの上部を上側基板に接続する構造が提案されている。なお、一般的に、基板主面上には、コンピュータのマイクロプロセッサ等として使用される半導体集積回路素子(ICチップ)が搭載されるため、上側基板と下側基板との間には、ICチップの高さ以上の隙間を確保する必要がある。
ところで、上記したはんだボールの接合は、専用のマスクを用いて行う必要がある。詳述すると、まず、基板主面151上に複数の電極152が配置されるとともに、基板主面151を覆うソルダーレジスト層153の開口部154を介して電極152が露出してなる下側基板155を準備する(図12参照)。次に、ソルダーレジスト層153の表面上に、開口部154と連通するとともに電極152を露出させる開口部156が形成されたマスク157を配置する(図12参照)。さらに、開口部154,156から露出している電極152上にフラックス158を塗布する(図12参照)。
そして、マスク157を剥離した後、開口部154と連通するとともに電極152を露出させる貫通孔159が形成されたはんだボール配置用マスク160を、ソルダーレジスト層153の表面上に配置する(図13参照)。次に、はんだボール配置用マスク160の貫通孔159内にコア163の表面がはんだ162で覆われたはんだボール161を供給する。その結果、はんだボール161が、貫通孔159内を落下して貫通孔159の直下にある電極152上に載り、フラックス158の粘着力によって電極152に仮固定される(図13参照)。
そして、はんだボール161のはんだ162を加熱溶融させるリフロー工程を行うことにより、はんだボール161が電極152に接合される(図14参照)。このようにすれば、はんだボール161の上部を上側基板に接続した際に、上側基板と下側基板155との間に、ICチップの高さ以上の隙間が確実に確保されるようになる。
ところが、リフロー工程を行うと、加熱溶融されて液相となったはんだ162は、表面張力の作用により、フラックス158に吸引されて電極152側に移動する。この場合、液相のはんだ162が表面張力によって凝集するため、凝集したはんだ162にコア163が押されて、はんだボール161のコア163が位置ずれしてしまう(図14参照)。その結果、はんだボール161の上部を上側基板に接続したとしても、上側基板と下側基板155との隙間の大きさが一定にならないため、製造される配線基板の信頼性が低下するおそれがある。
本発明は上記の課題に鑑みてなされたものであり、その目的は、球状端子の位置ずれを防止することにより、信頼性を向上させることが可能な配線基板の製造方法を提供することにある。
上記課題を解決するための手段(手段1)としては、第2の基板と接続される第1の基板を備える配線基板を製造する方法であって、基板主面上に複数の電極が配置されるとともに、前記基板主面を覆うソルダーレジスト層を厚さ方向に貫通する開口部を介して前記複数の電極が露出してなる前記第1の基板を準備する基板準備工程と、前記開口部内の前記複数の電極上にはんだペーストを供給するはんだペースト供給工程と、前記はんだペーストが供給された前記電極上に、前記第2の基板との接続に用いられ、前記はんだペーストよりも融点の高い材料からなり、少なくとも表層がはんだを除く導電性の金属からなる球状端子を、下部のみがはんだペーストに接触し、それ以外の部分が露出した状態で配置する球状端子配置工程と、前記基板主面を上方に向けた状態で前記はんだペーストを加熱溶融させて液相のはんだとすることにより、前記球状端子の表面全体を前記はんだによって覆うリフロー工程とを含むことを特徴とする配線基板の製造方法がある。
従って、手段1の配線基板の製造方法によれば、はんだペースト供給工程において複数の電極上にはんだペーストを供給した後、球状端子配置工程において、はんだペーストが供給された電極上に、表面がはんだで覆われていない球状端子を、下部のみがはんだペーストに接触し、それ以外の部分が露出した状態で配置している。このため、リフロー工程を行うと、はんだペーストを加熱溶融させて液相となったはんだは、球状端子がはんだ内に没入するのに伴って球状端子の外周側に押し出され、重力に抗して球状端子の表面に沿って球状端子の上部に移動するようになる。また、球状端子の表面のどの部分においても、同じ量のはんだが、球状端子の表面に沿って球状端子の上部に移動する。その結果、球状端子の表面の大部分が、均一な厚さのはんだによって覆われるようになる。即ち、はんだが凝集しにくくなるため、凝集したはんだに押されることに起因する球状端子の位置ずれが防止される。ゆえに、球状端子を第2の基板に接続すれば、第2の基板と第1の基板との隙間の大きさが確実に一定になるため、製造される配線基板の信頼性を向上させることができる。
また、基板準備工程において、基板主面を覆うソルダーレジスト層を厚さ方向に貫通する開口部を介して複数の電極が露出してなる第1の基板を準備し、はんだペースト供給工程において、開口部内の複数の電極上にはんだペーストを供給している。その結果、電極上にはんだペーストを正確に供給できるようになるため、配線基板の製造が容易になる。
以下、手段1の配線基板の製造方法について説明する。
まず、基板準備工程を行い、第2の基板と接続される第1の基板を準備する。第1の基板や第2の基板を形成する材料は特に限定されず任意であるが、例えば、樹脂基板などが好適である。好適な樹脂基板としては、エポキシ樹脂、ポリイミド樹脂、ビスマレイミド−トリアジン樹脂、ポリフェニレンエーテル樹脂等からなる基板が挙げられる。そのほか、これらの樹脂とガラス繊維(ガラス織布やガラス不織布)との複合材料からなる基板を使用してもよい。他の材料として、例えば各種のセラミックなどを選択することもできる。なお、かかる第1の基板及び第2の基板の構造としては特に限定されないが、例えばコア基板の片面または両面にビルドアップ層を有するビルドアップ多層基板や、コア基板を有さないコアレス基板などを挙げることができる。
上記第1の基板の基板主面上には複数の電極が配置される。複数の電極は基板主面のみに存在していてもよいが、基板主面及び基板裏面の両方に存在していてもよい。また、複数の電極は、導電性を有する金属材料などによって形成することが可能である。電極を構成する金属材料としては、例えば銅、銀、鉄、コバルト、ニッケルなどが挙げられる。特に、電極は、導電性が高く安価な銅からなることがよい。また、電極は、めっきによって形成されることがよい。このようにすれば、複数の電極を高精度かつ均一な寸法に形成することができる。仮に、電極を金属ペーストの印刷によって形成すると、電極を高精度かつ均一な寸法に形成することが困難になるため、個々の電極の高さにバラツキが生じてしまうおそれがある。
さらに、第1の基板は、基板主面を覆うソルダーレジスト層を厚さ方向に貫通する開口部を介して複数の電極が露出してなる。なお、ソルダーレジスト層は、絶縁性、耐熱性、耐湿性等を考慮して適宜選択することができる。ソルダーレジスト層を形成するための樹脂材料の好適例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などが挙げられる。
続くはんだペースト供給工程では、開口部内の複数の電極上にはんだペーストを供給する。はんだペーストに使用されるはんだ材料として特に限定されないが、90Pb−10Sn、95Pb−Sn、40Pb−60SnなどのPb−Sn系はんだ、Sn−Sb系はんだ、Sn−Ag系はんだ、Sn−Ag−Cu系はんだ、Au−Ge系はんだ、Au−Sn系はんだ、Au−Si系はんだなどが挙げられる。特に、はんだペーストは鉛フリーはんだからなることがよい。このようにすれば、はんだペーストに鉛が含まれないため、配線基板の環境への負荷を低くすることができる。
続く球状端子配置工程では、はんだペーストが供給された電極上に、第2の基板との接続に用いられ、はんだペーストよりも融点の高い材料からなり、少なくとも表層がはんだを除く導電性の金属からなる球状端子を、下部のみがはんだペーストに接触し、それ以外の部分が露出した状態で配置する。
なお、球状端子の少なくとも表層を構成する導電性の金属としては、例えば、銅、銀、鉄、コバルト、ニッケルなどが挙げられる。特に、球状端子は銅からなることがよい。このようにすれば、球状端子を他の材料を用いて形成する場合よりも、球状端子の低抵抗化が図られるとともに、球状端子の導電性が向上する。即ち、電極との接続に適した球状端子を備えることにより、配線基板の信頼性をよりいっそう向上させることが可能となる。また、球状端子は、表面がニッケル層及び金層によって覆われていてもよい。ニッケル層及び金層は、例えば電解めっきや無電解めっきによって形成される。このようにニッケル層及び金層を形成すると、球状端子に確実に導電性を持たせることができる。
また、球状端子の外径は特に限定されず任意であるが、例えば、ソルダーレジスト層の開口部の内径よりも小さく、開口部の深さよりも大きいことがよい。このようにした場合、球状端子の外径が開口部の内径よりも小さいため、球状端子配置工程及びリフロー工程を行う際に、球状端子が開口部外に脱落しにくくなる。また、球状端子の外径が開口部の深さよりも大きいため、リフロー工程を行う際に、球状端子全体が液相のはんだ内に没入しにくくなる。その結果、液相のはんだは、球状端子の表面に沿って球状端子の上部に確実に移動するようになるため、球状端子の表面の大部分を、均一な厚さのはんだによって確実に覆うことができる。
続くリフロー工程では、基板主面を上方に向けた状態ではんだペーストを加熱溶融させて液相のはんだとすることにより、球状端子の表面全体をはんだによって覆う。以上のプロセスを経て、配線基板が製造される。
以下、本発明を具体化した一実施形態を図面に基づき詳細に説明する。
図1は、本実施形態の配線基板10を示す概略断面図である。配線基板10は、第1の基板11及び第2の基板21を備えている。
第2の基板21は、エポキシ樹脂からなる2層の樹脂絶縁層31,32と銅からなる導体層41とを交互に積層した構造を有する基板である。各樹脂絶縁層31,32には、それぞれビア穴33及びビア導体34が設けられている。各ビア穴33は、円錐台形状をなし、各樹脂絶縁層31,32に対してYAGレーザーまたは炭酸ガスレーザーを用いた穴あけ加工を施すことにより形成される。各ビア導体34は、同一方向(図1では上方向)に拡径した導体である。
また、第2の基板21の基板主面22上(第2層の樹脂絶縁層32の表面上)には、ビア導体34を介して導体層41に電気的に接続される主面側電極42(厚さ15μm)がアレイ状に形成されている。また、樹脂絶縁層32の表面は、エポキシ樹脂からなる厚さ30μm程度のソルダーレジスト層35によってほぼ全体的に覆われている。ソルダーレジスト層35の所定箇所には、ソルダーレジスト層35を厚さ方向に貫通して主面側電極42を露出させる開口部36が形成されている。
一方、第2の基板21の基板裏面23上(第1層の樹脂絶縁層31の下面上)には、ビア導体34を介して導体層41に電気的に接続される裏面側電極43(厚さ15μm)が複数箇所に配置されている。また、樹脂絶縁層31の下面は、エポキシ樹脂からなる厚さ30μm程度のソルダーレジスト層37によってほぼ全体的に覆われている。ソルダーレジスト層37の所定箇所には、ソルダーレジスト層37を厚さ方向に貫通して裏面側電極43を露出させる開口部38が形成されている。そして、開口部38を介して露出する裏面側電極43上には、はんだ部39が形成されている。
図1,図2に示されるように、第1の基板11は、上述した第2の基板21と接続されており、第2の基板21とほぼ同じ構造を有している。即ち、第1の基板11は、エポキシ樹脂からなる3層の樹脂絶縁層51,52,53と銅からなる導体層61とを交互に積層した構造を有する基板である。各樹脂絶縁層51〜53には、それぞれビア穴54及びビア導体55が設けられている。各ビア穴54は、円錐台形状をなし、各樹脂絶縁層51〜53に対してYAGレーザーまたは炭酸ガスレーザーを用いた穴あけ加工を施すことにより形成される。各ビア導体55は、同一方向(図1では上方向)に拡径した導体であって、各導体層61を相互に電気的に接続している。
図1に示されるように、第1の基板11の基板裏面13上(第1層の樹脂絶縁層51の下面上)には、ビア導体55を介して導体層61に電気的に接続される裏面側電極63(厚さ15μm)が複数箇所に配置されている。また、樹脂絶縁層51の下面は、エポキシ樹脂からなる厚さ30μm程度のソルダーレジスト層56によってほぼ全体的に覆われている。ソルダーレジスト層56の所定箇所には、ソルダーレジスト層56を厚さ方向に貫通して裏面側電極63を露出させる開口部64が形成されている。なお、裏面側電極63の表面上には、図示しないマザーボードに対して電気的に接続可能な複数のはんだバンプ(図示略)が配設されるようになっている。そして、各はんだバンプにより、第1の基板11はマザーボード上に実装される。
一方、図1に示されるように、第1の基板11の基板主面12上(第3層の樹脂絶縁層53の表面上)には、ビア導体55を介して導体層61に電気的に接続される主面側電極62がアレイ状に形成されている。また、樹脂絶縁層53の表面(基板主面12)は、エポキシ樹脂からなる厚さ30μm程度のソルダーレジスト層57によってほぼ全体的に覆われている。ソルダーレジスト層57の所定箇所には、ソルダーレジスト層57を厚さ方向に貫通して主面側電極62を露出させる開口部58が形成されている。なお、各主面側電極62は、はんだバンプ70を介して、矩形平板状をなすICチップ71の底面に配置された接続端子72に接続されるようになっている。即ち、はんだバンプ70は、接続端子72とのフリップチップ接続に用いられる、いわゆるC4用のバンプである。なお、各主面側電極62からなる領域は、ICチップ71を搭載可能なICチップ搭載領域73である。
そして、図1に示されるように、ソルダーレジスト層57とICチップ71との隙間には、アンダーフィル74が充填されている。その結果、第1の基板11とICチップ71とが、隙間が封止された状態で互いに固定される。なお、本実施形態のアンダーフィル74は、熱膨張係数が20〜60ppm/℃程度(具体的には34ppm/℃)のエポキシ樹脂からなる。
さらに、図1,図2に示されるように、第1の基板11の基板主面12上には、ビア導体55を介して導体層61に電気的に接続される主面側電極65が複数箇所に配置されている。図2に示されるように、主面側電極65は、平面視円形状をなし、外径B1が100μm、厚さが15μmに設定されている。外径B1は、ビア導体55の上端における外径(30μm)よりも大きく設定されている。また、ソルダーレジスト層57の所定箇所には、ソルダーレジスト層57を厚さ方向に貫通して主面側電極65を露出させる開口部59が形成されている。なお、本実施形態における開口部59の内径B2は、95μmに設定されている。
そして、各主面側電極65上には、第2の基板21との電気的な接続に用いられる複数の球状端子81がはんだ部80を介して接合されている。詳述すると、球状端子81の下部が、はんだ部80を介して主面側電極65に接合されるとともに、球状端子81の上部が、はんだ部39を介して第2の基板21の裏面側電極43に接合されている。また、各球状端子81は、ICチップ71搭載用のはんだバンプ70よりも高融点のはんだではんだ付けされている。具体的に言うと、本実施形態のはんだ部39,80には、Sn−Ag−Cu系はんだがはんだ材料として用いられている。
図1,図2に示されるように、各球状端子81は、はんだ部80となるはんだペースト98よりも融点の高い材料、具体的には、導電性の金属である銅によって全体が形成されている。なお、球状端子81は、表面がニッケル層及び金層によって被覆されていてもよい。ここで、ニッケル層は、球状端子81の表面に無電解ニッケルめっきを施すことによって形成されためっき層である。金層は、無電解金めっきを施すことによってニッケル層を被覆するように形成されためっき層である。
また、図2に示されるように、球状端子81の外径A1は80μmに設定されている。即ち、球状端子81の外径A1は、ソルダーレジスト層57の開口部59の内径B2(95μm)よりも小さくなるとともに、開口部59の深さB3(本実施形態では15μm)よりも大きくなっている。
図1,図2に示されるように、球状端子81は、下部がはんだ部80に入り込んだ状態で、はんだ部80を介して主面側電極65上に接合されている。また、球状端子81は、主面側電極65の表面から離間した状態に配置されている。なお、球状端子81の下端(図2の点Z1参照)と主面側電極65の表面との距離は、本実施形態において5μmに設定されている。そして、球状端子81の下端(点Z1)は、主面側電極65の中心軸C1上に位置している。なお、「中心軸C1」とは、平面視で主面側電極65の中心となる箇所を通る軸線のことをいう。また、はんだ部80は、主面側電極65の表面において開口部59から露出する部分全体を覆っている。それとともに、はんだ部80は、球状端子81の表面全体を覆っている。即ち、はんだ部80は、主面側電極65から上方に突出し、球状端子81の表面に沿って球状端子81の上部まで延びている。
また、図1に示されるように、球状端子81は、上部がはんだ部39に入り込んだ状態で、はんだ部39を介して裏面側電極43上に接合されている。また、球状端子81は、裏面側電極43の表面(下面)から離間した状態に配置されている。なお、球状端子81の上端(図2の点Z2参照)と裏面側電極43の表面との距離は、本実施形態において5μmに設定されている。そして、球状端子81の上端(点Z2)は、球状端子81の中心軸上に位置している。球状端子81の中心軸は、上記した主面側電極65の中心軸C1と一致している。なお、「球状端子81の中心軸」とは、平面視で球状端子81の中心となる箇所を通る軸線のことをいう。また、はんだ部39は、裏面側電極43の表面において開口部38から露出する部分全体を覆っている。そして、はんだ部39は、球状端子81の上部を覆うとともに、はんだ部80に接続されている。
次に、配線基板10の製造方法について説明する。
まず、球状端子準備工程を行い、球状端子81を作製し、あらかじめ準備しておく。また、基板準備工程を行い、第1の基板11の中間製品を作製し、あらかじめ準備しておく。なお、第1の基板11の中間製品は、第1の基板11となるべき製品部を平面方向に沿って複数配列した構造を有している。第1の基板11の中間製品は以下のように作製される。まず、ガラスエポキシ基板などの十分な強度を有する支持基板91を準備する(図3参照)。次に、支持基板91上に、エポキシ樹脂からなるシート状の絶縁樹脂基材を半硬化の状態で貼り付けて下地樹脂絶縁層92を形成することにより、支持基板91及び下地樹脂絶縁層92からなる基材93を得る(図3参照)。そして、基材93の片面(具体的には、下地樹脂絶縁層92の上面)に、積層金属シート体94を配置する(図3参照)。ここでは、半硬化の状態の下地樹脂絶縁層92上に積層金属シート体94を配置することにより、以降の製造工程で積層金属シート体94が下地樹脂絶縁層92から剥れない程度の密着性が確保される。積層金属シート体94は、2枚の銅箔95,96を剥離可能な状態で密着させたものである。具体的には、金属めっき(例えばクロムめっき)を介して各銅箔95,96を積層することにより積層金属シート体94が形成されている。
その後、積層金属シート体94上にシート状の絶縁樹脂基材を積層し、真空圧着熱プレス機(図示略)を用いて真空下にて加熱加圧することにより、絶縁樹脂基材を硬化させて第1層の樹脂絶縁層51を形成する(図3参照)。そして、レーザー加工を施すことによって樹脂絶縁層51の所定の位置にビア穴54を形成し、次いで各ビア穴54内のスミアを除去するデスミア処理を行う。その後、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことにより、各ビア穴54内にビア導体55を形成する。さらに、従来公知の手法(例えばセミアディティブ法)によってエッチングを行うことにより、樹脂絶縁層51上に導体層61をパターン形成する(図4参照)。また、第2層,第3層の樹脂絶縁層52,53及び導体層61についても、上述した樹脂絶縁層51及び導体層61と同様の手法によって形成し、樹脂絶縁層51上に積層していく。以上の製造工程によって、支持基板91上に積層金属シート体94、樹脂絶縁層51〜53及び導体層61を積層してなる積層部90を形成する(図5参照)。
次に、最上層の樹脂絶縁層53に対してめっきを行うことにより、基板主面12上に主面側電極62,65を形成する(図5参照)。本実施形態では、セミアディティブ法を行うことにより、樹脂絶縁層53上に主面側電極62,65をパターン形成する。具体的に言うと、まず、レーザー加工を施すことによって樹脂絶縁層53の所定の位置にビア穴54を形成し、次いで各ビア穴54内のスミアを処理するデスミア処理を行う。次に、樹脂絶縁層53の表面に対して無電解銅めっきを行った後、樹脂絶縁層53上にドライフィルムをラミネートして、めっきレジスト(図示略)を形成する。さらに、めっきレジストに対してレーザー加工機を用いてレーザー加工を行う。その結果、樹脂絶縁層53のビア穴54と連通する位置に、内径がビア穴54の上端における外径よりも大きく設定された開口部が形成される。そして、電解銅めっきを行い、各ビア穴54内にビア導体55を形成するとともに、開口部を介して露出した樹脂絶縁層53の上面(基板主面12)、及び、開口部を介して露出したビア導体55の上面に対して、銅を主体とする主面側電極62,65を形成する。その後、めっきレジストを剥離するとともに、不要な無電解めっき層を除去する。
次に、基材93を除去して銅箔95を露出させる。具体的に言うと、積層金属シート体94における2枚の銅箔95,96の界面で剥離して、積層部90を支持基板91から分離する(図6参照)。そして、基板裏面13(下面)にある銅箔95に対してエッチングによるパターニングを行うことにより、樹脂絶縁層51における基板裏面13上の領域に裏面側電極63を形成する(図7参照)。その後、裏面側電極63が形成された樹脂絶縁層51上に感光性エポキシ樹脂を塗布して硬化させることにより、基板裏面13を覆うようにソルダーレジスト層56を形成する(図7参照)。次に、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト層56に開口部64をパターニングする。
また、主面側電極62,65が形成された樹脂絶縁層53上に感光性エポキシ樹脂を塗布して硬化させることにより、基板主面12を覆うようにソルダーレジスト層57を形成する(図7参照)。次に、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト層57に開口部58,59をパターニングする(図7参照)。
さらに、基板主面12上(具体的には、ソルダーレジスト層57の表面上)に図示しないメタルマスクを配置する。ここで、基板主面12上に配置されるメタルマスクには、あらかじめドリルを用いた孔あけ加工などが行われている。よって、ソルダーレジスト層57の開口部58と連通する位置には、主面側電極62を露出させる複数の開口部が形成されている。
次に、メタルマスクの開口部に対してはんだを印刷する。詳述すると、開口部を介して露出する主面側電極62上にはんだペーストを印刷する。次に、はんだペーストが印刷された積層部90をリフロー炉内に配置して、はんだの融点より10〜40℃高い温度に加熱する。この時点で、はんだペーストが溶融し、半球状に盛り上がった形状のはんだバンプ70が開口部内に形成される。その後、メタルマスクを除去する。なお、この時点で、第1の基板11の中間製品が完成する。さらに、従来周知の切断装置などを用いて第1の基板11の中間製品を分割する。その結果、製品部同士が分割され、個々の製品である第1の基板11が多数個同時に得られる。
その後、第1の基板11のICチップ搭載領域73にICチップ71を載置する。このとき、ICチップ71の底面側に配置された接続端子72を、第1の基板11側に配置されたはんだバンプ70上に載置するようにする。そして、230℃〜260℃程度の温度に加熱して各はんだバンプ70を加熱溶融(リフロー)することにより、主面側電極62が接続端子72に対してフリップチップ接続され、第1の基板11にICチップ71が搭載される。さらに、第1の基板11の基板主面12とICチップ71との隙間にアンダーフィル74を充填して硬化処理を行い、隙間を樹脂封止する。
次に、はんだペースト供給工程を行う。具体的には、まず、基板主面12上(具体的には、ソルダーレジスト層57の表面上)に図示しないメタルマスクを配置する。ここで、基板主面12上に配置されるメタルマスクには、あらかじめドリルを用いた孔あけ加工などが行われている。よって、ソルダーレジスト層57の開口部59と連通する位置には、主面側電極65を露出させる複数の開口部が形成されている。次に、メタルマスクの開口部内及びソルダーレジスト層57の開口部59内に露出する主面側電極65上に対して、はんだペースト98を供給する(図8参照)。本実施形態のはんだペースト供給工程では、印刷法によってはんだペースト98の供給を行う。その後、メタルマスクを除去する。
続く球状端子配置工程では、はんだペースト98が供給された主面側電極65上に球状端子81を配置する。具体的には、まず、複数の球状端子81の位置決めに用いられる球状端子配置用マスク101を準備する(図9参照)。次に、球状端子配置用マスク101に設けられた複数の球状端子挿入孔102に対して球状端子81をそれぞれ挿入する。その結果、各球状端子81が、下部のみがはんだペースト98に接触し、それ以外の部分が露出した状態で配置される(図9参照)。なお、本実施形態の球状端子挿入孔102は、等断面形状に形成されており、球状端子81全体を収容可能な大きさの孔径を有している。球状端子配置用マスク101は、機械的強度の高い金属材料によって形成されることが好ましく、例えば、タングステン(W)とカーボン(C)とコバルト(Co)とからなる合金などを用いて形成される。
続くリフロー工程では、はんだペースト98を加熱溶融させることにより、各球状端子81の一部をはんだペースト98中に没入させる。詳述すると、基板主面12を上方に向けた状態で、はんだの融点より10〜40℃高い温度に加熱して、はんだペースト98を加熱溶融(リフロー)させて液相のはんだ99とする。このとき、球状端子81の下端部がはんだ99中に没入する(図10参照)。また、はんだ99は、球状端子81の表面に沿って球状端子81の上部に移動する(図10参照)。なお、球状端子81の表面のどの部分においても、同じ量のはんだ99が、球状端子81の表面に沿って球状端子81の上部に移動する。その結果、球状端子81の表面全体が、はんだ99によって覆われるようになる。特に、球状端子81の表面の大部分(球状端子81において下端部を除く部分)が、均一な厚さのはんだ99によって覆われるようになる。なお、この時点で、複数の主面側電極65に対して複数の球状端子81が同時にはんだ付けされる(図2参照)。
また、第2の基板21の中間製品を上述した第1の基板11の中間製品と同様の手法によって作製し、あらかじめ準備しておく。なお、第2の基板21の中間製品は、第2の基板21となるべき製品部を平面方向に沿って複数配列した構造を有している。第2の基板21の中間製品は以下のように作製される。まず、基材93(図3参照)と同様の基材を準備する。次に、基材の片面に、積層金属シート体94(図3参照)と同様の積層金属シート体を配置する。
その後、積層金属シート体上にシート状の絶縁樹脂基材を積層し、真空圧着熱プレス機(図示略)を用いて真空下にて加熱加圧することにより、絶縁樹脂基材を硬化させて第1層の樹脂絶縁層31を形成する。そして、レーザー加工を施すことによって樹脂絶縁層31の所定の位置にビア穴33を形成し、次いで各ビア穴33内のスミアを除去するデスミア処理を行う。その後、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことにより、各ビア穴33内にビア導体34を形成する。さらに、従来公知の手法(例えばセミアディティブ法)によってエッチングを行うことにより、樹脂絶縁層31上に導体層41をパターン形成する。また、第2層の樹脂絶縁層32についても、上述した樹脂絶縁層31と同様の手法によって形成し、樹脂絶縁層31上に積層していく。以上の製造工程によって、基材上に積層金属シート体、樹脂絶縁層31,32及び導体層41を積層してなる積層部を形成する。
次に、最上層の樹脂絶縁層32上に対してめっきを行うことにより、基板主面22上に主面側電極42を形成する。本実施形態では、セミアディティブ法を行うことにより、樹脂絶縁層32上に主面側電極42をパターン形成する。
次に、積層金属シート体を構成する2枚の銅箔の界面で剥離して、積層部を基材から分離する。そして、基板裏面23(下面)にある銅箔に対してエッチングによるパターニングを行うことにより、樹脂絶縁層31における基板裏面23上の領域に裏面側電極43を形成する。
その後、主面側電極42が形成された樹脂絶縁層32上に感光性エポキシ樹脂を塗布して硬化させることにより、基板主面22を覆うようにソルダーレジスト層35を形成する。次に、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト層35に開口部36をパターニングする。また、裏面側電極43が形成された樹脂絶縁層31上に感光性エポキシ樹脂を塗布して硬化させることにより、基板裏面23を覆うようにソルダーレジスト層37を形成する。次に、所定のマスクを配置した状態で露光及び現像を行い、ソルダーレジスト層37に開口部38をパターニングする。
次に、基板裏面23上(具体的には、ソルダーレジスト層37の表面上)に図示しないメタルマスクを配置する。ここで、基板裏面23上に配置されるメタルマスクには、あらかじめドリルを用いた孔あけ加工などが行われている。よって、ソルダーレジスト層37の開口部38と連通する位置には、裏面側電極43を露出させる複数の開口部が形成されている。さらに、メタルマスクの開口部及びソルダーレジスト層37の開口部38を介して露出する裏面側電極43に対してはんだペーストを印刷し、はんだ部39を形成する。その後、メタルマスクを除去する。なお、この時点で、第2の基板21の中間製品が完成する。さらに、従来周知の切断装置などを用いて第2の基板21の中間製品を分割する。その結果、製品部同士が分割され、個々の製品である第2の基板21が多数個同時に得られる。
次に、第2の基板21を第1の基板11に接続する。具体的には、第1の基板11の基板主面12側に配置された球状端子81の上端部を、第2の基板21の基板裏面23側に配置されたはんだ部39に当接させるようにする。そして、この状態で、はんだ部39をはんだの融点より10〜40℃高い温度に加熱して加熱溶融(リフロー)することにより、球状端子81の上端部をはんだ部39中に没入させる。このとき、はんだ部39が第1の基板11側のはんだ部80と一体化する。その結果、複数の球状端子81が複数の裏面側電極43に対して同時にはんだ付けされ、第2の基板21が第1の基板11に接続される。以上のプロセスを経て、配線基板10が製造される。
従って、本実施形態によれば以下の効果を得ることができる。
(1)本実施形態の配線基板10の製造方法では、はんだペースト供給工程において主面側電極65上にはんだペースト98を供給した後、球状端子配置工程において、はんだペースト98が供給された主面側電極65上に、表面がはんだ99で覆われていない球状端子81を、下部のみがはんだペースト98に接触し、それ以外の部分が露出した状態で配置している。このため、リフロー工程を行うと、はんだペースト98を加熱溶融させて液相となったはんだ99は、球状端子81がはんだ99内に没入するのに伴って球状端子81の外周側に押し出され、重力に抗して球状端子81の表面に沿って球状端子81の上部に移動するようになる。また、球状端子81の表面のどの部分においても、同じ量のはんだ99が、球状端子81の表面に沿って球状端子81の上部に移動する。その結果、球状端子81の表面の大部分が、均一な厚さのはんだ99によって覆われるようになる。即ち、はんだ99が凝集しにくくなるため、凝集したはんだ99に押されることに起因する球状端子81の位置ずれが防止される。ゆえに、球状端子81を第2の基板21に接続すれば、第2の基板21と第1の基板11との隙間の大きさが確実に一定になるため、製造される配線基板10の信頼性を向上させることができる。
(2)本実施形態では、球状端子81の表面と第1の基板11の主面側電極65の表面とが互いに離間している。このため、球状端子81の表面と主面側電極65の表面との間にはんだ部80を確実に充填することができる。その結果、球状端子81とはんだ部80との接触面積や、主面側電極65とはんだ部80との接触面積が大きくなるため、主面側電極65と球状端子81との接合強度を向上させることができる。また、本実施形態では、球状端子81の表面と第2の基板21の裏面側電極43の表面とが互いに離間している。このため、球状端子81の表面と裏面側電極43の表面との間にはんだ部39,80を確実に充填することができる。その結果、球状端子81とはんだ部39,80との接触面積や裏面側電極43とはんだ部39,80との接触面積が大きくなるため、裏面側電極43と球状端子81との接合強度を向上させることができる。以上のことから、第1の基板11と第2の基板21との接続強度が向上するため、配線基板10の信頼性を向上させることができる。
なお、本実施形態を以下のように変更してもよい。
・上記実施形態の球状端子81は、はんだを除く導電性の金属(銅)によって全体が形成されていた。しかし、球状端子は、少なくとも表層がはんだを除く導電性の金属からなっていればよい。例えば、図11の球状端子111に示されるように、表層112がはんだを除く導電性の金属(例えば銅)からなり、表層112とは別の部分(中心部113)が導電性を有しない材料からなっていてもよい。ここで、中心部113の形成材料としては、例えば、樹脂材料やセラミック材料などが使用可能である。樹脂材料の好適例としては、例えば、エポキシ樹脂、ポリイミド樹脂、ビスマレイミド−トリアジン樹脂、ポリフェニレンエーテル樹脂、フェノール樹脂等を挙げることができる。また、セラミック材料の好適例としては、例えば、アルミナ、窒化アルミニウム、窒化珪素、窒化ほう素、べリリア、ムライト、低温焼成ガラスセラミック、ガラスセラミック等を挙げることができる。
・上記実施形態では、球状端子81の表面と第1の基板11の主面側電極65の表面とが互いに離間していたが、両者は互いに接触していてもよい。同様に、上記実施形態では、球状端子81の表面と第2の基板21の裏面側電極43の表面とが互いに離間していたが、両者は互いに接触していてもよい。
・上記実施形態における配線基板10は、第1の基板11及び第2の基板21を備える配線基板であったが、第1の基板11のみを備える配線基板を、本発明の配線基板として適用してもよい。
・上記実施形態における配線基板10は、2つの半導体パッケージ(第1の基板11及び第2の基板21)を積層してなるPOP構造の配線基板であったが、他の構造の配線基板に本発明を適用させてもよい。例えば、半導体パッケージ(第1の基板)とICチップ(第2の基板)とを積層してなる構造の配線基板などを、本発明の配線基板として適用してもよい。
次に、前述した実施形態によって把握される技術的思想を以下に列挙する。
(1)上記手段1において、前記リフロー工程では、前記はんだが前記球状端子の表面に沿って前記球状端子の上部に移動することを特徴とする配線基板の製造方法。
(2)上記手段1において、前記リフロー工程では、前記球状端子の表面のどの部分においても、同じ量の前記はんだが、前記球状端子の表面に沿って前記球状端子の上部に移動することを特徴とする配線基板の製造方法。
(3)上記手段1において、前記リフロー工程では、前記球状端子の表面の大部分が、均一な厚さの前記はんだによって覆われることを特徴とする配線基板の製造方法。
(4)上記手段1において、前記球状端子は、前記表層がはんだを除く導電性の金属からなり、前記表層とは別の部分が導電性を有しない材料からなることを特徴とする配線基板の製造方法。
(5)上記手段1において、前記はんだペースト供給工程では、印刷法によって前記はんだペーストの供給を行うことを特徴とする配線基板の製造方法。
(6)上記手段1において、前記球状端子配置工程では、前記複数の球状端子を球状端子配置用マスクの球状端子挿入孔に挿入することにより、前記複数の球状端子を前記電極上に配置することを特徴とする配線基板の製造方法。
10…配線基板
11…第1の基板
12…基板主面
21…第2の基板
57…ソルダーレジスト層
59…開口部
65…電極としての主面側電極
81,111…球状端子
98…はんだペースト
99…はんだ
112…表層
A1…球状端子の外径
B2…開口部の内径
B3…開口部の深さ
11…第1の基板
12…基板主面
21…第2の基板
57…ソルダーレジスト層
59…開口部
65…電極としての主面側電極
81,111…球状端子
98…はんだペースト
99…はんだ
112…表層
A1…球状端子の外径
B2…開口部の内径
B3…開口部の深さ
Claims (4)
- 第2の基板と接続される第1の基板を備える配線基板を製造する方法であって、
基板主面上に複数の電極が配置されるとともに、前記基板主面を覆うソルダーレジスト層を厚さ方向に貫通する開口部を介して前記複数の電極が露出してなる前記第1の基板を準備する基板準備工程と、
前記開口部内の前記複数の電極上にはんだペーストを供給するはんだペースト供給工程と、
前記はんだペーストが供給された前記電極上に、前記第2の基板との接続に用いられ、前記はんだペーストよりも融点の高い材料からなり、少なくとも表層がはんだを除く導電性の金属からなる球状端子を、下部のみがはんだペーストに接触し、それ以外の部分が露出した状態で配置する球状端子配置工程と、
前記基板主面を上方に向けた状態で前記はんだペーストを加熱溶融させて液相のはんだとすることにより、前記球状端子の表面全体を前記はんだによって覆うリフロー工程と
を含むことを特徴とする配線基板の製造方法。 - 前記球状端子の外径は、前記ソルダーレジスト層の前記開口部の内径よりも小さく、前記開口部の深さよりも大きいことを特徴とする請求項1に記載の配線基板の製造方法。
- 前記球状端子は銅からなることを特徴とする請求項1または2に記載の配線基板の製造方法。
- 前記球状端子は、表面がニッケル層及び金層によって覆われていることを特徴とする請求項3に記載の配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014128841A JP2016009740A (ja) | 2014-06-24 | 2014-06-24 | 配線基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014128841A JP2016009740A (ja) | 2014-06-24 | 2014-06-24 | 配線基板の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016009740A true JP2016009740A (ja) | 2016-01-18 |
Family
ID=55227118
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014128841A Pending JP2016009740A (ja) | 2014-06-24 | 2014-06-24 | 配線基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2016009740A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019016716A (ja) * | 2017-07-07 | 2019-01-31 | 国立大学法人 鹿児島大学 | 積層基板及び金属ボールの実装方法 |
CN110380304A (zh) * | 2019-08-12 | 2019-10-25 | 广东烯热科技有限公司 | 片式用电器及其接电件安装方法 |
JP2021197387A (ja) * | 2020-06-10 | 2021-12-27 | 千住金属工業株式会社 | バンプ電極基板の形成方法 |
-
2014
- 2014-06-24 JP JP2014128841A patent/JP2016009740A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2019016716A (ja) * | 2017-07-07 | 2019-01-31 | 国立大学法人 鹿児島大学 | 積層基板及び金属ボールの実装方法 |
CN110380304A (zh) * | 2019-08-12 | 2019-10-25 | 广东烯热科技有限公司 | 片式用电器及其接电件安装方法 |
JP2021197387A (ja) * | 2020-06-10 | 2021-12-27 | 千住金属工業株式会社 | バンプ電極基板の形成方法 |
US11478869B2 (en) | 2020-06-10 | 2022-10-25 | Senju Metal Industry Co., Ltd. | Method for forming bump electrode substrate |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5410660B2 (ja) | 配線基板及びその製造方法と電子部品装置及びその製造方法 | |
JP5800674B2 (ja) | 配線基板及びその製造方法 | |
JP2013149948A (ja) | 配線基板及びその製造方法 | |
JP4343044B2 (ja) | インターポーザ及びその製造方法並びに半導体装置 | |
TWI436717B (zh) | 可內設功能元件之電路板及其製造方法 | |
JP4073945B1 (ja) | 多層配線基板の製造方法 | |
JP2013093405A (ja) | 配線基板及びその製造方法 | |
WO2014155455A1 (ja) | 配線基板 | |
JP5179920B2 (ja) | 多層配線基板 | |
WO2007126090A1 (ja) | 回路基板、電子デバイス装置及び回路基板の製造方法 | |
JP2016021550A (ja) | 配線基板及びその製造方法、配線基板用の柱状端子 | |
JP7202785B2 (ja) | 配線基板及び配線基板の製造方法 | |
JP5406572B2 (ja) | 電子部品内蔵配線基板及びその製造方法 | |
JP5734624B2 (ja) | 半導体パッケージの製造方法 | |
JP2009252942A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2016009740A (ja) | 配線基板の製造方法 | |
JP2018032661A (ja) | プリント配線板およびその製造方法 | |
JP5432354B2 (ja) | 配線基板製造用の仮基板及びその製造方法 | |
JP2016021551A (ja) | 配線基板及びその製造方法 | |
JP2003229513A (ja) | 素子内蔵基板および素子内蔵基板の製造方法 | |
JP5479959B2 (ja) | はんだバンプを有する配線基板の製造方法、はんだボール搭載用マスク | |
JP2008098202A (ja) | 多層配線基板、多層配線基板構造体 | |
JP2013102096A (ja) | 配線基板及びその製造方法 | |
KR101283747B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
KR101115476B1 (ko) | 매립형 인쇄회로기판 및 그 제조방법 |