JP2021197387A - バンプ電極基板の形成方法 - Google Patents

バンプ電極基板の形成方法 Download PDF

Info

Publication number
JP2021197387A
JP2021197387A JP2020100616A JP2020100616A JP2021197387A JP 2021197387 A JP2021197387 A JP 2021197387A JP 2020100616 A JP2020100616 A JP 2020100616A JP 2020100616 A JP2020100616 A JP 2020100616A JP 2021197387 A JP2021197387 A JP 2021197387A
Authority
JP
Japan
Prior art keywords
solder
bump
flux
electrode
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020100616A
Other languages
English (en)
Other versions
JP6767665B1 (ja
Inventor
貴洋 服部
Takahiro Hatsutori
皓紀 須藤
Hiroki Sudo
弘史 岡田
Hiroshi Okada
大輔 相馬
Daisuke Soma
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Senju Metal Industry Co Ltd
Original Assignee
Senju Metal Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2020100616A priority Critical patent/JP6767665B1/ja
Application filed by Senju Metal Industry Co Ltd filed Critical Senju Metal Industry Co Ltd
Publication of JP6767665B1 publication Critical patent/JP6767665B1/ja
Application granted granted Critical
Priority to TW110118687A priority patent/TWI764727B/zh
Priority to MYPI2021002886A priority patent/MY196477A/en
Priority to BR102021010133-4A priority patent/BR102021010133B1/pt
Priority to KR1020210067350A priority patent/KR102364541B1/ko
Priority to MX2021006217A priority patent/MX2021006217A/es
Priority to EP21177392.4A priority patent/EP3923686B1/en
Priority to US17/337,551 priority patent/US11478869B2/en
Priority to PH12021050254A priority patent/PH12021050254A1/en
Priority to CN202311229828.XA priority patent/CN117038474A/zh
Priority to CN202110631207.9A priority patent/CN113782450A/zh
Publication of JP2021197387A publication Critical patent/JP2021197387A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00Soldering, e.g. brazing, or unsoldering
    • B23K1/20Preliminary treatment of work or areas to be soldered, e.g. in respect of a galvanic coating
    • B23K1/203Fluxing, i.e. applying flux onto surfaces
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007Surface contacts, e.g. bumps
    • H05K3/4015Surface contacts, e.g. bumps using auxiliary conductive elements, e.g. pieces of metal foil, metallic spheres
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K35/00Rods, electrodes, materials, or media, for use in soldering, welding, or cutting
    • B23K35/02Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape
    • B23K35/0222Rods, electrodes, materials, or media, for use in soldering, welding, or cutting characterised by mechanical features, e.g. shape for use in soldering, brazing
    • B23K35/0244Powders, particles or spheres; Preforms made therefrom
    • B23K35/025Pastes, creams, slurries
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4846Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/75Apparatus for connecting with bump connectors or layer connectors
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B23MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23KSOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00Articles made by soldering, welding or cutting
    • B23K2101/36Electric or electronic devices
    • B23K2101/42Printed circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60007Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process
    • H01L2021/60022Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving a soldering or an alloying process using bump connectors, e.g. for flip chip mounting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H01L2021/60277Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation involving the use of conductive adhesives
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81009Pre-treatment of the bump connector or the bonding area
    • H01L2224/81024Applying flux to the bonding area
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227Other objects, e.g. metallic pieces
    • H05K2201/10234Metallic balls
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3436Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457Solder materials or compositions; Methods of application thereof
    • H05K3/3478Applying solder preforms; Transferring prefabricated solder patterns
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3489Composition of fluxes; Methods of application thereof; Other methods of activating the contact surfaces

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】本開示は、ボイドの発生とバンプ高さのバラツキという問題を抑制しつつ、不濡れを抑制できるバンプ電極基板の形成方法を提供することを目的とする。【解決手段】基板に設けられた電極の上に第1フラックスを塗布することと、はんだ材料を搭載することと、該基板を加熱し、該電極にはんだバンプを形成することと、該はんだバンプを変形させて、該はんだバンプに平坦面又は窪み部を設けることと、該はんだバンプに第2フラックスを塗付することと、核部分と、該核部分の表面を覆うはんだ層とを有する、核材料を、該はんだバンプの上に搭載することと、該基板を加熱し、該はんだバンプと該はんだ層によって該核材料を該電極に接合することと、を備える。【選択図】図3

Description

本開示はバンプ電極基板の形成方法に関する。
Cu核ボールは、Cuボール等の核部分の表面にはんだを被覆してはんだ層を形成したボール状の核材料である。核部分であるCuボール等は、はんだ層を被覆する前にNiを被覆することでNi層が形成されていてもよい。本願では、Ni層が形成されたCuボール等も核部分と称する。Cu核ボールは、基板間を接合しつつ、基板間の距離を一定に保つスペーサの役割を果たす。Cu核ボールを用いることで、基板間のつぶれを抑制できる。またCuを有する核部分のCuはSnより導電性が高いので、核部分を通じて電流を流すことで、装置の通電性を改善したり、良好な耐エレクトロマイグレーションを得られたりする。
特許文献1には、Cu核ボールにおいては、はんだボールのように黄色度のみでは酸化膜厚を正確に管理することができないことと、はんだの溶融前において酸化膜厚を一定値以下で管理することが記載されている。
特許第5692314号公報
Cu核ボールを電極に接合する際、核部分がはんだ層で覆われた状態を維持することを想定しているが、核部分の表面にはんだ層が存在しない箇所が発生し得る。核部分の表面にはんだ層が存在しない状態で基板と基板、CPUと基板、又は部品と基板を接合しようとすると、「不濡れ」と呼ばれる問題が生じる。不濡れとは、例えばNi層の表面にNi層とはんだ層との反応によって金属間化合物が形成され、当該金属間化合物がはんだをはじくことで核部分の表面にはんだがつかなくなる問題である。
Cu核ボールを使用して積層基板の接合を行う場合、1次実装時にCu核ボール上に不濡れが発生すると、2次実装時において、Cu核ボールが接合されていない側の基板の電極上にはんだペーストが塗付されていたとしても、前述の通り、Ni層の表面に形成された金属間化合物がはんだペーストをはじいてしまうため、不濡れが改善されない場合もある。
この不濡れという問題ははんだ量不足に起因するため、不濡れを解消するために、核部分を覆うはんだ層を厚くする改善策が考えられる。しかしながら、Cu核ボールは核部分の偏心制御、高真球度の達成及び生産性の観点より、電気めっきで大量生産することが主流であるため、電気めっき法で形成できるはんだ層の厚さに限界があった。また、はんだ層を厚くするほど、Cu核ボールの生産性が低下する問題も生じる。
別の改善策として、Cu核ボールを電極に接合する前に、電極にはんだペーストを塗付しておくことが考えられる。この場合、不濡れは抑制できるが、はんだペーストが原因となってボイドが発生したり、はんだバンプの高さがバラついたりする問題点があった。
本開示は、上述のような課題を解決するためになされたもので、ボイドの発生とバンプ高さのバラツキという問題を抑制しつつ、不濡れを抑制できるバンプ電極基板の形成方法を提供することを目的とする。
本開示に係るバンプ電極基板の形成方法は、基板に設けられた電極の上に第1フラックスを塗布することと、はんだ材料を搭載することと、該基板を加熱し、該電極にはんだバンプを形成することと、該はんだバンプを変形させて、該はんだバンプに平坦面又は窪み部を設けることと、該はんだバンプに第2フラックスを塗付することと、核部分と、該核部分の表面を覆うはんだ層とを有する、核材料を、該はんだバンプの上に搭載することと、該基板を加熱し、該はんだバンプと該はんだ層によって該核材料を該電極に接合することと、を備えたことを特徴とする。
本開示に係る別のバンプ電極基板の形成方法は、電極と絶縁膜が露出した基板に対しフラックスを塗布することで、該フラックスが少なくとも該電極を覆うことと、該フラックスの上に、核部分と、該核部分の表面を覆うはんだ層とを有する、核材料と、はんだ材料とをのせることと、該基板を加熱し、該はんだ層と該はんだ材料によって該核材料を該電極に接合することと、を備えたことを特徴とする。
本開示のその他の特徴は以下に明らかにする。
本開示によれば、ボイドの発生とバンプ高さのバラツキという問題を抑制しつつ、不濡れを抑制できる。
バンプ電極基板の形成方法を示す図である。 バンプ電極基板の形成方法を示す図である。 バンプ電極基板の形成方法を示す図である。 バンプ電極基板の形成方法を示す図である。 バンプ電極基板の形成方法を示す図である。 バンプ電極基板の形成方法を示す図である。 別の例に係るバンプ電極基板の形成方法を示す図である。 別の例に係るバンプ電極基板の形成方法を示す図である。 別の例に係るバンプ電極基板の形成方法を示す図である。 実施例1における各段階の外観を示す図である。 実施例2における各段階の外観を示す図である。 実施例3におけるリフロー前後の外観を示す図である。 比較例1のバンプ電極基板の外観を示す図である。 実施例1−3及び比較例1バンプ電極基板の外観を示す図である。 バンプ電極の透過X線観察結果を示す図である。 バンプ高さのばらつきを示す図である。 バンプ高さのばらつきを示す図である。 比較例2のバンプ電極基板の断面SEM写真である。 比較例2のバンプ電極基板を2次実装した後に得られた断面SEM写真である。
実施の形態に係るバンプ電極基板の形成方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態.
図1から図6には、バンプ電極基板の形成方法の一例が示されている。図1は、最初の工程を示すバンプ電極基板の断面図である。基板10には電極14と絶縁膜12が設けられている。これらは例えばプリント基板として提供され得る。そして、基板10に設けられた電極14の上に第1フラックス16を塗布し、はんだ材料を搭載する。第1フラックス16としては、ロジン系樹脂や、アクリル系樹脂・ポリエチレン樹脂等の合成樹脂を用いた樹脂系フラックス、ポリエチレングリコールに代表されるポリアルキレングリコールや末端(アルキル)エステル化ポリアルキレングリコール、末端(アルキル)エーテル化ポリアルキレングリコール、末端アミノ化ポリアルキレングリコール、末端(アルキル)アミノ化ポリアルキレングリコール、末端(アルキル)アミド化ポリアルキレングリコールなどを用いた水溶性フラックス、残渣成分が硬化樹脂となるエポキシ樹脂等の熱硬化性樹脂を用いた熱硬化型フラックス等が挙げられるが特に限定されない。また樹脂成分を使用しない、または極少量使用して揮発性の高粘度、または固形溶剤をベース剤として用いる無洗浄フラックスでもよい。更に第1フラックス16は、必要に応じて、樹脂成分のほかに活性剤(有機酸、アミン、有機ハロゲン化合物、アミンハロゲン化水素酸塩等)、チキソ剤、溶剤、その他添加剤(酸化防止剤・消泡剤・着色剤)等が添加されてもよい。後述のフラックスについても第1フラックス16と同じ組成とすることができる。
図1Aには、はんだボールであるはんだ材料18Aが示されている。図1Bには、プリフォームはんだである板状のはんだ材料18Bが示されている。プリフォームはんだとして、例えば、はんだ材料18Bに第1フラックス16が塗布された構造を採用し得る。一例によれば、この構造を電極14の上に搭載し得る。はんだ材料の形状として、図1Aのはんだ材料18Aと、図1Bのはんだ材料18Bを例示したが、別の例によれば、柱状やリング状等別の形状とすることができる。また、はんだ材料18A、18Bのはんだ組成は特に限定されず、都度最適な組成を選択することができる。例えば、Sn単体の組成とすることもできるし、Snを主成分とする鉛フリーはんだ合金の合金組成とすることもできるし、Sn−Pbはんだ合金の組成とすることもできる。はんだ材料18A又ははんだ材料18Bを合金により構成する場合、鉛フリーはんだ組成の一例としては、例えば、Sn、Sn−Ag合金、Sn−Cu合金、Sn−Bi合金、Sn−Ag−Cu合金、Sn−In合金、およびこれらに所定の合金元素を添加したものが挙げられる。添加する合金元素としては、例えばAg、Cu、In、Ni、Co、Sb、P、Fe、Bi、Ge、Ga、Zn、Mn、Pt、Pd等が挙げられる。
次に、基板を加熱する工程に処理を進める。図2は、加熱後のバンプ電極基板を示す断面図である。この工程では、基板10を加熱し、電極14にはんだバンプ20を形成する。一例によれば、リフロー装置を用いて、基板周囲の温度を240℃程度までゆっくり上昇させる予備加熱処理と、240℃程度の温度を維持する加熱処理と、室温まで温度を低下させる冷却処理を基板に施す。はんだ材料を溶融させる別の加熱処理を採用してもよい。
次に、はんだバンプを変形させる工程に処理を進める。この工程では、はんだバンプ20を変形させて、はんだバンプ20に平坦面又は窪み部を設ける。図3Aには、平坦面20aが形成されたはんだバンプ20が示されている。平坦面20aは、例えば、コイニング装置によって形成され得る。コイニング装置とは、加圧ブロックをはんだバンプに押し当てて、はんだバンプを平坦化する装置である。例えば、特開2012−104791号公報にはそのようなコイニング装置が開示されている。
図3Bには、窪み部20bが形成されたはんだバンプ20が示されている。一例によれば、コイニング装置の加圧ブロックに凸部を設け、その凸部をはんだバンプ20に押し当てることで、窪み部20bを形成する。例えば、窪み部20bの断面形状は、V字型又はU字型とすることができる。
前述の加熱によってはんだバンプ20が電極14に接合しているので、はんだバンプ20を変形させる処理を安定して行うことができる。
次に、上述のとおり変形したはんだバンプに第2フラックスを塗付する。図4は、はんだバンプ20に第2フラックス22が塗布されたことを示す図である。はんだバンプ20が窪み部20bを有するときは図3Bの構成に第2フラックスを塗布する。第2フラックスは、第1フラックスと同じものを使用してもよく、別のフラックスを使用してもよい。
次に、核材料24をはんだバンプ20の上に搭載する。図5には、はんだバンプ20の上に搭載された核材料24が示されている。この例では、核材料24は、核部分24aと、核部分24aを覆うNi層24bと、Ni層を覆うはんだ層24cを備える。一例によれば、核部分24aはCuとしたり、Cuを含有する材料としたりすることができる。別の例によれば、核部分24aの材料として、はんだ層24cより融点が高く、導電性が高い材料を採用することができる。Ni層24bとはんだ層24cはメッキ法によって形成し得る。
以下に核部分24aの構成例を記載する。
・核部分24aの組成
一例によれば、核部分24aは、Cu単体の組成とすることもできるし、Cuを主成分とする合金組成とすることもできる。核部分24aを合金により構成する場合、Cuの含有量は50質量%以上である。また、核となるボールとしては、Cu以外にも、Ni、Ag、Bi、Pb、Al、Sn、Fe、Zn、In、Ge、Sb、Co、Mn、Au、Si、Pt、Cr、La、Mo、Nb、Pd、Ti、Zr、Mgの金属単体や合金、金属酸化物、あるいは金属混合酸化物により構成しても良いし、樹脂材料によって構成しても良い。
・核部分24aの真球度:0.95以上
核部分24aは、スタンドオフ高さを制御する観点から真球度が0.95以上が好ましいが、特に限定はされない。真球度は、より好ましくは0.990以上である。本発明において、真球度とは真球からのずれを表す。真球度は、例えば、最小二乗中心法(LSC法)、最小領域中心法(MZC法)、最大内接中心法(MIC法)、最小外接中心法(MCC法)など種々の方法で求められる。詳しくは、真球度とは、500個の各核部分24aの直径を長径で割った際に算出される算術平均値であり、値が上限である1.00に近いほど真球に近いことを表す。本発明での長径の長さ、および直径の長さとは、ミツトヨ社製のウルトラクイックビジョン、ULTRA QV350−PRO測定装置によって測定された長さをいう。
・核部分24aの直径:1〜1000μm
本発明を構成する核部分24aの直径は特に限定されないが、1〜1000μmであることが好ましい。この範囲にあると、球状の核部分24aを安定して製造でき、また、端子間が狭ピッチである場合の接続短絡を抑制することができる。
一例によれば、図5の核部分24aはボール形状である。しかしながら、核部分24aの形状は特に限定されない。例えば、核部分の形状を円柱又は角柱とすることができる。核部分を円柱又は角柱とすることで、核材料も円柱又は角柱となる。円柱又は角柱の核部分を採用する場合は、底面を電極14に対向させる。
以下にはんだ層24cの構成例を記載する。
・はんだ層24cの組成
はんだ層24cのはんだ組成は特に限定されず、都度最適な組成を選択することができる。例えば、Sn単体の組成とすることもできるし、Snを主成分とする鉛フリーはんだ合金の合金組成とすることもできるし、Sn−Pbはんだ合金の組成とすることもできる。はんだ層24cを合金により構成する場合、鉛フリーはんだ組成の一例としては、例えば、Sn、Sn−Ag合金、Sn−Cu合金、Sn−Bi合金、Sn−Ag−Cu合金、Sn−In合金、およびこれらに所定の合金元素を添加したものが挙げられる。添加する合金元素としては、例えばAg、Cu、In、Ni、Co、Sb、P、Fe、Bi、Ge、Ga、Zn、Mn、Pt、Pd等が挙げられる。はんだ層24cの厚さは、特に制限されないが、例えば100μm(片側)以下であれば十分である。一般には5〜50μmであれば良い。
以下に核材料24の製造方法の一例を記載する。
核材料24を構成する核部分24aについて、材料となるCu材はセラミックのような耐熱性の板である耐熱板に置かれ、耐熱板とともに炉中で加熱される。耐熱板には底部が半球状となった多数の円形の溝が設けられている。溝の直径や深さは、核部分24aの粒径に応じて適宜設定されている。また、Cu細線が切断されて得られたチップ形状のCu材(以下、「チップ材」という。)は、耐熱板の溝内に一個ずつ投入される。
溝内にチップ材が投入された耐熱板は、還元性ガス、例えばアンモニア分解ガスが充填された炉内で1100〜1300℃に昇温され、30〜60分間加熱処理が行われる。このとき炉内温度がCuの融点以上になると、チップ材は溶融して球状となる。その後、炉内が冷却され、耐熱板の溝内で核部分24aが成形される。冷却後、成形された核部分24aは、Cuの融点未満の温度である800〜1000℃で再度加熱処理が行われてもよい。
また、別の方法としては、るつぼの底部に設けられたオリフィスから溶融Cuが滴下され、この液滴が冷却されて核部分24aが造球されるアトマイズ法や、熱プラズマがCuカットメタルを1000℃以上に加熱して造球する方法がある。
核部分24aの原料であるCu材としては、例えばペレット、ワイヤ、ピラーなどを用いることができる。
上述のようにして作製された核部分24aやめっき液を流動させて核部分24aにはんだ層24cを形成する方法としては、公知のバレルめっき等の電解めっき法、めっき槽に接続されたポンプがめっき槽中にめっき液に高速乱流を発生させ、めっき液の乱流により核部分24aにはんだ層24cを形成する方法、めっき槽に振動板を設けて所定の周波数で振動させることによりめっき液が高速乱流攪拌され、めっき液の乱流により核部分24aにはんだ層24cを形成する方法等がある。
めっき処理後、大気中やN2雰囲気中で乾燥して、本発明に係る核材料24を得ることができる。
次に、核材料24を搭載した基板を加熱する。図6は、加熱後のバンプ電極基板の断面図である。基板をリフロー等の手段によって加熱し、はんだバンプ20とはんだ層24cを溶融させる。これにより、はんだバンプ20とはんだ層24cがはんだ30となり、はんだ30によって核材料24を電極14に接合することができる。
このような基板の加熱の一例を説明するが、本発明は下記に限定されない。
基板10を加熱して常温からはんだの液相温度付近に至る温度に昇温し、核材料24及びはんだバンプ20の第2フラックス22と接している表面の酸化膜を除去する(第1溶融ステップ)。この第1溶融ステップで、第2フラックス22によりはんだバンプ20及び核材料24の第2フラックス22と接している底面側のみの酸化膜が除去される。
次いで、酸化膜の除去工程に継続して基板10を更に昇温し、はんだ層24cの溶融温度に移行する(第2溶融ステップ)。このとき、はんだ層24cが溶融してはんだバンプ20に移行する状態となり、核材料24のセルフアライメント現象と核部分24aが電極14まで沈み込む現象が発生する(図6)。セルフアライメント現象とは、核材料24が電極14の中央に自己整合的に移動する現象をいう。
また、このとき核材料24の表面はまだ酸化膜によって覆われているが、はんだ層24cは、熱容量の小さい電極14の側から核部分24aの頭頂部に向かって溶融し始める。この溶融開始直前で、核部分24aの底部外殻のはんだ層24cが溶融してその接触部位(裾部分)の周囲で広がり始める。この結果、核部分24aが電極14まで沈み込むようになる。この状態から、核部分24aの表面の外殻のはんだ層24cが溶融して酸化膜で覆われた内部がはんだ層24cに順次遷移し始めると、核部分24aははんだ層24cの拘束から免れて自由な状態となる。
次いで、第2フラックス22がはんだ層24cの表面の酸化膜を除去しつつ、上方へ這い上がるようになる。この例では、はんだ層24cの溶融温度移行時、はんだバンプ20から核部分24aへの第2フラックス22の這い上がりが遅くなるように基板10を加熱する(酸化膜の除去工程)。
そして、核部分24aから電極14へのはんだ層24cの流れ落ちを遅くするように基板10をゆっくり加熱する。この第2溶融ステップで、はんだ層24cの全体の酸化膜が除去されると、はんだ層24cが核部分24aの周囲から電極14の方へ流れ落ちるようになる。
本実施形態に係るバンプ電極基板の形成方法によれば、核材料24を電極14に接合する際に、はんだ層24cだけでなく、はんだバンプ20も利用できるので、十分な量のはんだで核部分24aを電極14に固定することができる。したがって、図6に示されるように、核部分の一部にはんだが存在しない不濡れの問題を抑制することができる。しかも、核材料24のはんだ層24cを厚くする必要がないので、はんだ層をメッキで厚く形成することによるコスト増加を回避できる。また、上述の例では、微細なはんだ粉末とフラックスを混ぜ合わせたクリーム状のはんだである「はんだペースト」を使用しないので、後述するボイドの問題が抑制される。
図7、8は別の例に係るバンプ電極基板の形成方法を示す図である。主として、図1から6を参照しつつ説明したバンプ電極基板の形成方法との相違点を説明する。このバンプ電極基板の形成方法では、まず、電極と絶縁膜が露出した基板に対しフラックスを塗布する。図7A、図7Bには、電極14と絶縁膜12が露出した基板に、フラックス40が塗布されたことが示されている。フラックス40は、少なくとも電極14を覆う。一例によれば、図7Aに示すようにフラックス40は、電極14と、電極14の周囲の絶縁膜12とに塗布される。別の例によれば、図7Bに示すように絶縁膜12の上面よりも電極14の上面を低くして、その電極14の上面にフラックスを塗布することができる。
次に、フラックス40の上に核材料24とはんだ材料18Aをのせる。核材料24の核部分24aは上述のように様々な形状とし得る。はんだ材料18Aについても上述のとおり様々な変形が可能である。一例によれば、フラックス40の上に、Cu又はCuを含有する核部分24aと核部分24aの表面を覆うはんだ層24cとを有する核材料24と、はんだ材料18Aとをのせる。
一例によれば、核材料24とはんだ材料18Aとをフラックス40の上にのせる際、核材料24とはんだ材料18Aの一方を電極14の上に、他方を絶縁膜12の上にのせることができる。具体的には、電極14の上に核材料24をのせて絶縁膜12の上にはんだ材料18Aをのせてもよいし、電極14の上にはんだ材料18Aをのせて絶縁膜12の上に核材料24をのせてもよい。
別の例によれば、核材料24とはんだ材料18Aの両方を電極14の上にのせてもよい。この場合は電極14がある程度大きい面積を有する。
一例によれば、フラックス40は、核材料24とはんだ材料18Aを仮固定し得る。例えばある程度の粘性を有するフラックスを利用することで、核材料24とはんだ材料18Aを仮固定することができる。例えば粘性を有する水溶性フラックスは、核材料24とはんだ材料18Aの仮固定を可能とする。
次に、基板を加熱する。図8は図7Aの基板を加熱した後のバンプ電極基板の断面図である。図9は図7Bの基板を加熱した後のバンプ電極基板の断面図である。基板を加熱すると、はんだ層24cとはんだ材料18Aが溶融し、核材料24を電極14に接合するはんだ42となる。こうして不濡れが抑制されたバンプ電極基板を提供することができる。
図7−9を参照しつつ説明した例は、1つの電極に対して少なくとも1つの核材料と少なくとも1つのはんだ材料を提供し、基板を加熱するだけで核材料を電極に接合できるので、工程簡素化に好適である。他方、電極パターンがある程度低密度でなければ、ある電極に提供された核材料とはんだ材料が、別の電極に提供された核材料とはんだ材料に影響を及ぼしてしまうおそれがある。
次に、実施例1、2、3及び比較例1、2について説明する。以下の表1には、実施例1、2、3、比較例1、2のバンプ形成方法、Cu核ボールの仕様、ハンダ組成、ボール粒径、不濡れの有無、ボイドの有無及びバンプ高さのばらつきが記載されている。
Figure 2021197387
実施例1のバンプ電極基板は、以下の方法で作製した。基板の電極上にフラックス(WF−6317:千住金属工業(株)製)を塗付し、はんだボールを電極の上に搭載し、リフロー処理によりはんだを電極に接合し、はんだバンプ電極を形成した。基板は、電極パッドがCu−OSP処理され、電極パッドの開口サイズが直径0.24mm、電極同士のピッチ間が0.5mmのものを使用した。リフロー処理方法は、245℃ピークの三角プロファイルに設定した。その後、万力で基板とバンプを挟み加圧することによりはんだバンプを平坦化し、平坦化されたはんだバンプの上にCu核ボールをのせてリフローすることで得られるものである。図10は、実施例1のバンプ電極基板の形成の各段階における外観を示す図である。コイニング後のはんだは、略円形の電極とほぼ同じ面積の平坦面としたが、特に同じ面積に限定されない。
実施例2のバンプ電極基板は、実施例1と同じ工程で形成されるものである。実施例1で用いたはんだボールの粒径は0.3mmであったが、実施例2で用いたはんだボールの粒径は0.17mmである。したがって、実施例2は実施例1よりも小さいはんだボールを用いている点で実施例1と相違する。図11は、実施例2のバンプ電極基板の形成の各段階における外観を示す図である。
実施例3のバンプ電極基板は、フラックスを塗付した電極上にはんだボールとCu核ボールを載せてリフロー処理することで得られるものである。基板は、電極同士のピッチ間が1mmである以外は実施例1と同じ条件のものを使用した。リフロー処理方法は、実施例1と同条件である。図12は、実施例3のリフロー前の外観とリフロー後の外観を示す図である。リフロー前の外観では、電極の上と、電極の周囲の絶縁膜の上とにフラックスが塗布されたことが分かる。Cu核ボールは電極の上にあり、はんだボールの少なくとも一部は絶縁膜の上にある。この状態でリフロー処理を施すと、溶融したはんだボールが電極に濡れることで引っ張られ、電極上において、はんだボールとCu核ボールがはんだ付けされる。
比較例1のバンプ電極基板は、電極の上にはんだペーストを設け、そのはんだペーストの上にCu核ボールをのせて、リフロー処理することで得られる。はんだペーストとは、微細なはんだ粉末とフラックスを混ぜ合わせたクリーム状のはんだである。比較例1にて用いたはんだペーストは、はんだ組成がSn−3質量%Ag−0.5質量%Cuのものである。比較例1におけるはんだペーストの印刷に使用したマスクの仕様は、はんだマスクの開口径がφ0.24mmで厚みが0.01mmである。図13は、比較例1のバンプ電極基板の外観を示す図である。
比較例2のバンプ電極基板は、実施例1と同じフラックスを塗布した電極上に、Cu核ボールを載せてリフロー処理することで得られるものである。比較例2では、Cu核ボールがその表面に有するはんだ層のみによって、Cu核ボールと電極が接合される。
不濡れ、ボイド及びバンプ高さのばらつきについての試験方法の詳細は下記の通りである。同条件のはんだバンプ電極を1試料につき30個作成し、それぞれ下記評価を行った。
(1)不濡れの有無
エポキシ樹脂でモールド後、ストルアス製研磨装置「TegraPol 25」にて断面研磨し、FE−EPMA(電界放出型電子プローブマイクロアナライザ、日本電子製JXA−8530F)を使用し、目視にて下記基準にて評価した。
不濡れが0個:○
不濡れが1個以上:×
(2)継手のボイド有無
透過X線写真 (装置:Nordson Dage製XD7600NT)を使用し、目視にて下記基準にて評価した。
ボイドが0個:○
ボイドが1個以上:×
(3)バンプ高さのばらつき
リアルカラーコンフォーカル顕微鏡 (装置:LaserTec製OPTELICS C130)を使用し、下記基準にて評価した。
バンプの高さばらつきが3μm以下:○
バンプの高さばらつきが3μm超:×
上述した「(1)不濡れの有無」については、バンプを形成した後の試料をエポキシ樹脂で埋めた後、断面研磨を施して評価した。上述した「(2)継手のボイドの有無」と「(3)バンプ高さのばらつき」については、バンプを形成した試料をそのまま使用して評価した。
図14は、実施例1−3と比較例1に係るバンプ電極基板のリフロー後の外観を示す図である。実施例1のはんだボールの体積は、実施例2のはんだボールの体積より大きく、比較例1のはんだペーストの体積より大きい。実施例2のはんだボールの体積と、比較例1のはんだペーストの体積は等しい。はんだ材料をコイニングなどの手段で変形させることで、はんだペーストを印刷によって提供する場合と比べて、はんだの供給量を増やすことができる。
図15は、実施例1−3と比較例1のバンプ電極の透過X線観察結果を示す図である。実施例1−3では、30個のバンプ電極を観察したが、ボイドは見られなかった、他方、比較例1では、30個のバンプ電極を観察したところ、すべてのバンプ電極においてボイドが見られた。この結果から、はんだペーストの使用がボイドの原因となることが分かる。
図16、17は、実施例1−3と比較例のそれぞれについてのバンプ高さのばらつきを示す図である。コンフォーカル顕微鏡にて同一条件の複数のバンプ高さを測定し、ばらつきを算出した。図16には、実施例1の複数のバンプ電極のバンプ高さと、実施例3の複数のバンプ電極の高さが示されている。実施例1のバンプ高さの標準偏差σは1.9μmであり、実施例3のバンプ高さの標準偏差σは1.6μmであり、どちらも小さいばらつきとなっていることを確認した。
図17には、実施例2の複数のバンプ電極のバンプ高さと、比較例1の複数のバンプ電極の高さが示されている。実施例2のバンプ高さの標準偏差σは1.5μであり、比較例1のバンプ高さの標準偏差σは3.7μmであった。この結果から、実施例2ではバンプ高さのばらつきを小さくできるのに対し、比較例1ではバンプ高さのばらつきが大きくなってしまうことが分かった。
比較例2では、上記の表1に示されるように、核部分の一部にはんだが存在しない不濡れの問題が全ての試料にて生じた。図18は、比較例2の方法で形成されたバンプ電極基板の断面SEM写真である。このSEM写真には、核部分24aの一部がはんだ層24cに覆われていないことが示されている。
基板上の電極にCu核ボールを接合することを1次実装と称し、1次実装の後にCu核ボールをPCB(プリント回路基板)に接合することを2次実装と称することがある。比較例2のように1次実装において不濡れが発生すると、2次実装時にも不濡れが発生する場合がある。図19は、比較例2のバンプ電極基板を、ペーストを電極上に塗付したPCBに2次実装した後に得られた断面SEM写真である。図19から明らかなように、2次実装された比較例2の核部分24aには不濡れが発生している。
10 基板、 12 絶縁膜、 14 電極、 16 第1フラックス、 18A,18B はんだ材料、 20 はんだバンプ、 20a 平坦面、 20b 窪み部、 22 第2フラックス、 24 核材料、 24a 核部分、 24b Ni層、 24c はんだ層

Claims (10)

  1. 基板に設けられた電極の上に第1フラックスを塗布することと、はんだ材料を搭載することと、
    前記基板を加熱し、前記電極にはんだバンプを形成することと、
    前記はんだバンプを変形させて、前記はんだバンプに平坦面又は窪み部を設けることと、
    前記はんだバンプに第2フラックスを塗付することと、
    核部分と、前記核部分の表面を覆うはんだ層とを有する、核材料を、前記はんだバンプの上に搭載することと、
    前記基板を加熱し、前記はんだバンプと前記はんだ層によって前記核材料を前記電極に接合することと、を備えたバンプ電極基板の形成方法。
  2. 前記はんだ材料ははんだボールである請求項1に記載のバンプ電極基板の形成方法。
  3. 前記はんだ材料はプリフォームはんだである請求項1に記載のバンプ電極基板の形成方法。
  4. 前記はんだ材料を搭載する際には、前記はんだ材料に前記第1フラックスが塗布された構造が、前記電極の上に搭載される請求項3に記載のバンプ電極基板の形成方法。
  5. 前記平坦面は、コイニング装置によって形成される請求項1から4のいずれか1項に記載のバンプ電極基板の形成方法。
  6. 前記核材料はCu核ボールである請求項1から5のいずれか1項に記載のバンプ電極基板の形成方法。
  7. 前記核材料の形状は円柱又は角柱である請求項1から5のいずれか1項に記載のバンプ電極基板の形成方法。
  8. 電極と絶縁膜が露出した基板に対しフラックスを塗布することで、前記フラックスが少なくとも前記電極を覆うことと、
    前記フラックスの上に、核部分と、前記核部分の表面を覆うはんだ層とを有する、核材料と、はんだ材料とをのせることと、
    前記基板を加熱し、前記はんだ層と前記はんだ材料によって前記核材料を前記電極に接合することと、を備えたバンプ電極基板の形成方法。
  9. 前記フラックスは、前記電極と、前記電極の周囲に塗布され、
    前記核材料と前記はんだ材料とを前記フラックスの上にのせる際、前記核材料と前記はんだ材料の一方が前記電極の上にあり、他方は前記絶縁膜の上にある、請求項8に記載のバンプ電極基板の形成方法。
  10. 前記フラックスは水溶性フラックスであり、前記水溶性フラックスが前記核材料と前記はんだ材料を仮固定する請求項8又は9に記載のバンプ電極基板の形成方法。
JP2020100616A 2020-06-10 2020-06-10 バンプ電極基板の形成方法 Active JP6767665B1 (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
JP2020100616A JP6767665B1 (ja) 2020-06-10 2020-06-10 バンプ電極基板の形成方法
TW110118687A TWI764727B (zh) 2020-06-10 2021-05-24 凸塊電極基板的形成方法
MYPI2021002886A MY196477A (en) 2020-06-10 2021-05-25 Method For Forming Bump Electrode Substrate
BR102021010133-4A BR102021010133B1 (pt) 2020-06-10 2021-05-25 Método para formar um substrato de eletrodo de saliência
KR1020210067350A KR102364541B1 (ko) 2020-06-10 2021-05-26 범프 전극 기판의 형성 방법
MX2021006217A MX2021006217A (es) 2020-06-10 2021-05-27 Metodo para formar sustrato de electrodo de protuberancia.
EP21177392.4A EP3923686B1 (en) 2020-06-10 2021-06-02 Method for forming bump electrode substrate
PH12021050254A PH12021050254A1 (en) 2020-06-10 2021-06-03 Method for forming bump electrode substrate
US17/337,551 US11478869B2 (en) 2020-06-10 2021-06-03 Method for forming bump electrode substrate
CN202311229828.XA CN117038474A (zh) 2020-06-10 2021-06-07 凸点电极基板的形成方法
CN202110631207.9A CN113782450A (zh) 2020-06-10 2021-06-07 凸点电极基板的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020100616A JP6767665B1 (ja) 2020-06-10 2020-06-10 バンプ電極基板の形成方法

Publications (2)

Publication Number Publication Date
JP6767665B1 JP6767665B1 (ja) 2020-10-14
JP2021197387A true JP2021197387A (ja) 2021-12-27

Family

ID=72745087

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020100616A Active JP6767665B1 (ja) 2020-06-10 2020-06-10 バンプ電極基板の形成方法

Country Status (10)

Country Link
US (1) US11478869B2 (ja)
EP (1) EP3923686B1 (ja)
JP (1) JP6767665B1 (ja)
KR (1) KR102364541B1 (ja)
CN (2) CN113782450A (ja)
BR (1) BR102021010133B1 (ja)
MX (1) MX2021006217A (ja)
MY (1) MY196477A (ja)
PH (1) PH12021050254A1 (ja)
TW (1) TWI764727B (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139097A (ja) * 1994-11-10 1996-05-31 World Metal:Kk フリップチップ用接続ボール及び半導体チップの接合方法
WO1997018584A1 (fr) * 1995-11-15 1997-05-22 Citizen Watch Co., Ltd. Procede de formation de bosse de contact sur un dispositif a semi-conducteurs
JP2016009740A (ja) * 2014-06-24 2016-01-18 日本特殊陶業株式会社 配線基板の製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4752027A (en) * 1987-02-20 1988-06-21 Hewlett-Packard Company Method and apparatus for solder bumping of printed circuit boards
US5788143A (en) * 1992-04-08 1998-08-04 International Business Machines Corporation Solder particle deposition
CA2154409C (en) * 1994-07-22 1999-12-14 Yuzo Shimada Connecting member and a connecting method using the same
US5482736A (en) * 1994-08-04 1996-01-09 Amkor Electronics, Inc. Method for applying flux to ball grid array package
JPH09260824A (ja) * 1996-03-18 1997-10-03 Ibiden Co Ltd 半田供給用フィルム
JP3975569B2 (ja) 1998-09-01 2007-09-12 ソニー株式会社 実装基板及びその製造方法
US6543674B2 (en) * 2001-02-06 2003-04-08 Fujitsu Limited Multilayer interconnection and method
JP4659262B2 (ja) * 2001-05-01 2011-03-30 富士通セミコンダクター株式会社 電子部品の実装方法及びペースト材料
US6854633B1 (en) * 2002-02-05 2005-02-15 Micron Technology, Inc. System with polymer masking flux for fabricating external contacts on semiconductor components
JP3886405B2 (ja) 2002-04-12 2007-02-28 株式会社リコー はんだバンプ形成方法及びはんだバンプ形成装置
WO2006126361A1 (ja) * 2005-05-24 2006-11-30 Matsushita Electric Industrial Co., Ltd. ハンダバンプ形成方法および半導体素子の実装方法
US20100044416A1 (en) * 2008-08-21 2010-02-25 Nec Corporation Method of manufacturing electronic components having bump
JP5456545B2 (ja) * 2009-04-28 2014-04-02 昭和電工株式会社 回路基板の製造方法
JP2010263014A (ja) * 2009-04-30 2010-11-18 Panasonic Corp 半導体装置
JP5421863B2 (ja) * 2010-06-28 2014-02-19 新光電気工業株式会社 半導体パッケージの製造方法
JP5690554B2 (ja) * 2010-10-27 2015-03-25 昭和電工株式会社 はんだボールの製造方法
KR101278339B1 (ko) 2010-11-10 2013-06-25 삼성전기주식회사 코이닝 장치
JP2013138169A (ja) 2011-11-29 2013-07-11 Hitachi Ltd 貼り合せ基板およびその製造方法
JP6197319B2 (ja) * 2013-03-21 2017-09-20 富士通株式会社 半導体素子の実装方法
JP5692314B2 (ja) 2013-09-03 2015-04-01 千住金属工業株式会社 バンプ電極、バンプ電極基板及びその製造方法
JP5773106B1 (ja) * 2014-01-31 2015-09-02 千住金属工業株式会社 フラックスコートボール、はんだペースト、フォームはんだ及びはんだ継手
KR102420126B1 (ko) 2016-02-01 2022-07-12 삼성전자주식회사 반도체 소자
JP2017183571A (ja) * 2016-03-31 2017-10-05 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US10586782B2 (en) * 2017-07-01 2020-03-10 International Business Machines Corporation Lead-free solder joining of electronic structures
JP6485580B1 (ja) 2018-06-12 2019-03-20 千住金属工業株式会社 Cu核ボール、はんだ継手、はんだペースト及びフォームはんだ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08139097A (ja) * 1994-11-10 1996-05-31 World Metal:Kk フリップチップ用接続ボール及び半導体チップの接合方法
WO1997018584A1 (fr) * 1995-11-15 1997-05-22 Citizen Watch Co., Ltd. Procede de formation de bosse de contact sur un dispositif a semi-conducteurs
JP2016009740A (ja) * 2014-06-24 2016-01-18 日本特殊陶業株式会社 配線基板の製造方法

Also Published As

Publication number Publication date
KR102364541B1 (ko) 2022-02-17
BR102021010133B1 (pt) 2022-07-12
PH12021050254A1 (en) 2022-01-03
US11478869B2 (en) 2022-10-25
KR20210153532A (ko) 2021-12-17
EP3923686B1 (en) 2024-04-24
JP6767665B1 (ja) 2020-10-14
TW202147472A (zh) 2021-12-16
CN113782450A (zh) 2021-12-10
CN117038474A (zh) 2023-11-10
US20210387276A1 (en) 2021-12-16
TWI764727B (zh) 2022-05-11
EP3923686A1 (en) 2021-12-15
MY196477A (en) 2023-04-13
BR102021010133A2 (pt) 2021-09-14
MX2021006217A (es) 2022-08-08

Similar Documents

Publication Publication Date Title
CN107214430B (zh) 焊锡合金、焊锡膏及电子线路基板
US4740252A (en) Solder paste for electronic parts
KR20190122741A (ko) 땜납 재료, 땜납 페이스트, 폼 땜납 및 땜납 접합
KR102242388B1 (ko) 땜납 합금, 땜납 접합 재료 및 전자회로 기판
US6799711B2 (en) Minute copper balls and a method for their manufacture
JP2022506217A (ja) 混合合金はんだペースト、その製造方法、およびはんだ付け方法
JP3782743B2 (ja) ハンダ用組成物、ハンダ付け方法および電子部品
JPH1133776A (ja) 半田材料及びそれを用いた電子部品
JP2023153935A (ja) はんだペースト
JP6767665B1 (ja) バンプ電極基板の形成方法
JP6156136B2 (ja) はんだバンプの焼結芯を形成するための芯用ペースト
JP6428409B2 (ja) ハンダ粉末及びこの粉末を用いたハンダ用ペースト
JP4112946B2 (ja) 非鉛系接合材、ソルダーペースト及び接合方法
JP5652689B2 (ja) 電子部品接合構造体の製造方法及び該製造方法により得られた電子部品接合構造体
JP5884513B2 (ja) Pbフリーはんだ
JP7073701B2 (ja) Au-Sn合金はんだペースト、及びAu-Sn合金はんだペーストを用いた接合方法
JP6267427B2 (ja) はんだ付け方法及び実装基板
JP6427752B1 (ja) はんだ合金、はんだ接合材料及び電子回路基板
CN114173983A (zh) 预制焊料和使用该预制焊料形成的焊料接合体
JP2009200285A (ja) バンプ及びバンプ接続構造体
JP2005057117A (ja) はんだ付け方法および接合構造体ならびに電気/電子部品
JPWO2019117041A1 (ja) ソルダペースト、接合構造体及び接合構造体の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200610

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20200610

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200625

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200728

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200818

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200831

R150 Certificate of patent or registration of utility model

Ref document number: 6767665

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250