KR101278339B1 - 코이닝 장치 - Google Patents

코이닝 장치 Download PDF

Info

Publication number
KR101278339B1
KR101278339B1 KR1020100111712A KR20100111712A KR101278339B1 KR 101278339 B1 KR101278339 B1 KR 101278339B1 KR 1020100111712 A KR1020100111712 A KR 1020100111712A KR 20100111712 A KR20100111712 A KR 20100111712A KR 101278339 B1 KR101278339 B1 KR 101278339B1
Authority
KR
South Korea
Prior art keywords
circuit board
printed circuit
pressing
jig
bump
Prior art date
Application number
KR1020100111712A
Other languages
English (en)
Other versions
KR20120050288A (ko
Inventor
정순오
세이지 시라이
구현희
이재준
김병문
홍명호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020100111712A priority Critical patent/KR101278339B1/ko
Priority to JP2011001623A priority patent/JP2012104791A/ja
Publication of KR20120050288A publication Critical patent/KR20120050288A/ko
Application granted granted Critical
Publication of KR101278339B1 publication Critical patent/KR101278339B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/741Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L24/742Apparatus for manufacturing bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/741Apparatus for manufacturing means for bonding, e.g. connectors
    • H01L2224/742Apparatus for manufacturing bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/40Details of apparatuses used for either manufacturing connectors or connecting the semiconductor or solid-state body

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

본 발명에 따른 코이닝 장치는 인쇄회로기판의 일면에 형성된 범프를 가압하는 가압블럭과 상기 가압블럭 외측에 형성되고 상기 인쇄회로기판의 범프가 형성된 이외의 영역을 가압하도록 가압방향으로 돌출되어 형성된 돌출부를 포함하는 제1 지그, 상기 인쇄회로기판의 타면에 형성된 패드솔더와 대응되도록 탄성부재가 형성된 제2 지그를 포함한다. 본 발명에 따르면, FC-BGA패키지에서 인쇄회로기판의 일면에 형성된 범프를 코이닝하는 과정에서 인쇄회로기판 타면에 형성된 패드솔더를 손상을 방지하는 효과가 있다.

Description

코이닝 장치{Coining Device}
본 발명은 코이닝 장치에 관한 것이다.
반도체 산업에서 집적회로에 대한 패키징 기술은 소형화에 대한 요구 및 실장 신뢰성을 만족시키기 위해 지속적으로 발전되고 있다. 예컨데, 소형화에 대한 요구는 칩 크기에 근접한 패키지에 대한 기술 개발을 가속화시키고 있으며, 실장 신뢰성에 대한 요구는 실장작업의 효율성 및 실장 후의 기계적, 전기적 신뢰성을 향상시킬 수 있는 패키징 기술에 대한 중요성을 부각시키고 있다.
상기 패키지의 소형화를 이룬 한 예로서, BGA(Ball Grid Array), CSP(Chip Scale Package), FC-BGA(Flip Chip Ball Grid Array)패키지 기판 등을 들 수 있다. 상기 BGA 패키지는 전체적인 패키지의 크기가 반도체 칩의 크기와 동일하거나 거의 유사하며, 특히, 외부와의 전기적 접속 수단, 즉, 인쇄회로기판(Printed Circuit Board : 이하, PCB)에의 실장 수단으로서, 솔더 볼이 구비됨에 따라 실장 면적이 감소되고 있는 추세에 매우 유리하게 적용할 수 있다는 잇점이 있다. 또한, 상기 BGA, CSP, FC-BGA 패키지 기판 등은 외부와의 전기적 접속 수단으로 인쇄회로기판(Printed Circuit Board)상의 패드(pad)에 솔더페이스트(Solder Paste)를 인쇄하여 형성된 범프(Bump) 또는 패드솔더(Pad Solder)를 이용함으로써, 전체적인 전기 회로의 길이를 단축시킬 수 있을 뿐만 아니라 파워나 그라운드 본딩 영역을 용이하게 도입할 수 있기 때문에 탁월한 전기적 성능을 발현시킬 수 있고, 또한 입출력핀 수의 설계시에 보다 여유있는 간격으로 보다 많은 입출력핀 수를 만들 수 있으며, 전체적인 패키지의 크기가 반도체 칩의 크기와 동일하거나 거의 유사하고 실장 면적을 최소화시킬 수 있다는 잇점을 갖는다.
FC-BGA 패키지는 일면에 칩 또는 수동소자가 탑재되고 타면에는 납땜용 범프가 붙어 있어 보드에 직접실장하는게 가능하다. 따라서 리드프레임 패키지에 비해 전기저항이나 잡음치 훨씬 적고, 살펴본 바와 같이, 신호전달 속도가 빠르고 크기와 무게가 작기 때문에 노트북PC, 핸드폰, PDA, 디지털 캠코더 등 소형 가전제품에 대부분 적용될 수 있다.
최근에 고사양화 되는 제품에 사용되는 FC-BGA패키지의 경우에도 일면에 칩 등이 접속되는 범프가 형성되고 타면에는 수동소자 또는 보드가 접속되는 납땜용 범프와 같은 패드솔더가 형성됨으로써 그 전기적 연결의 신뢰성을 높이고 있다. 특히, 고온의 열을 가하는 리플로우 공정 및 디플럭스 공정을 거치면서 범프가 형성되어, 그 형태가 반구상 형태를 가지게 됨으로써 이후 반도체 칩 및 소자 실장시 접촉불량의 요소가 된다. 이러한 접촉불량을 방지하기 위해 상기 범프를 가압하여 평탄화 시키는 코이닝 장치를 이용한 코인(Coin) 공정을 거치게 된다.
그러나, 도 1a 및 도1b에서와 같이 종래 인쇄회로기판의 일면에 형성된 범프를 코이닝 장치를 통해 평탄화하는 과정에서 인쇄회로기판의 타면에 형성된 패드솔더가 평탄한 지그에 그대로 압착됨에 따라 손상을 받을 수 밖에 없는 문제점이 있었다. 패드솔더가 손상됨으로써 FC-BGA패키지의 전기적 연결의 신뢰성이 경감되며, 작동의 정확성이 떨어지는 문제점 또한 발생되었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 창출된 것으로, 본 발명의 목적은 인쇄회로기판의 일면에 형성된 범프의 코이닝 작업을 하는 과정에서 제1 지그에 돌출부를 형성하고 제2 지그에 탄성부재를 결합함으로써 인쇄회로기판의 일면에 형성된 범프의 코이닝 작업에 따른 인쇄회로기판 타면에 형성된 패드솔더의 손상을 최소화하기 위한 코이닝 장치를 제공하기 위한 것이다.
본 발명의 바람직한 실시예에 따른 코이닝 장치는 인쇄회로기판의 일면에 형성된 범프를 가압하는 가압블럭과 상기 가압블럭 외측에 형성되고 상기 인쇄회로기판의 범프가 형성된 이외의 영역을 가압하도록 가압방향으로 돌출되어 형성된 돌출부를 포함하는 제1 지그, 상기 인쇄회로기판의 타면에 형성된 패드솔더와 대응되도록 탄성부재가 형성된 제2 지그를 포함한다.
여기서, 상기 돌출부는 상기 가압블럭의 가압면으로부터 상기 인쇄회로기판을 가압하는 방향으로 돌출되는 높이를 조절할 수 있는 것을 특징으로 한다.
또한, 상기 탄성부재는 고무 또는 엔지니어링플라스틱을 사용하는 것을 특징으로 한다.
또한, 상기 돌출부는 일측면에 복수의 나사홀을 가공함으로써 상기 가압블럭의 가압면으로부터 상기 인쇄회로기판을 가압하는 방향으로 돌출되는 높이를 조절하는 것을 특징으로 한다.
또한, 상기 돌출부는 상기 가압블럭의 가압면으로부터 상기 인쇄회로기판을 가압하는 방향으로 돌출되는 높이가 상기 인쇄회로기판의 일면에 형성된 범프의 수직 높이보다 작게 형성되는 것을 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니 되며, 발명자가 그 자신의 발명을 가장 최선의 방법 으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따르면, FC-BGA패키지에서 인쇄회로기판의 일면에 형성된 범프를 코이닝하는 과정에서 인쇄회로기판 타면에 형성된 패드솔더를 손상을 방지하는 효과가 있다.
또한, 본 발명의 코이닝 장치의 제2 지그에 형성된 탄성부재를 통해 인쇄회로기판의 타면에 형성된 패드솔더의 손상을 방지하는 효과가 있다.
또한, 제1 지그의 외곽에 형성된 가압방향의 돌출부를 통해 범프를 가압하는 과정에서 인쇄회로기판의 휨을 방지할 수 있는 효과가 있다.
또한, 제1 지그의 외곽에 형성된 가압방향의 돌출부의 돌출길이를 자유롭게 조절가능하도록 설계함으로써 인쇄회로기판의 일며에 형성된 다양한 높이의 범프에 적용될 수 있는 효과가 있다.
도 1a 및 도 1b는 종래 코이닝장치에 대한 모식도를 나타내는 도면
도 2a 및 도 2b는 본 발명에 따른 코이닝 장치의 평탄화 과정을 나타내는 도면
도 3a는 본 발명에 따른 코이닝 장치의 제1 지그의 단면도이며, 도 3b는 도 3a의 저면도를 나타내는 도면
도 4는 본 발명에 따른 코이닝 장치의 제1 지그의 작동모습을 도식적으로 나타낸 도면
도 5는 본 발명의 일실시예에 따른 코이닝 장치의 제1 지그의 단면도를 나타내는 도면이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 그리고, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지 기술에 대한 상세한 설명은 생략하도록 한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 따른 코이닝 장치를 상세히 설명하기로 한다.
도 2a 및 도 2b는 본 발명에 따른 코이닝 장치에 의한 평탄화 과정을 나타내는 도면이며, 도 3a는 본 발명에 따른 코이닝 장치의 제1 지그에 대한 단면도이고 도 3b는 도 3a의 저면도를 나타내는 도면이다. 도 4는 본 발명에 따른 코이닝 장치의 제1 지그에 대한 작동모습을 도식적으로 나타낸 도면이다.
본 발명에 따른 코이닝 장치는 인쇄회로기판(10)의 일면에 형성된 범프(11)를 가압하는 가압블럭(21)과 상기 가압블럭(21) 외측에 형성되고 상기 인쇄회로기판(10)의 범프(11)가 형성된 이외의 영역을 가압하도록 가압방향으로 돌출되어 형성된 돌출부(22)를 포함하는 제1 지그(20), 상기 인쇄회로기판(10)의 타면에 형성된 패드솔더(12)와 대응되도록 탄성부재(40)가 형성된 제2 지그(30)를 포함한다.
제1 지그(20)는 도 3a에 도시된 바와 같이, 가압블럭(21)과 돌출부(22)를 포함하여 형성된다. 종래의 FC-BGA패키지를 이루는 인쇄회로기판(10)과 달리, 근래에 인쇄회로기판(10)에는 일면에 형성되며 칩 등과의 접속을 위한 범프(11)뿐만 아니라, 인쇄회로기판(10) 타면에 수동소자의 실장 또는 보드와의 결합시 전기적 신뢰성을 확보하기 위한 패드솔더(12)가 더 형성되는 모습으로 고사양화가 진행되고 있다. 따라서, 인쇄회로기판(10)의 일면에 형성된 범프(11)의 코이닝 공정을 진행하는 과정에서 인쇄회로기판(10)의 타면에 형성된 패드솔더(12)가 평평한 제2 지그(30)에 압착됨에 따른 패드솔더(12)의 손상 및 그에 따른 실장시 접속 신뢰성에 문제가 발생한다. 이러한 인쇄회로기판의 타면에 형성된 패드솔더(12)의 손상문제 및 실장시 접속 신뢰성에 대한 문제를 해결하기 위해 제1 지그(20)는 가압블럭(21)과 돌출부(22)가 형성된 구조를 갖게 된다.
가압블럭(21)은 인쇄회로기판(10)의 일면에 형성되어, 칩과의 접속을 위한 범프(11)를 코이닝하기 위해 형성된다. 가압블럭(21)면이 범프(11)에 압력을 가함으로써, 반원형의 범프(11)의 전기적 접촉면을 평탄화시켜 칩 실장시에 발생하는 칩과의 전기적 접촉불량을 방지하는 것이다. 따라서, 가압블럭(21)은 범프(11)를 가압하는 면이 평탄면으로 형성될 수 있다.
돌출부(22)는 가압블럭(21)의 외측으로 형성된다. 외측으로 형성됨에 따라 인쇄회로기판(10)의 범프(11)를 가압하는 가압블럭(21) 영역에는 형성되지 않는다(도 3b 참조). 가압블럭(21)에 의해 범프(11)를 가압하는 순간에 인쇄회로기판(10)의 범프(11)형성영역 이외의 영역을 동시에 가압함으로써 인쇄회로기판(10)에 압력분포를 고르게 하여 인쇄회로기판(10)의 휨을 방지할 수 있는 것이다. 특히, 후술하는 제2 지그(30)에 형성되는 탄성부재(40)에 의해 인쇄회로기판(10)의 타면에 형성된 패드솔더(12)가 압력에 의해 함침되는 경우, 인쇄회로기판(10)의 휨이 발생되기 때문에 인쇄회로기판(10)의 균일한 압력분포가 필요하다. 돌출부(22)는 인쇄회로기판(10)의 일면에 형성된 범프(11)의 코이닝 작업을 제한하거나 방해해서는 안된다. 따라서, 인쇄회로기판(10)에 형성된 범프(11)의 높이에 따라 각각 적절한 돌출부(22)의 형성이 필요하다. 따라서, 돌출부(22)는 제1 지그(20)의 가압블럭(21)의 가압면으로부터 인쇄회로기판(10)을 가압하는 방향으로 돌출되는 높이를 조절할 수 있도록 한다(도 4 참조). 인쇄회로기판(10)의 일면에 형성된 범프(11)의 수직높이보다도 더 높게 돌출부(22)가 형성된다면 제1 지그(20)의 가압과정에서 인쇄회로기판(10)의 범프(11)의 평탄화 작업이 제대로 되지 않는 문제가 발생한다. 그러므로 가압블럭(21)면으로부터 돌출부(22)의 형성 높이는 인쇄회로기판(10)의 일면에 형성되는 범프(11)의 높이보다는 작게 형성되는 것이 바람직하다. 도 5와 같이, 제1 지그(20)의 가압블럭(21)의 외측에 형성되는 돌출부(22)는 나사(22a)를 이용하여 고정할 수 있다. 이 경우, 돌출부(22)에 복수개의 나사홀(도면 미도시)을 돌출부의 길이 조절방향으로 형성함으로써, 인쇄회로기판(10)에 형성되는 범프(11)의 높이에 따른 돌출부(22)의 높이 조절이 가능하게 된다. 도 5는 제1 지그(20)의 돌출부(22)의 형성높이를 조절하는 하나의 실시예에 대한 것이며, 그 방법은 여기에 한정되는 것은 아니다. 돌출부(22)와 가압블럭(21)이 결합되는 부분을 미끄럼결합하여 슬라이딩 방식으로 높이조절이 가능할 수도 있고, 기타 다양한 장치의 구성으로 돌출부(22)의 높이조절이 가능함은 당업자에 의해 자명하다 할 것이다.
제2 지그(30)는 탄성부재(40)가 형성되는 것을 특징으로 한다. 제2 지그(30)는 인쇄회로기판(10)의 일면에 형성된 범프(11)의 코이닝 작업을 위해 인쇄회로기판(10) 타면을 지지하는 장치이다. 인쇄회로기판(10)의 타면에 패드솔더(12)가 형성되지 않는 FC-BGA패키지의 경우에는 제1 지그(20)에 의한 가압에 의한 압력을 인쇄회로기판(10) 타면에 대응되도록 제2 지그(30)가 형성됨으로써 완충해줄 수 있으므로 문제되지 않는다. 그러나, 인쇄회로기판(10)의 타면에 수동소자 또는 보드와의 전기적 접속의 신뢰성을 향상시키기 위한 패드솔더(12)가 구비된 경우, 평탄한 제2 지그(30)를 그대로 사용한다면 패드솔더(12)가 손상되는 문제가 발생된다. 제1 지그(20)에 의한 인쇄회로기판(10)의 일면의 범프(11)를 코이닝 하는 과정에서 인쇄회로기판(10) 타면에 형성된 패드솔더(12)를 손상시키지 않게 하기 위해서 패드솔더(12)에 대응되도록 제2 지그(30)에 탄성부재(40)를 결합시킨다. 탄성부재(40)를 구비함으로써, 제1 지그(20)가 인쇄회로기판(10)을 가압하는 작업을 하더라도, 인쇄회로기판(10) 타면에 형성된 패드솔더(12)가 제2 지그(30)의 탄성부재(40)에 함침됨으로써 손상을 최소화 할 수 있는 것이다(도 2b 참조).
탄성부재(40)는 일반적으로 유연한 소재이면서 충격을 흡수할 수 있는 소재라면 특별한 제한이 없다. 예를 들면, 고무 또는 엔지니어링플라스틱을 이용하여 형성될 수 있다. 고무를 사용하는 경우에도 유연한 재질의 고무를 사용하는 것이 바람직할 것이다. 엔지니어링플라스틱은 강철보다도 강하고 알루미늄보다도 전성(展性)이 풍부하며, 금·은보다도 내약품성(耐藥品性)이 강한 고분자(高分子) 구조의 고기능 수지(樹脂)이다. 이 플라스틱의 성능과 특징은 그 화학구조에 따라 다른데, 주로 폴리아미드·폴리아세틸·폴리카보네이트·PBT(폴리에스테르 樹脂)·변성(變性) PPO(폴리페닐렌옥사이드) 등을 사용할 수 있다. 엔지니어링플라스특의 경우에도 바람직하게는 연성이 좋고 탄성력을 가지는 재질을 사용함으로써 인쇄회로기판(10)의 타면에 형성된 패드솔더(12)를 압력에 의한 손상을 방지할 수 있다. 또한, 탄성력을 가지는 엔지니어링플라스틱부재라면 패드솔더(12)를 보호하는 동일한 효과를 얻을 수 있음은 물론이다. 제2 지그(30)에 탄성부재(40)를 형성함으로써, 제1 지그(20)의 가압과정에 따른 인쇄회로기판(10)의 타면에 형성된 패드솔더(12)의 손상을 최소화 할 수 있다. 여기서, 제1 지그(20)의 돌출부(22)의 형성과 제2 지그(30)의 탄성부재(40)의 결합은 상호 보완적인 역할을 한다. 제1 지그(20)의 돌출부(22)가 형성되지 않는다면, 제2 지그(30)의 탄성부재(40)로 인쇄회로기판(10)의 패드솔더(12)를 보호할 수 있다고 하더라도 인쇄회로기판(10)의 휨이 발생함으로 제품의 불량 및 신뢰성이 떨어지게 된다. 따라서, 제1 지그(20)의 돌출부(22)를 구비함과 동시에, 제2 지그(30)에 탄성부재(40)를 결합하여, 인쇄회로기판(10)의 일면에 형성된 범프(11)의 코이닝 작업을 하는 것이 본 발명의 바람직한 실시예라고 할 수 있다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 코이닝 장치는 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다. 본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
10: 인쇄회로기판 11: 범프
12: 패드솔더 20: 제1 지그
21: 가압블럭 22: 돌출부
22a: 나사 30: 제2 지그
40: 탄성부재

Claims (5)

  1. 인쇄회로기판의 일면에 형성된 범프를 가압하는 가압블럭과 상기 가압블럭 외측에 형성되고 상기 인쇄회로기판의 범프가 형성된 이외의 영역을 가압하도록 가압방향으로 돌출되어 형성된 돌출부를 포함하는 제1 지그; 및
    상기 인쇄회로기판의 타면에 형성된 패드솔더와 대응되도록 탄성부재가 형성된 제2 지그;
    를 포함하며,
    상기 돌출부는 상기 가압블럭의 가압면으로부터 상기 인쇄회로기판을 가압하는 방향으로 돌출되는 높이를 조절할 수 있는 것을 특징으로 하는 코이닝 장치.
  2. 삭제
  3. 청구항 1에 있어서,
    상기 탄성부재는 고무 또는 엔지니어링플라스틱을 사용하는 것을 특징으로 하는 코이닝 장치.
  4. 청구항 1에 있어서,
    상기 돌출부는 일측면에 복수의 나사홀을 가공함으로써 상기 가압블럭의 가압면으로부터 상기 인쇄회로기판을 가압하는 방향으로 돌출되는 높이를 조절하는 것을 특징으로 하는 코이닝 장치.
  5. 청구항 1에 있어서,
    상기 돌출부는 상기 가압블럭의 가압면으로부터 상기 인쇄회로기판을 가압하는 방향으로 돌출되는 높이가 상기 인쇄회로기판의 일면에 형성된 범프의 수직 높이보다 작게 형성되는 것을 특징으로 하는 코이닝 장치.
KR1020100111712A 2010-11-10 2010-11-10 코이닝 장치 KR101278339B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100111712A KR101278339B1 (ko) 2010-11-10 2010-11-10 코이닝 장치
JP2011001623A JP2012104791A (ja) 2010-11-10 2011-01-07 コイニング装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100111712A KR101278339B1 (ko) 2010-11-10 2010-11-10 코이닝 장치

Publications (2)

Publication Number Publication Date
KR20120050288A KR20120050288A (ko) 2012-05-18
KR101278339B1 true KR101278339B1 (ko) 2013-06-25

Family

ID=46267824

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100111712A KR101278339B1 (ko) 2010-11-10 2010-11-10 코이닝 장치

Country Status (2)

Country Link
JP (1) JP2012104791A (ko)
KR (1) KR101278339B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102029077B1 (ko) 2013-02-04 2019-10-07 삼성전자주식회사 패키지의 외부접속단자 형성 방법 및 이를 수행하기 위한 장치
KR101457338B1 (ko) * 2013-07-15 2014-11-04 대덕전자 주식회사 회로배선판 제조방법
JP6767665B1 (ja) 2020-06-10 2020-10-14 千住金属工業株式会社 バンプ電極基板の形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5435482A (en) 1994-02-04 1995-07-25 Lsi Logic Corporation Integrated circuit having a coplanar solder ball contact array
JPH11112133A (ja) * 1997-10-03 1999-04-23 Nippon Avionics Co Ltd はんだバンプの平坦化方法
JP2001203445A (ja) * 2000-01-21 2001-07-27 Ibiden Co Ltd プリント配線板の製造方法、フラッタニング用治具
JP2004349602A (ja) 2003-05-26 2004-12-09 Toppan Printing Co Ltd バンプのフラッタニング用治具およびフラッタニング方法、並びに多層基板の製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1013007A (ja) * 1996-03-29 1998-01-16 Ngk Spark Plug Co Ltd 半田バンプを有する配線基板及びその製造方法及び平坦化治具
JPH11204687A (ja) * 1998-01-19 1999-07-30 Juki Corp バンプ形成方法及びバンプ形成装置
JP2001203468A (ja) * 2000-01-21 2001-07-27 Ibiden Co Ltd プリント配線板の製造方法、フラッタニング用治具
JP2002223065A (ja) * 2001-01-24 2002-08-09 Ibiden Co Ltd プリント配線板の製造方法
JP2003218161A (ja) * 2002-01-25 2003-07-31 Kyocera Corp 半田バンプ平坦化用プレス治具およびこれを用いた配線基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5435482A (en) 1994-02-04 1995-07-25 Lsi Logic Corporation Integrated circuit having a coplanar solder ball contact array
JPH11112133A (ja) * 1997-10-03 1999-04-23 Nippon Avionics Co Ltd はんだバンプの平坦化方法
JP2001203445A (ja) * 2000-01-21 2001-07-27 Ibiden Co Ltd プリント配線板の製造方法、フラッタニング用治具
JP2004349602A (ja) 2003-05-26 2004-12-09 Toppan Printing Co Ltd バンプのフラッタニング用治具およびフラッタニング方法、並びに多層基板の製造方法

Also Published As

Publication number Publication date
KR20120050288A (ko) 2012-05-18
JP2012104791A (ja) 2012-05-31

Similar Documents

Publication Publication Date Title
KR102397905B1 (ko) 인터포저 기판 및 반도체 패키지
KR102198858B1 (ko) 인터포저 기판을 갖는 반도체 패키지 적층 구조체
KR100782774B1 (ko) Sip 모듈
JP5036563B2 (ja) 半導体装置およびその製造方法
US6753613B2 (en) Stacked dice standoffs
KR101695846B1 (ko) 적층형 반도체 패키지
US20090085185A1 (en) Stack-type semiconductor package, method of forming the same and electronic system including the same
US20050250252A1 (en) Low warpage flip chip package solution-channel heat spreader
KR102243285B1 (ko) 반도체 패키지
US20060249852A1 (en) Flip-chip semiconductor device
KR102107147B1 (ko) 패키지 온 패키지 장치
US8586413B2 (en) Multi-chip module having a support structure and method of manufacture
JPWO2007083351A1 (ja) 半導体装置およびその製造方法
EP3217429A1 (en) Semiconductor package assembly
US20150318270A1 (en) Semiconductor package and method of manufacturing the same
JP2012129464A (ja) 半導体装置およびその製造方法
Hsieh Advanced flip chip package on package technology for mobile applications
KR101278339B1 (ko) 코이닝 장치
KR20130033808A (ko) 반도체 패키지 및 그 제조방법
JP4556671B2 (ja) 半導体パッケージ及びフレキシブルサーキット基板
KR101374144B1 (ko) 워피지 방지 구조를 갖는 반도체 장치
JP5893351B2 (ja) プリント回路板
US20050196907A1 (en) Underfill system for die-over-die arrangements
KR101255925B1 (ko) 반도체 패키지 및 그 제조방법
US20080150132A1 (en) Stack up pcb substrate for high density interconnect packages

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee