JP2003234451A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2003234451A
JP2003234451A JP2002029250A JP2002029250A JP2003234451A JP 2003234451 A JP2003234451 A JP 2003234451A JP 2002029250 A JP2002029250 A JP 2002029250A JP 2002029250 A JP2002029250 A JP 2002029250A JP 2003234451 A JP2003234451 A JP 2003234451A
Authority
JP
Japan
Prior art keywords
semiconductor chip
electrode
wiring board
resin
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002029250A
Other languages
English (en)
Inventor
Takashi Yui
油井　　隆
Yasutake Yaguchi
安武 矢口
Yoshiyuki Arai
良之 新井
Koichi Yamauchi
浩一 山内
Yoshiaki Takeoka
嘉昭 竹岡
Fumito Ito
史人 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002029250A priority Critical patent/JP2003234451A/ja
Publication of JP2003234451A publication Critical patent/JP2003234451A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15182—Fan-in arrangement of the internal vias
    • H01L2924/15184—Fan-in arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 従来の２次元実装では実装面積が半導体チッ
プサイズ以下の縮小は不可能であり、回路基板への３次
元実装ではリペアが困難である。 【解決手段】 本発明のように、配線基板１１としてセ
ラミック多層基板を用いたスタック型半導体装置の形態
を採ることによって、通常の面実装部品と同様の取り扱
いが可能な、半導体チップサイズ以下の実装面積が実現
する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明の半導体装置およびそ
の製造方法は、配線基板に複数の半導体チップを搭載し
た半導体装置およびその製造方法に関するものであり、
特に、配線基板の基材がセラミックからなる半導体装置
およびその製造方法に関するものである。
【０００２】
【従来の技術】従来より、配線基板に複数の半導体チッ
プを搭載した半導体装置およびその製造方法が提案さ
れ、特に半導体チップどうしを積層して、配線基板に対
する実装面積を縮小した半導体装置およびその製造方法
が実現されている。
【０００３】以下、従来の半導体装置について、図面を
参照しながら説明する。
【０００４】図１２は、従来の半導体装置を示す断面図
である。
【０００５】図１２（ａ）に示すように、リードフレー
ム１のダイパッド部２に半導体チップ３を搭載し、封止
樹脂部４の裏面に露出した外部端子部５と半導体チップ
３の電極６とが金属細線７により電気的に接続されてい
る。
【０００６】また、図１２（ｂ）に示すように、配線基
板８に第１の半導体チップ９および第２の半導体チップ
１０を積層している。
【０００７】
【発明が解決しようとする課題】しかしながら、前記従
来の半導体装置の場合、以下の課題が考えられる。
【０００８】回路基板に対し半導体チップは二次元的に
しか配置されないため、実装面積を半導体チップサイズ
以下にはすることは出来ない。
【０００９】また、半導体チップをスタック化し回路基
板へ半導体装置を直接実装する方法では、実装面積を半
導体チップサイズ以下にすることは可能であるものの、
各工場のアセンブリラインに、フリップチップボンディ
ングライン、ワイヤボンディングライン、チップコート
ライン等専用ラインを持たなくてはならず、且つベアチ
ップを扱うためクリーンルームを持つ必要があり多大な
設備投資が必要になるという問題があった。
【００１０】また、回路基板に直接半導体チップを実装
する方法では、半導体チップがパッケージ化されていな
いために、実装後搭載したチップが不良であることが判
った時に不良半導体チップのみの交換が困難であるとい
う問題があった。
【００１１】そして、配線基板の配線密度が低く、スタ
ック化した半導体チップからの外部入出力端子を自由に
引き回すことは困難である。
【００１２】また、樹脂基板は、各層間を樹脂による接
着によって形成されているため、層間のデラミネーショ
ンが懸念され、特に接着強度が低い配線やビアを基板周
辺部に配置することは出来ず、配線禁止領域を基板周辺
部に設けなければならず、配線基板が大きなものになっ
てしまう。
【００１３】また、一括封止等の製造工程を用いた場
合、樹脂基板では高価なダイヤモンドブレード等を用い
てダイシングの工程が必要となる。
【００１４】本発明の半導体装置およびその製造方法
は、前記従来の課題を解決するものであり、配線基板の
基材としてセラミックを採用することで、特に、複数の
半導体チップが搭載された場合の配線基板に要求される
特性に対応できる半導体装置およびその製造方法を提供
するものである。
【００１５】
【課題を解決するための手段】前記従来の課題を解決す
るために、本発明の半導体装置は、第１の半導体チップ
と、配線基板の第１の配線電極とが突起電極によって接
続され、前記第１の半導体チップの裏面に第２の半導体
チップの裏面が接着され、前記第２の半導体チップの電
極と前記配線基板の第２の配線電極とが金属細線により
接続され、前記第１の半導体チップ、前記第２の半導体
チップおよび前記金属細線が第１の樹脂によって封止さ
れた半導体装置であって、前記配線基板はセラミックか
らなり、裏面に外部端子を有し、前記第１の配線電極、
前記第２の配線電極は、前記配線基板の内部で電気的に
接続されていることを特徴とする半導体装置である。
【００１６】これにより、配線基板に直接半導体チップ
を直接実装する形態を採らないので、通常の表面実装部
品と同等に扱うことが出来、半導体装置のリペア性が改
善される。さらに、配線基板は表面に前記第１の半導体
チップ上の突起電極とのフリップチップ接続に対応する
複数の第１の電極と、その外側に前記第２の半導体チッ
プとの金属細線による接続のための複数の第２の電極
と、裏面に半導体装置外部との入出力端子とを持つセラ
ミック多層基板であり、前記複数の第１の電極と前記複
数の第２の電極の一部または全てが基板内において結線
されている。この基板内の結線によって半導体装置外部
との入出力端子の削減が可能となり、配線基板の小型化
が可能となる。
【００１７】また、第１の半導体チップ上の突起電極と
配線基板とのフリップチップ接続は、熱可塑性導電性接
着剤によって接続され、該第１の半導体チップと該配線
基板との間隙に第２の樹脂が設けられている。
【００１８】これにより、第１の半導体チップと配線基
板との間に生じる熱膨張係数の差による応力を熱可塑性
導電性接着剤により緩和し、フリップチップ接続部が破
壊され、電気的接続が出来なくなることを防止する。
【００１９】また、第１の半導体チップ上の突起電極と
該配線基板とのフリップチップ接続は樹脂の硬化収縮力
によって、該第一の半導体チップ上の突起電極と該配線
基板が接触し接続されている。
【００２０】これにより、第１の半導体チップ上の突起
電極と配線基板との電気的接続は樹脂応力によって圧接
されているのみなので、第１の半導体チップと配線基板
との間に生じる熱膨張係数の差による応力による電気的
接続の破壊は発生しない。
【００２１】また、セラミック多層基板を用いることに
より、ビアまたは内外層配線または外部端子端から基板
外周部までの距離０．２mm以下に配置可能であり、ビア
の直径が０．１〜０．０７mmであり、ビアの中心間距離
が最短１５０μmに配置される。
【００２２】一般的に用いられている配線基板である樹
脂基板やビルドアップ基板では、樹脂の張り合わせや樹
脂の積み上げによって配線基板を構成しているために層
間のデラミネーションが発生しうるので、デラミネーシ
ョンしやすいビアまたは内外層配線または外部端子端を
配線基板の内側に配置し基板外周部に禁止領域を設け幅
０．２mm以上の額縁が必要となるが、この発明によれ
ば、セラミック多層基板を用いることにより、配線基板
が一つの焼結体を為すことにより、デラミネーションは
発生せず、実質的に０．２mmもの額縁は必要とされな
い。また配線基板外形サイズを小型化することが可能と
なり半導体装置が小型化される。
【００２３】また、配線基板の線膨張係数が３〜２０pp
m／℃である。
【００２４】これにより、配線基板と配線基板の熱膨張
係数を合わせることができ、実質的に配線基板に対して
配線基板は不動のものとなるので、配線基板と配線基板
間には応力は限りなく小さくなり、配線基板と配線基板
間に生じる熱応力を緩和することが出来る。
【００２５】また、本発明の半導体装置の製造方法は、
セラミック多層基板を材料とし、表面に第１の電極、第
２の電極、裏面に外部との入出力端子を持つ配線基板に
搭載されている半導体装置の製造方法であって、第１の
半導体チップ上に突起電極を形成する工程と、前記突起
電極に導電性接着剤を供給する工程と、前記第１の半導
体チップ上の前記導電性接着剤が供給された前記突起電
極と、前記セラミック多層基板表面上の第１の電極とを
フリップチップ接合する工程と、第２の樹脂を前記第１
の半導体チップと前記セラミック多層基板との隙間と周
辺部とに注入し熱硬化させる工程と、前記第１の半導体
チップの裏面に第２の半導体チップを回路面を上にして
マウントする工程と、前記半導体チップ上の電極と、前
記セラミック多層基板表面上の、前記第１の電極の外側
に形成された前記第２の電極とを、金属細線にて接続す
る工程と、前記セラミック多層基板上に搭載された、前
記第１の半導体チップ、前記第２の樹脂、前記第２の半
導体チップ、前記金属細線と、前記セラミック多層基板
表面の前記第２の電極を覆うよう第１の樹脂にて封止す
る工程とを備える。
【００２６】また、セラミック多層基板を材料とし、表
面に第１の電極、第２の電極、裏面に外部との入出力端
子を持つ配線基板に搭載されている半導体装置の製造方
法であって、第１の半導体チップ上に突起電極を形成す
る工程と、前記セラミック多層基板と第１の半導体チッ
プ間に絶縁性樹脂を供給する工程と、前記第１の半導体
チップ上の前記突起電極と、前記セラミック多層基板表
面上の第１の電極とをフリップチップ接合すると同時に
前記第１の半導体チップ上から熱と荷重をかけ絶縁性樹
脂を熱硬化させる工程と、前記第１の半導体チップの裏
面に第２の半導体チップを回路面を上にしてマウントす
る工程と、前記半導体チップ上の電極と、前記セラミッ
ク多層基板表面上の、前記第１の電極の外側に形成され
た前記第２の電極とを、金属細線にて接続する工程と、
前記セラミック多層基板上に搭載された、前記第１の半
導体チップ、前記第２の樹脂、前記第２の半導体チッ
プ、前記金属細線と、前記セラミック多層基板表面の前
記第２の電極を覆うよう第１の樹脂にて封止する工程と
を備える。
【００２７】また、セラミック多層基板は複数個の半導
体装置が連結整列しており、複数個連結整列したまま、
前記の製造工程を終えた後、スナップ割りにて個々の半
導体装置に個片化する工程を備える半導体装置の製造方
法である。
【００２８】また、各個片分割部に配線基板裏面より配
線基板厚さの１／５から１／２の範囲で溝が形成されて
いる。
【００２９】これにより、溝を起点としてスナップ割り
が可能となり、破断面の均一化共に破断応力の低減が可
能となる。
【００３０】
【発明の実施の形態】以下、本発明の半導体装置および
その製造方法の一実施形態について、図面を参照しなが
ら説明する。
【００３１】まず、第１の実施形態について説明する。
【００３２】図１は、本実施形態の半導体装置を示す断
面図である。
【００３３】図１に示すように、配線基板１１上に、第
１の半導体チップ１２と第２の半導体チップ１３が搭載
されている。この第１の半導体チップ１２と第２の半導
体チップ１３は絶縁性接着剤１４で裏面同士で張り合わ
されている。この半導体装置において、第１の半導体チ
ップ１２と第２の半導体チップ１３の組み合わせ例とし
ては、３５０個の電極を持つＤＳＰ−半導体チップ（デ
ジタル シグナル プロセッサ）９mm□と２５０個の電
極を持つアプリケーション用半導体チップ７．５mm□を
あげることが出来る。
【００３４】第１の半導体チップ１２の表面上には、突
起電極１５が形成されている。第２の半導体チップ１３
の表面上には、電極１６が形成されている。
【００３５】配線基板１１表面上には突起電極１５に対
応して第１の電極１７を配置し、その周辺に第２の電極
１８を配置している。且つ、配線基板１１内層にて第１
の電極１７および第２の電極１８の相互接続をその一部
または全てで行っており、配線基板１１の裏面に外部接
続端子１９と電気的に接続されている。また、外部接続
端子１９は配線基板１１の裏面においてマトリックス上
に配置されている。また、配線基板１１への実装性、ワ
イヤボンド性を考慮し、配線基板１１上の第１の電極１
７、第２の電極１８、外部接続端子１９には、Ｎｉ３〜
５μm、Ａｕ０．０５〜０．１０μmのメッキが施されて
いる。例として、配線基板１１はアルミナセラミックス
を用い、３５０個の電極を持つＤＳＰ−半導体チップ
（デジタル シグナル プロセッサ）と２５０個の電極
を持つアプリケーション用半導体チップとして、１層１
００μmのセラミックスを４層構造とし、内部で１４２
個の端子を接続し外部接続端子数を７２個の端子を削減
し５２９個の端子として１２mm□の配線基板に０．５mm
ピッチで外部接続端子１９をマトリックス上に並べ配線
基板とした。
【００３６】第１の半導体チップ１２上の突起電極１５
と配線基板１１の第１の電極１７は、熱可塑性導電性接
着剤２３を介してフリップチップ方式により接続されて
いる。第２の半導体チップ１３上の電極１６と配線基板
１１の第２の電極１８は、金属細線２１を介してワイヤ
ボンディング方式により接続されている。第１の半導体
チップ１２、第２の半導体チップ１３、金属細線２１お
よび、配線基板１１の表面は第１の樹脂２２にて覆われ
ており、第１の半導体チップ１２の表面、突起電極１５
および熱可塑性導電性接着剤２３は第２の樹脂２４にて
覆われている。
【００３７】次に、本実施形態の半導体装置の製造方法
について、図面を参照しながら説明する。
【００３８】図２は、本実施形態の半導体装置に用いる
配線基板を示す図である。
【００３９】図２（ａ）〜図２（ｃ）に示すように、配
線基板１１においては、表面上に、第１の半導体チップ
１２の突起電極との接続のために、複数の第１の電極１
７が形成され、さらに第１の電極１７の外周には、第２
の半導体チップ１３の電極との接続のために、複数の第
２の電極１８が形成されている。この第１の電極１７と
第２の電極１８は、例えば第１の電極１７ａと第２の電
極１８ａのように配線基板１１内部にて接続され外部接
続端子１９に出力してもよいし、第１の電極１７ｂと第
２の電極１８ｂのように基板内部にて自由に引き回し、
任意の外部接続端子１９に出力してもよい。また、第１
の電極１７、第２の電極１８、外部接続端子１９の配置
は、必ずしも図に示すものに限定されるものではない。
【００４０】図３〜図５は、本実施形態の半導体装置の
製造方法の各工程を示す断面図である。
【００４１】まず、図３（ａ）に示すように、裏面研削
によって２００μmの厚さになっている第１の半導体チ
ップ１２上に、金属部材により第１の半導体チップ１２
の突起電極１５を形成する。本実施形態においては、φ
２５μmの金属細線を用いてワイヤボンディング法によ
り、直径が４０〜６０μmの二段突起電極を形成する。
突起電極の直径のサイズは、キャピラリの形状によって
制御し、第１の半導体チップ１２の突起電極１５のピッ
チによって決めるが、例えば、突起電極１５のピッチが
８０μm程度の場合、１辺が５０μm程度の電極サイズが
望ましい。なお、突起電極１５の形成には、メッキ法な
どを用いてもよい。
【００４２】次に、図３（ｂ）に示す工程では、回転す
る円盤上にドクターブレード法を用いて、適当な厚みに
形成された熱可塑性導電性接着剤２３に第１の半導体チ
ップ１２の突起電極１５を押し当てた後、静かに引き上
げる方法（転写法）によって、熱可塑性導電性接着剤２
３を、第１の半導体チップ１２上の突起電極１５に供給
する。
【００４３】次に、図３（ｃ）に示すように、フリップ
チップ方式によって、熱可塑性導電性接着剤２３が供給
された第１の半導体チップ１２の突起電極１５と、配線
基板１１上の第１の電極１７とを位置合わせし、一定時
間、一定温度で放置し接合する。本実施形態では、熱可
塑性導電性接着剤２３を用いて、１２０℃の温度で２時
間の加熱環境によって接合は完了する。
【００４４】次に、図４（ａ）に示すように、毛細管現
象を利用し第１の半導体チップ１２と配線基板１１間に
第２の樹脂２４を注入し、硬化する。第２の樹脂２４の
注入には、第２の樹脂２４が第２の電極１８まで広がら
ないように注意しなければならない。本実施形態では、
第１の半導体チップ１２が１０mm□の場合、１０〜１２
mm3を３回程度に分けて１８Ｇ程度の細いノズルを使い
注入する。そして、１５０℃で２時間加熱することで、
第２の樹脂２４を硬化させる。
【００４５】次に、図４（ｂ）に示すように、裏面研削
によって１５０μmの厚さになっている第２の半導体チ
ップ１３を第１の半導体チップ１２の裏面に裏面同士を
合わせて、絶縁性接着剤１４を用いて搭載する。本実施
形態では、絶縁性接着剤１４の硬化方法は、第２の半導
体チップ１３のウエハ裏面に絶縁性接着剤１４を形成し
ておき、第２の半導体チップ１３を切り出す際、絶縁性
接着剤１４をも同時に切り出し、第１の半導体チップ１
２上に熱と圧力をかけ、瞬時に硬化させ、第１の半導体
チップ１２と第２の半導体チップ１３とを接着させる。
絶縁性接着剤１４の硬化条件としては、１５０℃の温度
で、４０ｇ／cm2程度の圧力を与えることが望ましい。
【００４６】次に、図５（ａ）に示すように、第２の半
導体チップ１３上の電極１６とそれに対応する第２の電
極１８とを、金属細線２１を用いてワイヤボンド法にて
電気的に接続する。
【００４７】次に、図５（ｂ）に示すように、金属細線
２１の接続部を含む搭載面を、熱硬化性の第１の樹脂２
２によって封止する。本実施形態では、封止は金型を用
いて１３０〜１５０℃で注入し、バッチオーブンで１５
０℃で５時間程度硬化完了する。なお、封止は本実施の
方法に限らず、印刷法、ポッティング法等を用いてもよ
い。
【００４８】以上、本実施形態の製造方法によって、３
５０個の電極を有するＤＳＰ−半導体チップ（デジタル
シグナル プロセッサ）９mm□と２５０個の電極を持
つアプリケーション用半導体チップ７．５mm□は、１２
mm□（２２５mm2）、０．５mmピッチの外部接続端子１
９の半導体装置となる。
【００４９】次に、第２の実施形態について説明する。
【００５０】図６は、本実施形態の半導体装置を示す断
面図である。
【００５１】図６に示すように、配線基板１１上に、第
１の半導体チップ１２と第２の半導体チップ１３が搭載
されている。この第１の半導体チップ１２と第２の半導
体チップ１３は絶縁性接着剤１４で裏面同士で張り合わ
されている。この半導体装置において、第１の半導体チ
ップ１２と第２の半導体チップ１３の組み合わせ例とし
ては、３５０個の電極を持つＤＳＰ−半導体チップ（デ
ジタル シグナル プロセッサ）９mm□と２５０個の電
極を持つアプリケーション用半導体チップ７．５mm□と
をあげることが出来る。
【００５２】第１の半導体チップ１２の表面上には、突
起電極１５が形成されている。第２の半導体チップ１３
の表面上には、電極１６が形成されている。
【００５３】配線基板１１表面上には第１の半導体チッ
プ１２上の突起電極１５に接続されている第１の電極１
７を配置し、その周辺に第２の半導体チップ１３上の電
極１６に接続されている第２の電極１８を配置してい
る。且つ、配線基板１１内層にて第１の電極１７および
第２の電極１８の相互接続をその一部または全てで行っ
ており、配線基板１１の裏面に外部接続端子１９と電気
的に接続されている。また、外部接続端子１９は配線基
板１１の裏面においてマトリックス上に配置されてい
る。また、配線基板１１への実装性、ワイヤボンド性を
考慮し、配線基板１１上の第１の電極１７、第２の電極
１８、外部接続端子１９には、Ｎｉ３〜５μm、Ａｕ
０．０５〜０．１０μmのメッキが施されている。例と
して、配線基板１１として、アルミナセラミックスを用
い、３５０個の電極を持つＤＳＰ−半導体チップ（デジ
タル シグナル プロセッサ）と２５０個の電極を持つ
アプリケーション用半導体チップとして、１層１００μ
mのセラミックスを４層構造とし、内部で１４２個の端
子を接続し外部接続端子数を７２個の端子を削減し５２
９個の端子として１２mm□の配線基板１１に０．５mmピ
ッチで外部接続端子１９をマトリックス上に並べ配線基
板１１とした。
【００５４】第１の半導体チップ１２に形成された突起
電極１５と配線基板１１の第１の電極１７は、第２の樹
脂２４の硬化収縮の応力による、圧接によって電気的に
接続されている。第２の半導体チップ１３に形成された
電極１６と配線基板１１の第２の電極１８は、金属細線
２１を介してワイヤボンディング方式により接続されて
いる。第１の半導体チップ１２、第２の半導体チップ１
３、金属細線２１および、配線基板１１の表面は第１の
樹脂２２にて覆われており、第１の半導体チップ１２の
表面、および第１の半導体チップ１２に形成された突起
電極１５は第２の樹脂２４にて覆われている。
【００５５】次に、本実施形態の半導体装置の製造方法
について説明する。
【００５６】図７および図８は、本実施形態の半導体装
置の製造方法の各工程を示す断面図である。
【００５７】まず、図７（ａ）に示すように、裏面研削
によって２５０μmの厚さになっている第１の半導体チ
ップ１２上に、金属部材により第１の半導体チップ１２
の突起電極１５を形成する。本実施の形態においては、
φ２５μmの金線を用いてワイヤボンディング法によ
り、φ４０〜６０μmの二段突起電極を形成する。径の
サイズは、キャピラリの形状によって制御し、第１の半
導体チップ１２の突起電極１５のピッチによって決め
る。８０μm程度のピッチの際には６０μm程度の電極サ
イズが望ましい。なお、突起電極１５の形成には、メッ
キ法などを用いてもよい。
【００５８】次に、図７（ｂ）に示すように、配線基板
１１上に第２の樹脂２４を供給する。本実施の形態にお
いては、ディスペンサにて線描し、第１の半導体チップ
１２のサイズ９mm□に１０〜１２mm3の第２の樹脂２４
を供給した。なお、第２の樹脂２４の供給はこの方法に
限らず、フィルム状に第２の樹脂２４を形成し、必要量
を切断し供給してもよいし、回転する円盤上にドクター
ブレード法を用いて、適当な厚みに形成された第２の樹
脂２４に第１の半導体チップ１２の表面を押し当てた
後、静かに引き上げる方法（転写法）によって、第１の
半導体チップ１２上に第２の樹脂２４を供給してもよ
い。
【００５９】次に、図７（ｃ）に示すように、フリップ
チップ方式によって、第１の半導体チップ１２の突起電
極１５と、配線基板１１上の第１の電極１７とを位置合
わせし、一定時間、一定温度、一定圧力を加え接合す
る。第２の樹脂２４を用いた接合完了条件は、６０se
c、２００℃、２時間、３０ｇ／cm3である。
【００６０】次に、図８（ａ）に示すように、裏面研削
によって１５０μmの厚さになっている第２の半導体チ
ップ１３を第１の半導体チップ１２の裏面に裏面同士を
合わせて、絶縁性接着剤１４を用いて搭載する。本実施
形態では、第２の半導体チップ１３のウエハ裏面に絶縁
性接着剤１４を接着しておき、第２の半導体チップ１３
を切り出す際、絶縁性接着剤１４をも同時に切り出し、
第１の半導体チップ１２上に熱と圧力をかけ、瞬時に硬
化接着させる。好ましくは、１５０℃の温度で、４０ｇ
／cm2の圧力を与える。
【００６１】次に、図８（ｂ）に示すように、第２の半
導体チップ１３上の電極１６とそれに対応する第２の電
極１８とを、金属細線２１を用いてワイヤボンド法にて
電気的に接続する。
【００６２】次に、図８（ｃ）に示すように、ワイヤ接
続部を含む搭載面を、熱硬化性の第１の樹脂２２によっ
て封止する。本実施の形態において、封止は金型を用い
て１３０〜１５０℃で注入し、バッチオーブンで１５０
℃で５時間程度硬化完了する。尚、封止は本実施の方法
に限らず、印刷法、ポッティング法等を用いてもよい。
【００６３】以上、本実施形態の半導体装置の製造方法
により、３５０個の電極を有するＤＳＰ−半導体チップ
（デジタル シグナル プロセッサ）９mm□と２５０個
の電極を有するアプリケーション用半導体チップ７．５
mm□は、１２mm□（２２５mm 2）、０．５mmピッチの外
部接続端子１９の半導体装置を実現できる。また、第１
の実施の形態に比べ、該発明の効果を損なうことなく、
製造工程の簡略化が可能となり製造コストを下げること
が出来る。
【００６４】次に、第３の実施形態について説明する。
【００６５】図９は、本実施形態の半導体装置に用いる
配線基板を示す断面図である。
【００６６】図９に示すように、配線基板１１は配線基
板１１ａ、配線基板１１ｂ、配線基板１１ｃ‥と複数個
連結している。また連結部分には配線基板１１の厚さ方
向の１／３まで配線基板１１の裏面方向より溝２５が施
してある。この溝２５は、配線基板１１の焼結前に施す
ことにより、比較的簡単に形成することが出来る。本実
施の形態では、配線基板１１を１２mm□、４００μm厚
とし、溝２５を１４０μmの深さとし、配線基板１１を
３×３のマトリックス上に配置した。
【００６７】図１０は、本実施形態の半導体装置の製造
方法を示す断面図である。
【００６８】なお、第１の半導体チップ１２に突起電極
１５を形成する工程から、ワイヤボンド工程の前まで
は、第１または第２の実施の形態と同様であるので省略
する。
【００６９】ここで、図１０（ａ）に示すように、第２
の半導体チップ１３の電極１６と配線基板１１との第２
の電極１８とを金属細線２１により電気的に接続する。
【００７０】次に、図１０（ｂ）および図１０（ｃ）に
示すように、ワイヤ接続部を含む搭載面を、熱硬化性の
第１の樹脂２２によって一括封止する。本実施形態にお
いて、封止は金型を用いて１３０〜１５０℃で注入し、
バッチオーブンで１５０℃で５時間程度硬化完了する。
なお、封止は本実施の方法に限らず、印刷法、ポッティ
ング法等を用いてもよい。次に、個々の半導体装置に分
割する。本実施の形態において、分割はスナップ割りに
て行う。配線基板１１には溝２５が施されているので溝
２５を起点として、簡単にチョコレートブレークが可能
となる。
【００７１】本実施形態の半導体装置の製造方法によ
り、半導体装置の分割において高価なダイヤモンドブレ
ード等のダイサーを用いる必要がなく、簡単な設備また
は手作業で半導体装置の個片化が可能となる。また、第
１および第２の実施の形態に比べ、発明の効果を損なう
ことなく、製造の効率化を図ることが出来る。
【００７２】次に、第４の実施形態について説明する。
【００７３】図１１は、本実施形態の半導体装置を示す
断面図である。
【００７４】図１１に示すように、半導体装置と配線基
板１１との電気的、機械的接合は半田２６を用いて行わ
れている。ここで、配線基板１１が松下ALIVH基板であ
る場合について説明する。ALIVH基板は熱膨張係数７．
３ppm／Kのセラミック多層基板を用いる。配線基板１１
は熱膨張係数７．０ppm／Kの物性値であり、配線基板１
１の熱膨張係数とほとんど一致する、従って、配線基板
１１に対して半導体装置はほとんど不動となり応力は緩
和される。このように、セラミック多層基板の材質を選
定することにより、様々に配線基板１１に対応すること
が可能となる。
【００７５】また、セラミックス多層基板の作成は、ま
ずセラミック粉末をガラス粉末と溶剤と共に混合ミルに
て、回転混合粉砕を行う。さらに有機バインダーとして
添加し、さらに混合する。このセラミック粉末は通常ア
ルミナを主成分としており、セラミック粉末とガラス粉
末の比によって焼成後の熱膨張係数を変えることが出来
る。充分混合を行った後、得られる泥しょう、いわゆる
スラリーは、グリーンシート成形のために搬送シート上
に任意の厚さで塗布される。厚みの調整にはドクターブ
レード法等を用いて行う。搬送シート上のスラリーは赤
外線および熱風を用いて溶剤を乾燥させることにより、
弾力性に富み、導電ペースト印刷時のペースト溶剤の浸
透性に優れたグリーンシートが得られる。このグリーン
シートに対して、位置合わせ手法としてはガイド穴を有
した保持枠に貼り付けて行う。次に、グリーンシートの
表裏の電気的導通が必要な部分に機械的加工法にて穴を
設ける。この穴に印刷法にてＷを主成分とした導電性ペ
ーストを充填する。次に、グリーンシート表面に必要な
回路を印刷した後乾燥させ、印刷された回路を適当な加
重にてグリーンシート中に埋没される。この目的は、グ
リーンシート表面を平坦化させ、次工程の積層工程の不
良率を低減させるためである。積層工程においては、保
持枠のガイド穴にて精度よく積層されたグリーンシート
を加圧する。その後、焼成することにより一体のセラミ
ック多層基板は完成する。
【００７６】以上、本実施形態の半導体装置およびその
製造方法は、半導体装置と配線基板との線膨張係数の違
いによる接合部への応力を緩和し、信頼性を向上するこ
とができるものである。
【００７７】
【発明の効果】以上、本発明の半導体装置およびその製
造方法は、配線基板の基材として、セラミックを用い、
パッケージの小型化、軽量化を可能にし、且つ、配線基
板上に半導体チップをスタック化することによって実装
面積をチップサイズ以下にすることを可能とし、高密度
で低コストな実装を提供することが可能となる。
【図面の簡単な説明】
【図１】本発明の一実施形態の半導体装置を示す断面図
【図２】本発明の一実施形態の半導体装置を示す図
【図３】本発明の一実施形態の半導体装置の製造方法の
各工程を示す断面図
【図４】本発明の一実施形態の半導体装置の製造方法の
各工程を示す断面図
【図５】本発明の一実施形態の半導体装置の製造方法の
各工程を示す断面図
【図６】本発明の一実施形態の半導体装置を示す断面図
【図７】本発明の一実施形態の半導体装置の製造方法の
各工程を示す断面図
【図８】本発明の一実施形態の半導体装置の製造方法の
各工程を示す断面図
【図９】本発明の一実施形態の半導体装置に用いる配線
基板を示す断面図
【図１０】本発明の一実施形態の半導体装置の製造方法
の各工程を示す断面図
【図１１】本発明の一実施形態の半導体装置を示す断面
図
【図１２】従来の半導体装置を示す断面図
【符号の説明】
１ リードフレーム ２ ダイパッド部 ３ 半導体チップ ４ 封止樹脂部 ５ 外部端子部 ６ 電極 ７ 金属細線 ８ 配線基板 ９ 第１の半導体チップ １０ 第２の半導体チップ １１ 配線基板 １２ 第１の半導体チップ １３ 第２の半導体チップ １４ 絶縁性接着剤 １５ 突起電極 １６ 電極 １７ 第１の電極 １８ 第２の電極 １９ 外部接続端子 ２１ 金属細線 ２２ 第１の樹脂 ２３ 熱可塑性導電性接着剤 ２４ 第２の樹脂 ２５ 溝
───────────────────────────────────────────────────── フロントページの続き (72)発明者 新井 良之 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 山内 浩一 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 竹岡 嘉昭 大阪府門真市大字門真1006番地 松下電器 産業株式会社内 (72)発明者 伊藤 史人 大阪府門真市大字門真1006番地 松下電器 産業株式会社内

Claims (10)

    【特許請求の範囲】
  1. 【請求項１】 第１の半導体チップと、配線基板の第１
    の配線電極とが突起電極によって接続され、前記第１の
    半導体チップの裏面に第２の半導体チップの裏面が接着
    され、前記第２の半導体チップの電極と前記配線基板の
    第２の配線電極とが金属細線により接続され、前記第１
    の半導体チップ、前記第２の半導体チップおよび前記金
    属細線が第１の樹脂によって封止された半導体装置であ
    って、前記配線基板はセラミックからなり、裏面に外部
    端子を有し、前記第１の配線電極、前記第２の配線電極
    は、前記配線基板の内部で電気的に接続されていること
    を特徴とする半導体装置。
  2. 【請求項２】 第１の半導体チップと配線基板との間に
    は、第２の樹脂が形成されていることを特徴とする請求
    項１に記載の半導体装置。
  3. 【請求項３】 第１の半導体チップの電極に形成された
    突起電極と配線基板の第１の配線電極とは、熱可塑性導
    電性接着剤によって接続されていることを特徴とする請
    求項１に記載の半導体装置。
  4. 【請求項４】 配線基板はセラミックからなる基材の層
    と配線層とが積層されており、前記基材の層と前記配線
    層との各層において、ビアまたは内外層配線または外部
    端子端から基板外周部までの距離０．２mm以下に配置可
    能であり、ビアの直径が０．１〜０．０７mmであり、ビ
    アの中心間距離が最短１５０μmであることを特徴とす
    る請求項１に記載の半導体装置。
  5. 【請求項５】 配線基板の線膨張係数が３〜２０ppm／
    ℃であることを特徴とする請求項１に記載の半導体装
    置。
  6. 【請求項６】 セラミック多層基板を材料とし、表面に
    第１の電極、第２の電極、裏面に外部との入出力端子を
    持つ配線基板に搭載されている半導体装置の製造方法で
    あって、第１の半導体チップ上に突起電極を形成する工
    程と、前記突起電極に導電性接着剤を供給する工程と、
    前記第１の半導体チップ上の前記導電性接着剤が供給さ
    れた前記突起電極と、前記セラミック多層基板表面上の
    第１の電極とをフリップチップ接合する工程と、第２の
    樹脂を前記第１の半導体チップと前記セラミック多層基
    板との隙間と周辺部とに注入し熱硬化させる工程と、前
    記第１の半導体チップの裏面に第２の半導体チップを回
    路面を上にしてマウントする工程と、前記半導体チップ
    上の電極と、前記セラミック多層基板表面上の、前記第
    １の電極の外側に形成された前記第２の電極とを、金属
    細線にて接続する工程と、前記セラミック多層基板上に
    搭載された、前記第１の半導体チップ、前記第２の樹
    脂、前記第２の半導体チップ、前記金属細線と、前記セ
    ラミック多層基板表面の前記第２の電極を覆うよう第１
    の樹脂にて封止する工程とを備える半導体装置の製造方
    法。
  7. 【請求項７】 セラミック多層基板を材料とし、表面に
    第１の電極、第２の電極、裏面に外部との入出力端子を
    持つ配線基板に搭載されている半導体装置の製造方法で
    あって、第１の半導体チップ上に突起電極を形成する工
    程と、前記セラミック多層基板と第１の半導体チップ間
    に絶縁性樹脂を供給する工程と、前記第１の半導体チッ
    プ上の前記突起電極と、前記セラミック多層基板表面上
    の第１の電極とをフリップチップ接合すると同時に前記
    第１の半導体チップ上から熱と荷重をかけ絶縁性樹脂を
    熱硬化させる工程と、前記第１の半導体チップの裏面に
    第２の半導体チップを回路面を上にしてマウントする工
    程と、前記半導体チップ上の電極と、前記セラミック多
    層基板表面上の、前記第１の電極の外側に形成された前
    記第２の電極とを、金属細線にて接続する工程と、前記
    セラミック多層基板上に搭載された、前記第１の半導体
    チップ、前記第２の樹脂、前記第２の半導体チップ、前
    記金属細線と、前記セラミック多層基板表面の前記第２
    の電極を覆うよう第１の樹脂にて封止する工程とを備え
    る半導体装置の製造方法。
  8. 【請求項８】 第１の半導体チップと配線基板の間に第
    ２の樹脂が形成され、前記第１の半導体チップの裏面か
    ら加熱しながら加圧して、前記第２の樹脂を硬化させ、
    突起電極と第１の配線電極とが接続されることを特徴と
    する請求項６または請求項７に記載の半導体装置。
  9. 【請求項９】 該セラミック多層基板を材料とした配線
    基板は複数個の半導体装置が連結整列しており、複数個
    連結整列したまま、請求項６または請求項７のいずれか
    の製造工程を終えた後、スナップ割りにて個々の半導体
    装置に個片化する工程を備える半導体装置の製造方法。
  10. 【請求項１０】 配線基板は、各個片分割部に配線基板
    裏面より配線基板厚さの１／５から１／２の範囲で溝が
    形成されていることを特徴とする請求項９に記載の半導
    体装置の製造方法。
JP2002029250A 2002-02-06 2002-02-06 半導体装置およびその製造方法 Pending JP2003234451A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002029250A JP2003234451A (ja) 2002-02-06 2002-02-06 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002029250A JP2003234451A (ja) 2002-02-06 2002-02-06 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2003234451A true JP2003234451A (ja) 2003-08-22

Family

ID=27773616

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002029250A Pending JP2003234451A (ja) 2002-02-06 2002-02-06 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2003234451A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142312A (ja) * 2003-11-06 2005-06-02 Renesas Technology Corp 半導体装置およびその製造方法ならびに配線基板の製造方法
US7239164B2 (en) 2004-08-04 2007-07-03 Sharp Kabushiki Kaisha Stack type semiconductor apparatus package and manufacturing method thereof
JP2014512691A (ja) * 2011-04-22 2014-05-22 テセラ インコーポレイテッド 積層された下向き接続ダイを有するマルチチップモジュール
JP7391247B2 (ja) 2020-06-24 2023-12-04 クゥアルコム・インコーポレイテッド スタックダイを用いる半導体ダイ（「ダイ」）モジュールを容易にするための分割された両面のメタライゼーション構造を用いる集積回路（ｉｃ）パッケージ、および関連する製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005142312A (ja) * 2003-11-06 2005-06-02 Renesas Technology Corp 半導体装置およびその製造方法ならびに配線基板の製造方法
US7239164B2 (en) 2004-08-04 2007-07-03 Sharp Kabushiki Kaisha Stack type semiconductor apparatus package and manufacturing method thereof
JP2014512691A (ja) * 2011-04-22 2014-05-22 テセラ インコーポレイテッド 積層された下向き接続ダイを有するマルチチップモジュール
JP7391247B2 (ja) 2020-06-24 2023-12-04 クゥアルコム・インコーポレイテッド スタックダイを用いる半導体ダイ（「ダイ」）モジュールを容易にするための分割された両面のメタライゼーション構造を用いる集積回路（ｉｃ）パッケージ、および関連する製造方法

Similar Documents

Publication Publication Date Title
US8525314B2 (en) Stacked packaging improvements
TWI295500B (ja)
JP4998268B2 (ja) 半導体装置及びその製造方法
JP2004356529A (ja) 半導体装置および半導体装置の製造方法
KR20000005915A (ko) 반도체장치와그제조방법
KR20070094495A (ko) 반도체 장치의 제조 방법
JPH09298255A (ja) セラミック回路基板及びこれを用いた半導体装置
WO2006043388A1 (ja) 半導体内蔵モジュール及びその製造方法
JP2002033411A (ja) ヒートスプレッダ付き半導体装置及びその製造方法
JP2021048195A (ja) 半導体装置及び半導体装置の製造方法
KR20170016550A (ko) 반도체 패키지의 제조 방법
JP4203031B2 (ja) 積層型電子部品の製造方法
CN100380653C (zh) 半导体器件及其制造方法
JP2012074497A (ja) 回路基板
TW200522231A (en) Method of manufacturing a semiconductor device
JP2012146853A (ja) 半導体装置の製造方法
JP4594777B2 (ja) 積層型電子部品の製造方法
JP2012009655A (ja) 半導体パッケージおよび半導体パッケージの製造方法
KR20070075317A (ko) 반도체 장치의 제조 방법
JP2007035864A (ja) 半導体パッケージ
JP2003234451A (ja) 半導体装置およびその製造方法
JP2004363566A (ja) 電子部品実装体及びその製造方法
JP2009246144A (ja) 電子部品内蔵基板及びその製造方法とこれを用いた半導体装置
TWI435434B (zh) 省略中介板之半導體封裝方法及其使用之底晶片
JPH04171970A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040901

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050704

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061027

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061031

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070313