JP5282981B2 - 素子搭載基板の製造方法 - Google Patents

素子搭載基板の製造方法 Download PDF

Info

Publication number
JP5282981B2
JP5282981B2 JP2009546983A JP2009546983A JP5282981B2 JP 5282981 B2 JP5282981 B2 JP 5282981B2 JP 2009546983 A JP2009546983 A JP 2009546983A JP 2009546983 A JP2009546983 A JP 2009546983A JP 5282981 B2 JP5282981 B2 JP 5282981B2
Authority
JP
Japan
Prior art keywords
substrate
adhesive layer
temporary fixing
fixing material
adhesive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009546983A
Other languages
English (en)
Other versions
JPWO2009081648A1 (ja
Inventor
優輝 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2009546983A priority Critical patent/JP5282981B2/ja
Publication of JPWO2009081648A1 publication Critical patent/JPWO2009081648A1/ja
Application granted granted Critical
Publication of JP5282981B2 publication Critical patent/JP5282981B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29034—Disposition the layer connector covering only portions of the surface to be connected
    • H01L2224/29036—Disposition the layer connector covering only portions of the surface to be connected covering only the central area of the surface to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29191—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/83002—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector involving a temporary auxiliary member not forming part of the bonding apparatus being a removable or sacrificial coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8312—Aligning
    • H01L2224/83136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/83138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8314—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/8388—Hardening the adhesive by cooling, e.g. for thermoplastics or hot-melt adhesives
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83905—Combinations of bonding methods provided for in at least two different groups from H01L2224/838 - H01L2224/83904
    • H01L2224/83907—Intermediate bonding, i.e. intermediate bonding step for temporarily bonding the semiconductor or solid-state body, followed by at least a further bonding step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83986—Specific sequence of steps, e.g. repetition of manufacturing steps, time sequence
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10984—Component carrying a connection agent, e.g. solder, adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0756—Uses of liquids, e.g. rinsing, coating, dissolving
    • H05K2203/0776—Uses of liquids not otherwise provided for in H05K2203/0759 - H05K2203/0773
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Die Bonding (AREA)

Description

本発明は素子搭載基板の製造方法に関し、詳しくは、素子が搭載された基板を製造する際に素子を基板に仮止めする技術に関する。
従来、加熱すると粘着力を生じる接着層を素子に形成し、素子を基板に固定する方法が知られている。
例えば図５の断面図に示すように、接着層として８０℃程度の加熱で粘着力を発生する粘着剤１１１を底面に備える電子部品１１０がベーステープ１２１の凹部１２３に収納されたキャリアテープ１２０を準備し、キャリアテープ１２０のカバーテープ１２２を剥離して電子部品１１０を吸着ヘッド（図示せず）で取り出し、粘着剤１１１を加熱処理して軟化させて粘着力を発生させ、その後に粘着剤１１１をプリント基板（図示せず）に圧接する（例えば、特許文献１参照）。
別の方法として、加熱すると粘着力が生じる熱接着シートが貼り付けられた素子を基板上に配置し、熱接着シートが基板に接した状態で加熱することによって熱接着シートに粘着力を生じさせ、熱接着シートを介して素子を基板に固定する。
実開昭６３−１４９８６４号公報
前者のように加熱して粘着剤１１１に粘着力を生じさせた後に接着する場合、接着前に加熱処理する必要があり、電子部品１１０の１つずつに対して煩雑な工程が必要となる。また、粘着剤１１１は、加熱されて粘着力が生じた後、プリント基板に圧接されるまでの間に、粉塵が付着する可能性がある。
後者のように熱接着シートが基板に接した状態で加熱する場合には、熱接着シートが露出しているときには、まだ粘着力を有していないため、熱接着シートに粉塵が付着することなく素子を基板に固定できる。しかし、熱接着シートが貼り付けられた素子を基板に配置した後、加熱するまでの間、素子は何等の部材によっても固定されていない。そのため、加熱炉へ基板を搬入する際などの基板の移動や傾きに起因して、基板に対して素子の位置がずれることがある。そのため、基板の搬送などの作業は慎重に行う必要があり、作業効率の向上が困難である。
本発明は、かかる実情に鑑み、簡単に効率よく素子を基板に固定することができる、素子搭載基板の製造方法を提供しようとするものである。
本発明は、上記課題を解決するために、以下のように構成した素子搭載基板の製造方法を提供する。
素子搭載基板の製造方法は、（１）加熱されると粘着力を生じる接着層が形成された素子と、基板とを用意する第１の工程と、（２）前記基板に前記素子を配置する第２の工程と、（３）前記基板に前記素子が配置された状態で加熱した後に冷却して、前記素子の前記接着層が前記基板に接着される第３の工程とを備える。前記第２の工程において、前記素子が配置されるべき前記基板の所定領域の一部分に流動性を有する液状の仮止め材を配置した後、前記素子の前記接着層が空間を設けて前記基板に対向し、かつ前記素子が前記仮止め材に接するように、前記基板に前記素子を配置する。前記第３の工程において、前記仮止め材が加熱されて消失して、前記素子の前記接着層と前記基板との間の前記空間がなくなって前記素子の前記接着層が前記基板に接し、前記素子の前記接着層が前記基板に接着され、前記仮止め材が配置された、前記基板の所定領域の一部分において、前記素子と前記基板とが接触しない状態になる。
上記方法において、素子は、第２の工程により仮止め材で基板に仮止めされるので、第３の工程を実行するまでの間に、基板に対する素子の位置ずれを防ぐことができる。第３の工程において、仮止め材が加熱されて消失して素子の接着層が基板に接するので、素子は、加熱されて生じた接着層の粘着力によって基板に接着される。
上記方法によれば、第２の工程において流動性を有する液状の仮止め材を基板に配置することは簡単である。仮止め材は第３の工程で加熱されて消失するので、素子を基板に固定した後に仮止め材を除去するなどの煩雑な工程を不要にすることができる。
したがって、簡単に効率よく素子を基板に固定することができる。
前記第２の工程において、前記仮止め材は液状である。前記第３の工程において、前記仮止め材は加熱されて消失する。
この場合、液状の仮止め材の表面張力を利用して、容易に素子を仮止めすることができる。
好ましくは、前記仮止め材が消失を開始する温度が、前記接着層に粘着力が生じる温度よりも低い。
この場合、第３の工程において、仮止め材が変形又は消失して素子の接着層が基板の所定領域に接した後、接着層に粘着力が生じるようにすることができ、それによって、接着層に粘着力が生じたときに接着層が基板から離れている場合と比べると、接着層に周囲の粉塵が付着しにくい。
好ましくは、前記接着層は、熱硬化性樹脂又は熱可塑性樹脂を主成分とする。
この場合、加熱されると粘着力を生じる接着層を素子に形成することが容易である。
本発明によれば、仮止め材で素子を仮止めすることで、簡単に効率よく素子を基板に固定することができる。
素子搭載基板の製造工程を示す断面図である。（実施例１） 素子搭載基板の製造工程を示す断面図である。（実施例１） 本発明の参考例となる素子搭載基板の製造工程を示す断面図である。（参考例１） 本発明の参考例となる素子搭載基板の製造工程を示す断面図である。（参考例２） 接着層が形成された素子を示す断面図である。（従来例）
符号の説明
１０ 基板
１４ パッド
１６ 仮止め材
１７，１７ｘ 仮止め材
２０，２０ｘ 素子
２３ｘ 外部電極
２４ 接着層
以下、本発明の実施の形態について、図１及び図２を参照しながら説明する。
＜実施例１＞ 第１実施例の素子搭載基板の製造方法について、図１及び図２を参照しながら説明する。
第１実施例では、図１及び図２の断面図に示す手順で素子２０を基板１０に搭載することにより、素子２０が搭載された素子搭載基板を製造する。
まず、図１（ａ）に示すように、基板１０を用意する。基板１０は、本体１２の上面１２ａにパッド１４が形成されている。実施例１では、パッド１４がなくても構わない。基板１０は、プリント回路基板、フレキシブル・プリント基板、セラミック基板、金属板であってもよい。
また、図１（ｂ）に示すように、素子２０を用意する。素子本体２２は、セラミック、樹脂、半導体であってもよい。素子２０は、素子本体２２の下面２２ａに接着層２４が形成されている。接着層２４は、素子本体２２の下面２２ａよりも小さく形成されている。接着層２４は、常温では粘着性を有さず、加熱すると粘着性を帯びる。接着層２４は、例えば、アクリル、エポキシ、ウレタン、シリコーン、ポリイミド系の樹脂を塗布したり、熱接着シートを貼り付けたりする方法で形成する。
例えば、接着層２４は、素子本体２２を図１（ｂ）の状態から上下反転した状態で、熱硬化性樹脂や熱可塑性樹脂を素子本体２２に塗布し、１２０℃〜２００℃で５分以内加熱した後、常温に戻すことにより形成する。このようにして形成された接着層２４は、半硬化の状態になる。半硬化状態の接着層２４は、素子本体２２側に接着しているものの、露出している面２４ａは、新たに他の部材（粉塵を含む）を付着させるほどの粘着性は生じていない。
接着層２４は、熱接着シートを貼り付けて形成してもよい。例えば、東洋インキ製のＴＳＵシリーズの熱接着シートを切り取って、素子本体２２を図１（ｂ）の状態から上下反転した状態で、素子本体２２に配置し、１５０℃で１分加熱して、貼り付ける。
次いで、図１（ｃ）に示すように、基板１０のパッド１４上に、仮止め材１６を配置する。仮止め材１６は、水、アルコール、有機溶剤等の液体である。仮止め材１６には、後の加熱工程で消失する固形成分が含まれていてもよい。仮止め材１６は、表面張力により、基板１０のパッド１４から盛り上がっている。
仮止め材１６は、１つの素子２０に対して少なくとも１箇所に設けられていればよく、どのような配置になっていても構わない。ただし、左右対称に仮止め材１６を設けると、仮止め状態が安定しやすいため、望ましい。
次いで、図２（ｄ）に示すように、素子２０を仮止め材１６に接触させた状態で、素子を基板１０に配置する。このとき、素子２０の接着層２４が基板１０に対向し、素子２０の接着層２４と基板１０との間に空間２６が形成され、素子２０が基板１０から浮いた状態で支持されるようにする。素子２０は、仮止め材１６の表面張力によって移動が阻止されるので、仮止めされた状態となる。
次いで、素子２０が仮止め材１６で基板１０に仮止めされた状態のまま、加熱する。加熱すると、液体の仮止め材１６は気化して体積が減少する。そのため、基板１０と素子２０の接着層２４との間の空間２６が狭くなり、やがて図２（ｅ）に示すように、素子２０の接着層２４が基板１０に接した状態となる。
仮止め材１６の気化がさらに進み、基板１０と素子２０の間に配置されている仮止め材１６の体積が減少すると、仮止め材１６の表面張力により、素子２０には、基板１０側に向かう力が作用する。そのため、素子２０の接着層２４は、素子本体２２の自重に加え、仮止め材１６の表面張力によっても、基板１０側に押圧される。
仮止め材１６の気化がさらに進むと、図２（ｆ）に示すように、仮止め材１６が完全に消失する。接着層２４が熱硬化性樹脂の場合には、加熱を続けることで接着層２４が硬化完了し、基板１０との接着が完了する。
基板１０に接する素子２０の接着層２４は、加熱によって粘着力を生じ、基板１０に接着される。接着層２４に粘着力が生じるタイミングは、接着層２４が基板１０に接する前であっても、接着層２４が基板１０に接した後であっても構わない。
例えば、熱接着シートを用いて接着層２４を形成した場合、熱接着シートが粘着性を有するようになる温度Ｔ１は１２０℃〜２００℃程度であり、仮止め材１６の液体が気化する温度Ｔ０（水やアルコールの沸点）よりも高い。そのため、加熱の際に温度が上昇して、温度Ｔ０に達すると、仮止め材１６が気化して消失開始し、完全に仮止め材１６が消失すると、接着層２４は基板１０に接する。このとき、接着層２４に粘着力は生じていない。さらに温度が上昇して温度Ｔ１に達すると、接着層２４は粘着力を生じる。温度を一定時間（例えば３０分程度）保持すると、接着層２４の熱接着シートは本硬化し、接着が完了する。
このように接着層２４が基板１０に接した後に接着層２４に粘着力が生じる場合には、接着層２４は基板１０に接するまで粘着力がないため、接着層２４に粉塵が付着しにくく、好ましい。
次いで、冷却し、素子搭載基板が完成する。接着層２４が熱可塑性樹脂の場合には、冷却の際に接着層２４が硬化し、接着が完了する。
実施例１では、液状の仮止め材１６を用いて、常温では粘着性のない接着層２４を有する素子２０を基板１０に仮止めすることができる。
仮止め状態では素子２０の接着層２４は基板１０に接していないが、加熱すると、仮止め材１６が消失開始し、仮止め材１６が完全に消失すると、素子２０の接着層２４は基板１０に接するので、素子２０を基板１０に接着することができる。仮止め材１６が消失する過程で、仮止め材１６の表面張力により接着層２４が基板１０側に押圧されるので、十分な接着強度を得ることができる。
素子２０の接着層２４は、加熱するまでは粘着性がないので、接着層２４に異物が付着したり、素子２０同士がくっつくなどの問題がない。
素子２０が電極を有している場合には、電極が接着層２４で覆われるようにすると、電極を保護することができる。
＜参考例１＞ 参考例１について、図３を参照しながら説明する。
参考例１では、図３の断面図に示すように、実施例１と略同様の手順で、素子２０を基板１０に固定する。参考例１では、仮止め材１７として半田ペーストを用いる点が実施例１と異なる。以下では、実施例１と同様の部分には同じ符号を用い、実施例１との相違点を中心に説明する。
まず、図３（ａ）に示すように、基板１０と素子２０を用意する。参考例１では、仮止め材１７に半田ペーストを用いるため、基板１０にパッド１４を設ける必要がある。
基板１０のパッド１４上には、仮止め材１７として半田ペーストを、盛り上がった形状に配置する。半田ペーストはペースト状で粘性が高いため、盛り上がった形状に配置することが容易である。仮止め材１７には、半田ペーストに限らず、熱で変形するペースト状のものであればよい。
次いで、図３（ｂ）に示すように、素子２０を基板に配置する。このとき、素子２０の接着層２４が基板１０に対向し、素子２０に仮止め材１７が接触し、素子２０の接着層２４と基板１０との間に空間２６が形成され、素子２０が基板１０から浮いた状態で支持されるようにする。素子２０は、仮止め材１７で支持され移動が阻止されるので、仮止めされた状態となる。
次いで、素子２０が仮止め材１７で基板１０に仮止めされた状態で、加熱する。加熱によって、仮止め材１７の半田ペーストは液化し、基板１０のパッド１４上に濡れ広がる。また、仮止め材１７の半田ペーストに含まれるフラックス成分が蒸発して、仮止め材１７の体積が減少する。そのため、仮止め材１７の半田ペーストは変形し、基板１０と素子２０の接着層２４との間の空間２６が狭くなり、やがて図３（ｃ）に示すように、素子２０の接着層２４が基板１０に接した状態となる。
仮止め材１７の半田ペースト中のフラックス成分の蒸発等により、基板１０と素子２０の間に配置されている仮止め材１７の体積がさらに減少したり、さらにパッド１４上に濡れ広がると、仮止め材１７の表面張力により、素子２０には、基板１０側に向かう力が作用する。そのため、素子２０の接着層２４は、素子本体２２の自重に加え、仮止め材１６の表面張力によっても、基板１０側に押圧される。
仮止め材１７の半田ペースト中のフラックス含有量（蒸発分）が多い場合は、加熱によって仮止め材１７の体積がさらに減少して、図３（ｄ）に示すように、仮止め材１７は、素子２０から離れた状態で硬化する。
素子２０の接着層２４は、加熱によって粘着力を生じる。接着層２４に粘着力が生じるタイミングは、接着層２４が基板１０に接する前であっても、接着層２４が基板１０に接した後であっても構わない。
例えば接着層２４を熱接着シートで形成した場合、熱接着シートが粘着性を有するようになる温度Ｔ１は１２０℃〜２００℃程度であり、仮止め材１７の半田ペーストが溶けて変形を開始する温度Ｔ２（例えば、２００℃以上）よりも低い。そのため、加熱の際に温度が上昇し、温度Ｔ１に達すると、仮止め材１７が変形する前に接着層２４に粘着力が生じ、さらに温度が上昇して温度Ｔ２に達すると、仮止め材１７が変形して接着層２４が基板１０に接する。その後、温度を、熱接着シートが粘着性を有するようになる温度Ｔ１よりも高い温度で一定時間（例えば３０分程度）保持すると、接着層２４の熱接着シートの本硬化し、接着が完了する。
次いで、冷却し、素子搭載基板が完成する。
参考例１では、ペースト状の仮止め材１７を用いて、常温では粘着性のない接着層２４を有する素子２０を基板１０に仮止めすることができる。
仮止め状態では素子２０の接着層２４は基板１０に接していない。加熱すると、仮止め材１７が溶けて濡れ広がったり体積が減少したりするために変形し、素子２０の接着層２４が基板１０に接するようになるので、基板１０に接着することができる。仮止め材１７が加熱により変形する過程で、液状の仮止め材１７の表面張力により接着層２４が基板１０側に押圧されるので、接着層２４による十分な接着強度を得ることができる。
素子２０の接着層２４は、加熱するまでは粘着性がないので、加熱する前に接着層２４に異物が付着したり、素子２０同士がくっつくなどの問題がない。
素子２０が電極を有している場合には、電極が接着層２４で覆われるようにすると、電極を保護することができる。。
＜参考例２＞ 参考例２について、図４を参照しながら説明する。
参考例２では、参考例１と同様に仮止め材１７ｘとして半田ペーストを用いる。以下では、参考例１との相違点を中心に説明する。
図４（ａ）の断面に示すように、素子２０ｘは、素子本体２２ｘの端部に外部電極２３ｘを有する電子部品である。素子２０ｘは、基板１０のパッド１４に仮止め材１７ｘとして配置された半田ペーストに、外部電極２３ｘが接するように配置する。素子２０ｘが基板１０に配置されたとき、接着層２４は基板１０から離れている。
素子２０ｘを基板１０に仮止めした後、加熱する。仮止め材１７ｘの半田ペーストは、加熱されて溶け、素子２０ｘの外部電極２３ｘ上と基板１０のパッド１４上とに濡れ広がり、素子２０ｘの接着層２４が基板１０に接する。
参考例１と異なり、仮止め材１７ｘは素子２０ｘの外部電極２３ｘに接したままであり、加熱後に冷却され硬化した後も、図４（ｂ）の断面図に示すように、仮止め材１７ｘは素子２０の外部電極２３ｘにも接している。これにより、仮止め材１７ｘは、素子２０ｘの外部電極２３ｘと基板１０のパッド１４とを電気的に接続する。
参考例２では、仮止め材１７ｘとして利用する半田ペーストを、素子２０ｘの外部電極２３ｘと基板１０パッド１４との電気的接続にも利用することによって、素子２０ｘが電子部品である場合に素子固定後の半田付けが不要になる。また、素子２０ｘと基板１０との間の間隙に接着層２４が形成されるので、素子２０ｘの両端の仮止め材１７ｘ同士が接触してショートが発生することを防止できる。
＜まとめ＞ 水やアルコール等の液体で素子を仮止めすることで、簡単に効率よく素子を基板に固定することができる。
なお、本発明は、上記した実施の形態に限定されるものではなく、種々変更を加えて実施することが可能である。
本発明は、何らかの素子を基板（シート状の基板も含む）に固定する方法として有効であり、素子が搭載された基板を製造する方法に広く適用することができる。
例えば、ＩＣチップが実装された給電回路基板が、アンテナとして機能する放射板を含むシートに接着されている無線ＩＣデバイス（ＲＦ−ＩＤデバイス）を製造する際に、本発明を適用することができる。この場合、放射板を含むシート（本発明の「基板」に相当する。）に、液状やペースト状の仮止め材を配置して、チップが実装された給電回路基板（本発明の「素子」に相当する。）を仮止めした後、加熱、冷却して、給電回路基板の底面に予め形成された熱接着シート（本発明の「接着層」に相当する。）を放射板シートに接着する。

Claims (3)

  1. 加熱されると粘着力を生じる接着層が形成された素子と、基板とを用意する第１の工程と、
    前記基板に前記素子を配置する第２の工程と、
    前記基板に前記素子が配置された状態で加熱した後に冷却して、前記素子の前記接着層が前記基板に接着される第３の工程と、
    を備え、
    前記第２の工程において、
    前記素子が配置されるべき前記基板の所定領域の一部分に流動性を有する液状の仮止め材を配置した後、前記素子の前記接着層が空間を設けて前記基板に対向し、かつ前記素子が前記仮止め材に接するように、前記基板に前記素子を配置し、
    前記第３の工程において、前記仮止め材が加熱されて消失して、前記素子の前記接着層と前記基板との間の前記空間がなくなって前記素子の前記接着層が前記基板に接し、前記素子の前記接着層が前記基板に接着され、前記仮止め材が配置された、前記基板の所定領域の一部分において、前記素子と前記基板とが接触しない状態になることを特徴とする、素子搭載基板の製造方法。
  2. 前記仮止め材が消失を開始する温度が、前記接着層に粘着力が生じる温度よりも低いことを特徴とする、請求項１に記載の素子搭載基板の製造方法。
  3. 前記接着層は、熱硬化性樹脂又は熱可塑性樹脂を主成分とすることを特徴とする請求項１又は２に記載の素子搭載基板の製造方法。
JP2009546983A 2007-12-21 2008-10-20 素子搭載基板の製造方法 Active JP5282981B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009546983A JP5282981B2 (ja) 2007-12-21 2008-10-20 素子搭載基板の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2007329856 2007-12-21
JP2007329856 2007-12-21
PCT/JP2008/068986 WO2009081648A1 (ja) 2007-12-21 2008-10-20 素子搭載基板の製造方法
JP2009546983A JP5282981B2 (ja) 2007-12-21 2008-10-20 素子搭載基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2009081648A1 JPWO2009081648A1 (ja) 2011-05-06
JP5282981B2 true JP5282981B2 (ja) 2013-09-04

Family

ID=40800964

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009546983A Active JP5282981B2 (ja) 2007-12-21 2008-10-20 素子搭載基板の製造方法

Country Status (2)

Country Link
JP (1) JP5282981B2 (ja)
WO (1) WO2009081648A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3276652A3 (de) * 2015-04-02 2018-04-25 Heraeus Deutschland GmbH & Co. KG Verfahren zum herstellen einer substratanordnung mit einem klebevorfixiermittel, entsprechende substratanordnung, verfahren zum verbinden eines elektronikbauteils mit einer substratanordnung mit anwendung eines auf dem elektronikbauteil und/oder der substratanordnung aufgebrachten klebevorfixiermittels und mit einer substratanordnung verbundenes elektronikbauteil
CN107210233B (zh) * 2015-07-23 2021-07-23 瑞萨电子株式会社 半导体器件及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5636121A (en) * 1979-08-31 1981-04-09 Matsushita Electric Works Ltd Method of mounting condenser
JPS63149864U (ja) * 1987-03-25 1988-10-03
JPH0888464A (ja) * 1994-09-20 1996-04-02 Sony Corp フリップチップ実装方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5636121A (en) * 1979-08-31 1981-04-09 Matsushita Electric Works Ltd Method of mounting condenser
JPS63149864U (ja) * 1987-03-25 1988-10-03
JPH0888464A (ja) * 1994-09-20 1996-04-02 Sony Corp フリップチップ実装方法

Also Published As

Publication number Publication date
WO2009081648A1 (ja) 2009-07-02
JPWO2009081648A1 (ja) 2011-05-06

Similar Documents

Publication Publication Date Title
US7833831B2 (en) Method of manufacturing an electronic component and an electronic device
US9793221B2 (en) Semiconductor device mounting method
JP2010129810A (ja) 半導体素子搭載用基板及び半導体装置
US20100327044A1 (en) Method for manufacturing electronic component module
JP5282981B2 (ja) 素子搭載基板の製造方法
JP4596034B2 (ja) 電子部品モジュールの製造方法
US7670877B2 (en) Reliability enhancement process
JP2007188944A (ja) 半導体装置の製造方法
US7199329B2 (en) Method of soldering semiconductor part and mounted structure of semiconductor part
JP4998360B2 (ja) 電子部品モジュールの製造方法
JP2006513579A (ja) 半導体部品の垂直マウント方法
US20070234561A1 (en) Mounting method of passive component
JP3075231B2 (ja) 半導体装置及びその製造方法
JP5003651B2 (ja) 放熱構造体の製造方法
JP2007258448A (ja) 半導体装置
JP2000058597A (ja) 電子部品実装方法
JP4144553B2 (ja) 半導体装置の製造方法
JP2005026501A (ja) 電子部品実装構造および電子部品実装方法ならびに電子部品用接着剤
JP4992760B2 (ja) 半導体装置の実装方法
JP2010251527A (ja) 電子部品および電子部品の製造方法
JPH11186325A (ja) 半導体装置の製造方法
JP2005026628A (ja) 半導体素子実装方法
JP5288898B2 (ja) 接着シートの貼付装置および貼付方法、ならびに電子部品の実装装置および実装方法
JP2001007508A (ja) 部品取り外し方法および部品取り付け方法
JP2005142411A (ja) 半導体部品の実装方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120628

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120822

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130228

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130321

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130502

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130515

R150 Certificate of patent or registration of utility model

Ref document number: 5282981

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150