JP4246095B2 - 半導体パッケージ実装構造および半導体パッケージ実装方法 - Google Patents

半導体パッケージ実装構造および半導体パッケージ実装方法 Download PDF

Info

Publication number
JP4246095B2
JP4246095B2 JP2004103052A JP2004103052A JP4246095B2 JP 4246095 B2 JP4246095 B2 JP 4246095B2 JP 2004103052 A JP2004103052 A JP 2004103052A JP 2004103052 A JP2004103052 A JP 2004103052A JP 4246095 B2 JP4246095 B2 JP 4246095B2
Authority
JP
Japan
Prior art keywords
semiconductor package
solder
substrate
resin
outer peripheral
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004103052A
Other languages
English (en)
Other versions
JP2005294311A (ja
Inventor
洋一 北村
光範 石崎
寛 池松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2004103052A priority Critical patent/JP4246095B2/ja
Publication of JP2005294311A publication Critical patent/JP2005294311A/ja
Application granted granted Critical
Publication of JP4246095B2 publication Critical patent/JP4246095B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01087Francium [Fr]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/153Connection portion
    • H01L2924/1531Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、半導体パッケージ実装構造および半導体パッケージ実装方法に関するものである。
半導体パッケージとは、半導体素子を収納したパッケージである。特に、高周波増幅器のような用途においては、信頼性および電気的損失の少なさが求められるため、金属やセラミックで形成された中空の筐体の内部に半導体素子が実装された構造の半導体パッケージが用いられる場合がある。
半導体パッケージの筐体がセラミック製である場合、セラミックは脆性材料であるため、実装構造によっては信頼性に問題が生じる。たとえばBGA(Ball Grid Array)構造の半導体パッケージであれば、この半導体パッケージを回路基板に実装する際の両者間の接続は、はんだボールを介して行なわれる。しかし、半導体パッケージの筐体の材料であるセラミックと回路基板の材料との間で線膨張係数が異なると、温度変化時の伸び量の違いに起因して、はんだや半導体パッケージ自体にクラックが生じる場合があることが知られている。
この問題に対処するため、半導体パッケージの周囲やはんだボールの周囲を樹脂で補強する方法が考えられ、線膨張係数の異なる異種材料間であっても信頼性の高い実装が実現されている。
これに関連する先行技術としては、たとえば特開平11−163049号公報(特許文献1)に、一つの実装構造が提案されている。これは同公報の図1に示されるような実装構造である。ここでは、半導体パッケージ下面にはんだボールからなるBGAが形成されている。はんだボールによって半導体パッケージを基板表面に実装した後に、アンダーフィル樹脂を注入することによって、半導体パッケージの投影領域の四隅から内部にやや入り込んだ位置までアンダーフィル樹脂を侵入させる。その状態で加熱することによってアンダーフィル樹脂を硬化させる。
特開平11−163049号公報
アンダーフィル樹脂によりパッケージを固定する場合は、パッケージの下面と基板との間の間隙(以下「BGA接合部」という。)は全域またはそれに近い領域が樹脂で満たされる。たとえば1GHzを超えるような高周波の信号を取り扱う電子回路においては、高周波信号がはんだボールを経由して通過するBGA接合部に誘電体損失の大きい高分子材料であるアンダーフィル樹脂が介在することになるため、高周波における損失が増大する。上述の先行技術では、アンダーフィル樹脂がBGA接合部の全面を覆うわけではないが、BGA接合部の一部に積極的に入り込んで固着するため、高周波における損失の増大は免れない。
BGA接合部に樹脂を入り込ませない固定方法としてダム剤を用いる方法がある。ダム剤も樹脂であるが、アンダーフィル樹脂との最も大きな違いとして配置する位置が異なる。ダム剤によりパッケージを固定する場合は、樹脂がパッケージの外周付近にだけ留まり、パッケージのBGA接合部には流入しない。そのため、上述した損失の問題は回避されるが、パッケージの周囲を樹脂で一旦固めてしまうと、基板に実装した後で半導体パッケージの不具合が生じたり、発見されたりした場合に良品と取り替えて修理する作業、すなわちリワーク作業ができないという問題があった。
リワーク作業ができないという問題はアンダーフィル樹脂を用いた場合においても同様に発生する。セラミック製の筐体を備える半導体パッケージを用いたBGA実装においては、BGA接合の信頼性を高めるための樹脂固定が必要であるにも関わらず、従来の方法では高周波での損失が増大するという問題や、リワーク作業ができなくなるという問題があった。
このような従来構造においては、どうしてもリワーク作業が必要な場合には、基板をかなりの高温、たとえば280℃程度まで加熱して樹脂を軟化させ、半導体パッケージを樹脂ごと強制的に剥離、除去し、基板上に残った樹脂はへらなどを用いて清掃していた。
このようなリワーク作業を実施した場合、高温度下での作業になるため、作業者に危険が伴う。また、除去作業に大変な手間がかかるため製品のコスト上昇をもたらす。さらに、リワーク後の実装基板は高温環境にさらされたことで、反り、変色、変形などを生じており、信頼性が著しく低下するという問題があった。
そこで、本発明は、高周波特性を劣化させないようにダム剤方式で固着し、なおかつ、リワーク作業が容易に行なえるような半導体パッケージ実装構造および半導体パッケージ実装方法を提供することを目的とする。
上記目的を達成するため、本発明に基づく半導体パッケージ実装構造は、半導体素子を収納する半導体パッケージと、上記半導体パッケージが表面に実装された基板と、上記半導体パッケージと上記基板との両方に接合するように配置された樹脂部とを備える。上記基板は、はんだ膜で覆われた基板側はんだコート領域を有する。上記樹脂部は、上記はんだ膜を介して上記基板側はんだコート領域に接合されている。
本発明によれば、半導体パッケージ実装構造では、樹脂部は、回路基板に対しては外周はんだコートを介して接合しているので、半導体パッケージをダム剤方式で基板に固定しているにもかかわらず、従来の280℃のような高温でなく、はんだが溶融する程度のより低い温度に回路基板を加熱するだけで、半導体パッケージを容易に短時間で基板から取り外すことができる。したがって、リワーク作業がきわめて効率良く行なえるようになる。また、リワーク作業時に加熱する温度も低くて済むので、基板などに与えるダメージを最小限にすることができる。
(実施の形態1)
(構成)
図1〜図4を参照して、本発明に基づく実施の形態1における半導体パッケージ実装構造について説明する。
(基本的な半導体パッケージ)
この半導体パッケージ実装構造に用いる半導体パッケージは、図1に示すように、筐体50とキャップ60とを含む。筐体50はセラミックからなり、上側に開口するように半導体素子10を収納するためのキャビティ70が設けられている。キャビティ70内には電気回路としての配線(図示せず)が施されている。キャビティ70の底面には半導体素子10が搭載されている。筐体50は外周側面を有する。筐体50の外周側面には下端にまで達するように延びる複数の溝200が設けられている。溝200は外周側面の上端にも達していてもよい。溝200は、いわゆるキャスタレーションとして設けられているものであってよく、外周側面を取り囲むように平行に設けられている。このように複数の溝200が設けられているのは、リワーク時にパッケージからのダム剤除去を容易にするためであるが、詳しくは後述する。
溝200の各々の内面を覆うように、下地膜としてのセラミックパッケージ用の導体材料の膜(図示せず)が形成されている。この下地膜は、たとえば、銀の層、または銀とパラジウムとが混合された金属層である。この下地膜の上に第1のめっきであるニッケルめっきが施され、その上の最上層には第2のめっきである金めっきが施されている(図示せず)。なお、溝200内面の最上層に施される金めっきは、主にニッケル層の酸化防止やはんだの濡れやすさなどのために行われるもので、必須ではない。
筐体50のキャビティ70を塞ぐキャップ60は、コバール、42アロイなどのいずれかの金属からなる金属板である。キャップ60の一辺は10mm、キャップ60の厚みは0.2mmである。キャップ60にも筐体50同様、第1のめっきであるニッケルめっきがまず施され、その上の最上層には第2のめっきである金めっきが施されている(図示せず)。キャップ60とフレーム50との接合は、シームシールや溶接やはんだ付けなどによって行なわれる。
本実施の形態では、一例として、筐体50の一辺は10mm、筐体50の高さは2mmである。溝200の第1のめっきであるニッケルめっきは、平均めっき厚が4μmとなるように施されている。溝200の第2のめっきである金めっきは、平均めっき厚が0.5μmとなるように施されている。この筐体50のキャビテイ70内に半導体素子10がダイボンドによって実装され、金ワイヤを用いて所定の電極にボンディングされている。この例ではキャップ60の材質は、コバール(Kovar:Ni29重量%,Co17重量%,Fe54重量%)である。
(回路基板)
図1に示すように、半導体パッケージ1を実装すべき回路基板100の表面には、個々のはんだボールが接合すべき部位としての基板側はんだボールパッド58と、その周囲を取り囲むように配置された外周はんだパッド90とがある。これら2種類のパッド同士の間には、ソルダレジスト600が配置された領域が広がっている。2種類のパッドはソルダレジスト600によって互いに隔てられることによって、半導体パッケージ1の実装時にはんだブリッジなどの不具合が生じないようにしてある。外周はんだパッド90の外側にもソルダレジスト600が配置された領域が広がっている。
回路基板100の表面に設けられたパッド、配線などといったいわゆるメタライズ部分は、回路基板100に最も近い側に銅配線があり、その銅配線の上側にはたとえばNi層、Au層が覆い被さる多層構造になっている。あるいは、銅配線の上側をプリフラックスの層が覆っていてもよい。銅配線の上側にはんだコートが覆っていてもよい。銅配線の上に設けられる各層は、主に銅配線の防錆やはんだの濡れやすさ確保などのためのものである。
この例では、回路基板100はBT(ビスマレイミド・トリアジン)樹脂製で、導体配線は最小ラインアンドスペース100μm/100μmの精度で形成されている。回路基板100の表面においては、下地の銅配線の上に第1のめっきであるニッケルめっきが施され、その上の最上層には第2のめっきである金めっきが施されている。この第1のめっきであるニッケルめっきは、平均めっき厚が4μmとなるように施される。第2のめっきである金めっきは、平均めっき厚が0.1μm程度となるように施される。
(半導体パッケージ実装構造)
図2に、本実施の形態における半導体パッケージ実装構造を示す。図2におけるIII−III線に関する矢視断面図を図3に示す。この半導体パッケージ実装構造は、半導体パッケージ1と、回路基板100と、半導体パッケージ1の外周側面と回路基板100との両方に固着するように配置された樹脂部800とを備える。回路基板の表面には、外周はんだパッド90がある。外周はんだパッド90の表面は、はんだ膜としての外周はんだコート95によって覆われている。外周はんだパッド90は、基板側はんだコート領域に該当する。
半導体パッケージ1の外周側面には既に説明したように複数の溝200があり、これらの複数の溝の内面を覆うように金属膜が形成されている。樹脂部800は、これらの複数の溝200が設けられた外周側面に接している。
複数の溝200の内部空間にははんだが配置され、溝内はんだ部300となっている。溝内はんだ部300の形成方法は後述する。樹脂部800は、これらの溝内はんだ部300の上から外周側面に接しているので当然溝内はんだ部300に接している。
基板側はんだコート領域としての外周はんだパッド90は、図4に示すように、回路基板100に対して半導体パッケージ1を投影した領域の周りを取り囲むように環状に連続的に配置されている。半導体パッケージ1を投影した領域にははんだボールが接続されるための基板側はんだボールパッド58がアレイ状に配列されている。
(半導体パッケージの製造方法)
図5〜図10を参照して、本実施の形態における半導体パッケージの製造方法について説明する。図5に示すように、溝200が設けられた外周側面を有する半導体パッケージ1に対して、まず、外周側面にはんだコートを施す処理、すなわち外周側面はんだコート工程を行なう。この半導体パッケージ1の下面には、予めパッケージ側はんだボールパッド53が配列されている。
外周側面はんだコート工程を行なうためには、図6に示すように、所定のパターンで開口部が設けられた印刷マスク320をソルダ供給治具350の上面に載せる。ソルダ供給治具350には、半導体パッケージ1が載る領域の外側を取り囲むように凹部350aが設けられている。印刷マスク320の上側からスキージ305で擦過することによってソルダ供給治具350の凹部350aにソルダペースト310を供給する。次に、印刷マスク320を取り去り、図7に示すように、ソルダ供給治具350の上側に半導体パッケージ1を載せる。このとき、半導体パッケージ1の外周側面と凹部350aに配置されたソルダペースト310とは位置が一致するようにする。
ソルダ供給治具350を予め240℃に加熱したホットプレート(図示せず)上に載せて加熱する。加熱されることによって凹部350aに配置されたはんだが溶融し、図8に示すように、半導体パッケージ1の外周側面の溝200を伝わってはんだがはい上がる。こうして、図9に示すように、溝200の内部にはんだが配置され、溝内はんだ部300となった構造を得ることができる。半導体パッケージ1をソルダ供給治具350から外し、図10に示すような半導体パッケージ1を得ることができる。
(本発明に基づく半導体パッケージ)
この半導体パッケージ1は、半導体素子10を収納し、外周側面を有し、外周側面には下端まで達するように延びる複数の溝200が設けられ、複数の溝200の内面を覆うように金属膜が形成され、複数の溝200の内部空間にはんだが配置された溝内はんだ部300を備える、半導体パッケージである。この状態では基板への実装前の状態であるが、これが本発明に基づく半導体パッケージに該当する。あるいは、図11に示すように下面のパッケージ側はんだボールパッド53にそれぞれはんだボール56を接続して、この状態を本発明に基づく半導体パッケージと称してもよい。
(半導体パッケージ実装方法)
本発明に基づく半導体パッケージ実装方法としては、上述の外周側面はんだコート工程をまず含み、さらに基板側はんだコート工程を含む。基板側はんだコート工程は、実装前の回路基板100に対して行なう前処理である。したがって、半導体パッケージ1に対して行なう外周側面はんだコート工程とどちらを先に行なってもよく、同時に並行して行なってもよい。
基板側はんだコート工程の様子を図12に示す。実装前の回路基板100の上側に、基板はんだボールパッド58と外周はんだパッド90とに対応した開口部を有する印刷マスク321を載せ、スキージ305で擦過することによってソルダペースト310を供給する。ソルダペースト310で覆われていない部分には、予め、ソルダレジスト膜600を形成しておく。
半導体パッケージ1を回路基板100の表面に実装する実装工程を行なう。すなわち、図13に示すように、マウンタ(図示せず)を用いて、実装前の回路基板100の表面に対して、半導体パッケージ1を位置決めし、ソルダペーストの粘着力を利用して仮固定する。半導体パッケージ1を仮固定した回路基板100をリフロー炉に通し、正式にBGA実装する。外周はんだパッド90上の外周はんだコート95は一旦は溶融するが、図14に示すようにそのままパッド上に留まる。
樹脂供給工程として、図15に示すように、ディスペンサ330を用いて、半導体パッケージ1の外周側面と外周はんだコート95上の双方に架かる形で樹脂801を供給する。樹脂801はダム剤である。樹脂硬化工程として、供給した樹脂801を乾燥炉中で硬化させることによって、図3に示すように樹脂部800が形成される。こうして、図3に示す半導体パッケージ実装構造が得られ、実装プロセスが完了する。本発明に基づく半導体パッケージ実装方法は、上述のように、外周側面はんだコート工程と、基板側はんだコート工程と、実装工程と、樹脂供給工程と、樹脂硬化工程とを含む。
(リワーク作業)
図3、図16、図17を参照して、この半導体パッケージ実装構造に対するリワーク作業について説明する。予め240℃に加熱したホットプレート(図示せず)の上に、この半導体パッケージ実装構造(図3参照)を乗せて1分間加熱する。外周はんだコート95やはんだボール56下部のはんだが溶融した頃を見計らって、回路基板100から半導体パッケージ1を分離する。この時点では回路基板100の表面に接するはんだが溶融したにすぎず、溝200の溝内はんだ部300は熱が十分に伝わっていないためまだ溶融していない。
分離の方法としては、回路基板100を動かないように固定した上で、たとえば半導体パッケージ1の外周を挟むことが可能なチャックのような治具で半導体パッケージ1を把持して図16に示すように引っ張り上げる。あるいは半導体パッケージ1を横に押す。あるいはヘラ状の治具を樹脂部800と外周はんだパッド90との間に差し込んでてこの原理で引き剥がす、などの方法がある。この工程によって半導体パッケージ1と回路基板100とは分離されるが、半導体パッケージ1側、回路基板100側のそれぞれに多少のはんだが残る。回路基板100を再利用したい場合には、回路基板100上の残留はんだを真空吸引するか、はんだウィック(銅線製ガーゼ)で吸い取って除去すればよい。あるいは再利用時の実装工程ではんだフラックスのみを供給してやることで、半導体パッケージ1を取り外した状態のままの回路基板100を再利用する事もできる。
一方、取り外した半導体パッケージ1を再利用したい場合は、半導体パッケージ1を再度加熱し、溝内はんだ部300のはんだが溶融した時点で、たとえば図17に示すようにカッターナイフのブレード950で樹脂部800を剥ぎ取る。このとき、半導体パッケージ1側に多少の樹脂が残留しても再利用時の実装工程で新たな樹脂を供給してやれば、全く問題なく再利用することができる。
半導体パッケージ1側の残留はんだを除去するには、はんだが溶融した時点で真空吸引するか、はんだウィックで吸い取って除去すればよい。
(作用・効果)
本実施の形態における半導体パッケージ実装構造では、樹脂部800は、回路基板100に対しては外周はんだコート95を介して接合しており、なおかつ、半導体パッケージ1に対しては溝内はんだ部300を介して接合しているので、ダム剤方式であるにもかかわらず、従来の280℃のような高温でなく、はんだが溶融する程度のより低い温度に回路基板を加熱するだけで、半導体パッケージを容易に短時間で基板から取り外すことができる。したがって、リワーク作業がきわめて効率良く行なえるようになる。また、リワーク作業時に加熱する温度も低くて済むので、基板などに与えるダメージを最小限にすることができる。
本実施の形態における半導体パッケージ実装方法では、上述のような半導体パッケージ実装構造を容易に効率良く作製することができる。
本実施の形態における半導体パッケージでは、基板に実装した後でリワークをする必要が生じたときに、リワーク作業が容易に行なえる。
本実施の形態における半導体パッケージの製造方法では、基板に実装したときにリワークが容易に半導体パッケージを容易に効率良く作製することができる。
なお、半導体パッケージ1の筐体50は、本実施の形態ではセラミック製としたが、より詳しくは主としてHTCC(高温同時焼成セラミック)、LTCC(低温同時焼成セラミック)などのセラミック材料からなる。キャップ60は、本実施の形態では金属板としたが筐体50と同じセラミック材からなるものであってもよい。回路基板100は、本実施の形態ではBT樹脂製の基板としたが、ほかの材質としては、ガラスエポキシ基板(FR−4)、ポリイミド基板、PPO(ポリフェニレンオキサイド:polyphenylene oxide)基板、フッ素樹脂系基板などであってよい。
はんだとして、広く一般に用いられているすず鉛共晶はんだ(Sn−38Pbはんだ)を用いた場合は融点が183℃であるので183℃以上に加熱することでリワーク可能となる。
樹脂部800(ダム剤)として使用する樹脂は、実装用材料として市販されている樹脂でよく、粘度や作業性など、実施にあたって必要とされる特性はユーザの希望に応じて選択すればよい。具体的にはダム剤の樹脂がBGA接合部に流入することを防ぐためには、硬化時の流動性が最適な樹脂を選ぶべきである。こうすることにより樹脂硬化時の温度で軟化した樹脂がBGA接合部に流入することを防ぐことができる。その結果、はんだボール56のいずれかに高周波信号が流れる端子がある場合でも、電気的特性に支障を与えることを防止することができる。
(実施の形態2)
(構成)
図18を参照して、本発明に基づく実施の形態2における半導体パッケージ実装構造について説明する。この半導体パッケージ実装構造は、実施の形態1におけるものとほぼ同じである。ただ、回路基板100上の構成が異なる。
この半導体パッケージ実装構造においては、外周はんだパッドは、実施の形態1で図4に示したように、半導体パッケージ1を投影した領域の周りを取り囲むように環状に連続的に配置されているわけではない。この半導体パッケージ実装構造においては、図18に示すように、基板側はんだコート領域としての外周はんだパッド91は、回路基板100に対して半導体パッケージ1を投影した領域の周りを取り囲むように環状に断続的に配置されている。外周はんだパッド91は、それぞれ外周はんだコート95によって覆われている。他の部分の構成は実施の形態1で説明したものと同様である。
(作用・効果)
本実施の形態では、外周はんだパッド91は断続的に配置されている。すなわち、外周はんだパッド91に切れ目があるので、この切れ目を利用して配線900を敷設することができる。したがって、基板側はんだボールパッド58からの配線を外部に引き出す際に、回路基板100の内部の配線層だけでなく最上層である表面にも配線900を敷設することが可能となる。これによって、設計の自由度が増すとともに配線層数削減によるコストダウンが可能となる。
なお、本実施の形態においては、ダム剤としての樹脂の供給は、外周はんだパッド91が存在する区間上にのみ供給する方式と、外周はんだパッド91の途切れている部分も含めて連続して供給する(一筆書き)方式とが考えられる。いずれの場合にもディスペンサを用いることで対応可能である。また、実施の形態1で説明した方法によるリワーク作業も問題なく実施することができる。ただし、リワーク作業時の作業性の良さを考慮すると、ダム剤としての樹脂は外周はんだパッド91が現に存在している区間のみ、すなわち切れ目を除いた区間にのみに載るように供給することが望ましい。
(実施の形態3)
(構成)
図19、図20を参照して、本発明に基づく実施の形態3における半導体パッケージ実装構造について説明する。
この半導体パッケージ実装構造は、実施の形態1におけるものと基本的には同じであるが、半導体パッケージ1の外周側面にキャスタレーションとして設けられている溝200近傍の構成が異なる。図19に示すように、この半導体パッケージ実装構造に含まれる半導体パッケージには、溝200はあるが、実施の形態1で説明した溝内はんだ部300(図2、図3参照)がない。
図19におけるXX−XX線に関する矢視断面図を図20に示す。図20に示すように、筐体50の外周側面に設けられた複数の溝200の内部には樹脂部800が直接入り込んでいる。ただし、溝200の各々の内面は、実施の形態1で説明したような金属膜で覆われている。すなわち、溝200の各々の内面のうち最上層には金めっきが施されている。金めっきの厚みはたとえば0.001μm以上1.5μm以下である。他の部分の構成は実施の形態1で説明したものと同様である。
(作用・効果)
金は接着剤との接着性が低いことが知られている。金めっきは、室温付近では樹脂部800に対して強固な接着力を保持しているが、120℃を超える温度では、接着力を失なう。したがって、120℃を超えるように加熱処理することによって樹脂部800を構成するダム剤の樹脂は比較的容易に剥離可能となる。したがって、本実施の形態では、溝200の内部にはんだが配置されていなくとも、リワークが容易に行なえる。
(実施の形態4)
(構成)
図21、図22を参照して、本発明に基づく実施の形態4における半導体パッケージ実装構造について説明する。
この半導体パッケージ実装構造は、実施の形態1におけるものと基本的には同じであるが、この半導体パッケージ実装構造に含まれる半導体パッケージ1の外周側面には、溝がないという点が異なる。したがって、当然、溝内はんだ部もない。本実施の形態では外周側面の溝がないので、実施の形態1,2において溝の内面に形成されていた金めっきなどの金属膜も存在しない。図21におけるXXII−XXII線に関する矢視断面図を図22に示す。図21に示すように、半導体パッケージ1の外周側面はセラミック材料がそのまま露出した平坦な面となっており、樹脂部800はこの外周側面に直接接合している。他の部分の構成は実施の形態1で説明したものと同様である。
(作用・効果)
本実施の形態では、溝がないので、実施の形態1,2に比べて多少劣る可能性があるが、条件によっては、従来技術に比べて優れた効果を奏する。ダム剤としての樹脂部800と回路基板100との接合が、外周はんだコート95を介して行なわれているため、実施の形態1で説明したように加熱を行なえば、樹脂部800を回路基板100から外しやすくなるからである。本実施の形態における効果の有無を確認するために、実験を行なった。
(実験)
実験にあたり、評価用サンプルを以下のとおり準備した。
試料1 筐体50は、一辺が10mm、高さが2mmのセラミック製である。
試料2 筐体50は、一辺が15mm、高さが4mmのセラミック製である。
試料3 筐体50は、一辺が20mm、高さが6mmのセラミック製である。
これら3種類の試料に対し、ダム剤すなわち樹脂801(図15参照)を各筐体50の高さの1/2まで供給した。すなわち、試料1では、高さ1mmの位置までとし、試料2では、高さ2mmの位置までとし、試料3では、高さ3mmの位置までとした。
このようにして、ダム剤を硬化させ、半導体パッケージ実装構造を一旦完成させる。その後、実施の形態1と同様の条件でリワークした結果、試料1,2に関しては良好にリワークできたが、試料3はダム剤が完全に除去できなかった。
試料1,2においては、筐体50の外周側面とダム剤とが接合されている面積が十分小さいため、溝200や溝内はんだ部300がない本実施の形態の構造であっても、良好なリワークが可能となった。このことから、半導体パッケージの寸法が十分小さければ、外周側面の溝がなくとも本発明の適用が有効であるといえる。
なお、今回開示した上記実施の形態はすべての点で例示であって制限的なものではない。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更を含むものである。
本発明に基づく実施の形態1における半導体パッケージ実装構造の分解斜視図である。 本発明に基づく実施の形態1における半導体パッケージ実装構造の斜視図である。 本発明に基づく実施の形態1における半導体パッケージ実装構造の断面図である。 本発明に基づく実施の形態1における半導体パッケージ実装構造に含まれる回路基板表面の平面図である。 本発明に基づく実施の形態1における半導体パッケージ実装構造に用いられる半導体パッケージの断面図である。 本発明に基づく実施の形態1における半導体パッケージの製造方法の第1の工程の説明図である。 本発明に基づく実施の形態1における半導体パッケージの製造方法の第2の工程の説明図である。 本発明に基づく実施の形態1における半導体パッケージの製造方法の第3の工程の説明図である。 本発明に基づく実施の形態1における半導体パッケージの製造方法の第4の工程の説明図である。 本発明に基づく実施の形態1における半導体パッケージの断面図である。 本発明に基づく実施の形態1における半導体パッケージにはんだボールを取り付けた状態の断面図である。 本発明に基づく実施の形態1における半導体パッケージ実装方法の第1の工程の説明図である。 本発明に基づく実施の形態1における半導体パッケージ実装方法の第2の工程の説明図である。 本発明に基づく実施の形態1における半導体パッケージ実装方法の第3の工程の説明図である。 本発明に基づく実施の形態1における半導体パッケージ実装方法の第4の工程の説明図である。 本発明に基づく実施の形態1における半導体パッケージ実装構造に対して行なわれるリワーク方法の第1の説明図である。 本発明に基づく実施の形態1における半導体パッケージ実装構造に対して行なわれるリワーク方法の第2の説明図である。 本発明に基づく実施の形態2における半導体パッケージ実装構造に含まれる回路基板表面の平面図である。 本発明に基づく実施の形態3における半導体パッケージ実装構造の斜視図である。 本発明に基づく実施の形態3における半導体パッケージ実装構造の断面図である。 本発明に基づく実施の形態4における半導体パッケージ実装構造の斜視図である。 本発明に基づく実施の形態4における半導体パッケージ実装構造の断面図である。
符号の説明
1 半導体パッケージ、10 半導体素子、50 筐体、53 パッケージ側はんだボールパッド、56 はんだボール、58 基板側はんだボールパッド、60 キャップ、70 キャビティ、90,91 外周はんだパッド、95 外周はんだコート、100 回路基板、200 溝、300 溝内はんだ部、305 スキージ、310 ソルダペースト、320,321 印刷マスク、330 ディスペンサ、350 ソルダ供給治具、350a 凹部、600 ソルダレジスト膜、800 樹脂部、801 樹脂、900 配線、950 ブレード。

Claims (5)

  1. 半導体素子を収納する半導体パッケージと、
    前記半導体パッケージが表面に実装された基板と、
    前記半導体パッケージと前記基板との両方に接合するように配置された樹脂部とを備え、
    前記基板は、はんだ膜で覆われた基板側はんだコート領域を有し、
    前記樹脂部は、前記はんだ膜を介して前記基板側はんだコート領域に接合されており、
    前記半導体パッケージは外周側面を有し、前記外周側面には下端まで達するように延びる複数の溝が設けられ、前記複数の溝の内面を覆うように金属膜が形成されており、前記樹脂部は前記外周側面に接している、半導体パッケージ実装構造。
  2. 前記複数の溝の内部空間にはんだが配置された溝内はんだ部を備え、前記樹脂部は前記溝内はんだ部に接する、請求項に記載の半導体パッケージ実装構造。
  3. 半導体素子を収納する半導体パッケージと、
    前記半導体パッケージが表面に実装された基板と、
    前記半導体パッケージと前記基板との両方に接合するように配置された樹脂部とを備え、
    前記基板は、はんだ膜で覆われた基板側はんだコート領域を有し、
    前記樹脂部は、前記はんだ膜を介して前記基板側はんだコート領域に接合されており、
    前記基板側はんだコート領域は、前記基板に対して前記半導体パッケージを投影した領域の周りを取り囲むように環状に連続的に配置されている、半導体パッケージ実装構造。
  4. 半導体素子を収納する半導体パッケージと、
    前記半導体パッケージが表面に実装された基板と、
    前記半導体パッケージと前記基板との両方に接合するように配置された樹脂部とを備え、
    前記基板は、はんだ膜で覆われた基板側はんだコート領域を有し、
    前記樹脂部は、前記はんだ膜を介して前記基板側はんだコート領域に接合されており、
    前記基板側はんだコート領域は、前記基板に対して前記半導体パッケージを投影した領域の周りを取り囲むように環状に断続的に配置されている、半導体パッケージ実装構造。
  5. 下端まで達するように延びる複数の溝が設けられた外周側面を有する半導体パッケージを、はんだとともに台の上に載せて加熱することで、前記複数の溝に前記はんだを這い上がらせる外周側面はんだコート工程と、
    基板の表面に前記半導体パッケージを実装すべき領域の周りを取り囲むように基板側はんだコート領域を形成する基板側はんだコート工程と、
    前記半導体パッケージを前記基板に表面に実装する実装工程と、
    前記実装工程の後に、前記基板側はんだコート領域と前記外周側面とをつなぐように樹脂を供給する樹脂供給工程と、
    前記樹脂供給工程の後に、前記樹脂を硬化させる樹脂硬化工程とを含む、半導体パッケージ実装方法。
JP2004103052A 2004-03-31 2004-03-31 半導体パッケージ実装構造および半導体パッケージ実装方法 Expired - Fee Related JP4246095B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004103052A JP4246095B2 (ja) 2004-03-31 2004-03-31 半導体パッケージ実装構造および半導体パッケージ実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004103052A JP4246095B2 (ja) 2004-03-31 2004-03-31 半導体パッケージ実装構造および半導体パッケージ実装方法

Publications (2)

Publication Number Publication Date
JP2005294311A JP2005294311A (ja) 2005-10-20
JP4246095B2 true JP4246095B2 (ja) 2009-04-02

Family

ID=35326951

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004103052A Expired - Fee Related JP4246095B2 (ja) 2004-03-31 2004-03-31 半導体パッケージ実装構造および半導体パッケージ実装方法

Country Status (1)

Country Link
JP (1) JP4246095B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4606376B2 (ja) * 2006-04-19 2011-01-05 日本インター株式会社 半導体装置
JP4989528B2 (ja) * 2008-03-11 2012-08-01 パナソニック株式会社 表面実装デバイスの実装構造体、そのリペア方法およびプリント基板
KR101992263B1 (ko) * 2017-11-01 2019-06-25 박경화 반도체 패키지 재활용 방법 및 재활용 반도체 패키지

Also Published As

Publication number Publication date
JP2005294311A (ja) 2005-10-20

Similar Documents

Publication Publication Date Title
US6157080A (en) Semiconductor device using a chip scale package
US6510976B2 (en) Method for forming a flip chip semiconductor package
JP5649805B2 (ja) 半導体装置の製造方法
US4518112A (en) Process for controlled braze joining of electronic packaging elements
KR20030078854A (ko) 반도체 장치
JP4864810B2 (ja) チップ内蔵基板の製造方法
JP2007019360A (ja) 電子部品の実装方法
JPH04192596A (ja) 電子部品の表面実装構造
US20090211798A1 (en) Pga type wiring board and method of manufacturing the same
JP2010118534A (ja) 半導体装置およびその製造方法
TWI463582B (zh) 具有焊接凸塊之配線基板的製造方法
JP2001024085A (ja) 半導体装置
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
JP4051570B2 (ja) 半導体装置の製造方法
JP4246095B2 (ja) 半導体パッケージ実装構造および半導体パッケージ実装方法
JP2003152131A (ja) 中空封着パッケージおよびその製造方法
JP2005026364A (ja) 混成集積回路
JP2000151086A (ja) プリント回路ユニット及びその製造方法
JP4285140B2 (ja) 半導体装置の製造方法
JPH077033A (ja) 電子部品搭載装置の製造方法
JP2006310415A (ja) モジュール
JP3204142B2 (ja) 半導体装置製造方法およびリードフレーム
JP2023021807A (ja) 実装基板および実装基板の製造方法
JP2002368038A (ja) フリップチップ実装方法
JP3391996B2 (ja) 半導体パッケージの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061129

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081024

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081028

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081224

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090107

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120116

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130116

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees