JP2008311459A - 半導体装置実装構造体およびその製造方法ならびに半導体装置の剥離方法 - Google Patents

半導体装置実装構造体およびその製造方法ならびに半導体装置の剥離方法 Download PDF

Info

Publication number
JP2008311459A
JP2008311459A JP2007158258A JP2007158258A JP2008311459A JP 2008311459 A JP2008311459 A JP 2008311459A JP 2007158258 A JP2007158258 A JP 2007158258A JP 2007158258 A JP2007158258 A JP 2007158258A JP 2008311459 A JP2008311459 A JP 2008311459A
Authority
JP
Japan
Prior art keywords
semiconductor device
circuit board
mounting structure
adhesive
solder layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007158258A
Other languages
English (en)
Inventor
Hiromi Kanzawa
裕美 神澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2007158258A priority Critical patent/JP2008311459A/ja
Publication of JP2008311459A publication Critical patent/JP2008311459A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/98—Methods for disconnecting semiconductor or solid-state bodies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
    • H01L2224/7525—Means for applying energy, e.g. heating means
    • H01L2224/75251—Means for applying energy, e.g. heating means in the lower part of the bonding apparatus, e.g. in the apparatus chuck
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/83909—Post-treatment of the layer connector or bonding area
    • H01L2224/83951—Forming additional members, e.g. for reinforcing, fillet sealant
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/799—Apparatus for disconnecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】耐衝撃性と量産性に優れ、かつリペア、リワークが容易で、リペア後の回路基板上に接着剤などの残渣が残らず、リペア時の応力も極力かからない半導体装置実装構造体およびその製造方法ならびに半導体装置の剥離方法を提供する。
【解決手段】一方の主面１１ａに電極部１１ｂを配列した半導体装置１１と、半導体装置１１の電極部１１ｂとはんだバンプ１２により電気的に接続される基板電極部１３ａを有する回路基板１３とを備え、回路基板１３は、半導体装置１１の当該回路基板１３に対する投影面の外周１３ｂの少なくとも一部に形成され、当該半導体装置１１側表面１４ａにはんだ層１４ｂを有する固定電極部１４と、はんだ層１４ｂおよび半導体装置１１の側面１１ｃの少なくとも一部を接着する接着剤１５とを備えている。
【選択図】図１

Description

本発明は、耐衝撃性が高くリペア性が良い半導体装置実装構造体およびその製造方法ならびに半導体装置の剥離方法に関する。
近年、パソコンや携帯電話などのモバイル型の電子機器が急速に普及し、これらモバイル型の電子機器の小型化、薄型化、かつ軽量化を進めるために回路基板上に半導体装置を実装した半導体装置実装構造体への高密度の実装の要求が強くなっている。また、このような高密度の実装を実現するために半導体装置実装構造体に搭載する半導体装置そのものを小型化することを目的としてＢＧＡやＣＳＰなどの小型パッケージが使用され、半導体装置が小型化されている。
図７は従来の一般的なＢＧＡパッケージと回路基板とを接続した半導体装置実装構造体の実装構造を模式的に示す断面図であり、（ａ）は通常の実装状態を示す断面図で、（ｂ）は半導体装置実装構造体を落下させた場合の実装構造の挙動を示す断面図である。
図７（ａ）に示すように最近のモバイル型の電子機器が小型化されるのに伴って、半導体装置１０１と回路基板１０２との間は、例えばはんだバンプ１０３により電気的かつ機械的に接続されている半導体装置実装構造体１１０の例が増加している。そして、図７（ａ）および（ｂ）に示すように半導体装置実装構造体１１０を内蔵する機器（図示せず）を、例えば落下させると回路基板１０２が撓み、あるいは振動することにより、はんだバンプ１０３と回路基板１０２との間に引き剥がし力が働く。その結果、半導体装置実装構造体１１０上の半導体装置１０１の一部が回路基板１０２から剥離し、はんだバンプ１０３と回路基板１０２とが剥離したはんだ剥離部１０５が発生することがあるという課題を生じる。
このような課題を解決するために、従来は図８（ａ）に示すように半導体装置１０１と回路基板１０２との間をはんだバンプ１０３により電気的かつ機械的に接続したのちにアンダーフィル材料として熱硬化性樹脂１０６を充填して硬化させる。そして、図８（ｂ）に示すように半導体装置１０１と回路基板１０２との接続部および半導体装置１０１の周囲に熱硬化性樹脂１０７をさらに接着剤として塗布する。このことにより、図７（ｂ）に示したようなはんだ剥離部１０５が発生することを防止することができるので、落下時などにはんだ剥離部１０５が生じ難い耐衝撃性に優れた半導体装置実装構造体１２０が図８（ｂ）に示すように構成できる。
しかしながら、このような半導体装置実装構造体１２０にはアンダーフィル材料として一般的には、例えばエポキシ系の樹脂が用いられるので、電子機器の組立実装工程において半導体装置１０１の特性不良などが発生した場合に半導体装置１０１などの交換が難しいという課題が生じる。すなわち、エポキシ系の樹脂は、熱的、化学的に非常に安定な物質で機械強度が強いので耐衝撃性に優れている反面、一度硬化させると除去は困難であるため、特性不良となった半導体装置１０１の交換などのリペアまたはリワーク作業が困難である。その結果、半導体装置１０１および回路基板１０２を含む半導体装置実装構造体１２０の全体が廃棄されることになり、半導体装置実装構造体１２０の廃棄ロスが発生していた。
このような課題を解決するために、耐衝撃性に優れ、かつリペア、リワークが可能な実装構造が提案されている。すなわち、半導体装置と回路基板との間を接着する樹脂を剥離可能な樹脂の層と機械強度が強い層の２層構造にした半導体装置実装構造体が提案されている（例えば、特許文献１参照）。このような構成にすると半導体装置の交換などのリペアなどを行うときには剥離可能な樹脂の層を加熱、流動させることにより、半導体装置を回路基板から取り外すことができる。
また、接着する樹脂が有機溶液を内包した有機系熱膨張性粒子と熱硬化性接着剤樹脂とを混合した樹脂組成物として、この樹脂組成物が半導体装置と回路基板との間に充填され、硬化される半導体装置実装構造体が提案されている（例えば、特許文献２参照）。このようにして形成された耐衝撃性に優れた半導体装置実装構造体は、加熱することにより有機系熱膨張性粒子内の有機溶液が沸騰気化し、急激に体積膨張する。このことにより、半導体装置と回路基板との間を接着している樹脂硬化物が非常に脆く多孔質構造に変化するので半導体装置は剥離することができ、半導体装置実装構造体はリペアなどを行うことができる。
また、半導体装置と回路基板とをはんだバンプで接続する場合に、半導体装置または回路基板の電極端子上にはんだバンプよりも低融点の金属層を形成し、このはんだバンプおよび金属層を形成した電極端子が導電性接着剤層を介して形成された構成も提案されている（例えば、特許文献３参照）。このような構成にするとリペアなどを行うときには回路基板の電極端子上の金属層を加熱して溶融状態にすることにより、回路基板に実装された半導体装置が半導体装置実装構造体の回路基板の電極端子界面から分離することができる。
特開２００６−１００４５７号公報 特開２００５−３３２９７０号公報 特開２００１−１８５５７７号公報
しかしながら、特許文献２では接着剤である樹脂硬化物に数ミクロンの発泡剤を均一に分散して混合させることが必要で、このような接着剤を組立実装工程で量産性良く供給し続けることが難しいという課題があった。また、特許文献１から３において、半導体装置が半導体装置実装構造体の回路基板から取り外されるときに回路基板上の残渣が極力残らないようにリペアする、または回路基板上の電極端子に取り外しのときの応力が極力かからないように取り外すことが難しいという課題があった。
本発明は上記の課題を解決するものであり、高密度実装に適した小型パッケージを使用した半導体装置が実装された半導体装置実装構造体において、耐衝撃性と量産性に優れ、かつリペア、リワークが容易で、リペア後の回路基板上に接着剤などの残渣が残らず、リペア時の応力も極力かからない半導体装置実装構造体およびその製造方法ならびに半導体装置の剥離方法を提供するものである。
上記目的を達成するために、本発明の半導体装置実装構造体は、一方の主面に電極部を配列した半導体装置と、上記半導体装置の上記電極部とはんだバンプにより電気的に接続される基板電極部を有する回路基板とを備え、上記回路基板は、上記半導体装置の当該回路基板に対する投影面の外周の少なくとも一部に形成され、当該半導体装置側表面にはんだ層を有する固定電極部と、上記はんだ層および上記半導体装置の側面の少なくとも一部を接着する接着剤とを備える構成からなる。
このような構成とすることにより、回路基板上に半導体装置が実装されたときには耐衝撃性に優れ、リペア、リワークを行うときにははんだバンプを溶融することに加えて固定電極部の表面のはんだ層を溶融するだけで容易に半導体装置を回路基板から取り外すことができる。また、接着剤は半導体装置の側面の一部に塗布しているだけであるので量産性に優れ、かつリペア後の回路基板上に接着剤などの残渣が残らず、リペア時の応力も極力かからないようにすることができる。
また、接着剤とはんだ層との接着強度が変化する強度変化温度は、はんだバンプおよびはんだ層の融点よりも高い構成としてもよい。このような構成とすることにより、リペア、リワークを行うときに接着剤は、まとまった状態で半導体装置とともに除去することができ、はんだバンプおよびはんだ層の融点よりも高い温度に半導体装置を加熱することなく取り外しができる。したがって、リペア時に回路基板に応力が極力かからないようにすることができる。
また、はんだ層の融点は、はんだバンプの融点以上である構成としてもよい。このような構成とすることにより、半導体装置を回路基板に実装するときにはんだ層を安定な状態に保つことができる。さらに、半導体装置を回路基板から取り外すときには、先にはんだバンプが溶融した状態ではんだ層を溶融して取り外すので、回路基板に応力が極力かからないようにすることができる。
また、側面のうち対向する１対または２対において、側面の一部が接着剤ではんだ層と接着されている構成としてもよい。このような構成とすることにより、量産性良く接着剤の塗布を行うことができ、かつ半導体装置の中心部に対して対称に回路基板に接着剤で固定されるので耐衝撃性に優れた半導体装置実装構造体を実現することができる。
また、側面のうち相隣接する２つの側面が成す四隅において、対角関係にある１対または２対の隅が接着剤ではんだ層と接着されている構成としてもよい。このような構成とすることにより、量産性良く接着剤の塗布を行うことができ、かつ半導体装置の中心部に対して対称に回路基板に接着剤で固定されるので耐衝撃性に優れた半導体装置実装構造体を実現することができる。
また、はんだ層の面積は、固定電極部の面積以上である構成としてもよい。このような構成とすることにより、半導体装置がリペア時に容易に回路基板から取り外すことができ、かつリペア時に回路基板に応力が極力かからないようにすることができる。
また、本発明の半導体装置の剥離方法は、上記記載の半導体装置実装構造体において、はんだバンプおよびはんだ層の融点以上に加熱し、接着剤により接着された半導体装置を固定電極部から剥離する方法としてもよい。
このような方法とすることにより、リペア、リワークを行うときに接着剤は、まとまった状態で半導体装置とともに除去することができ、はんだバンプおよびはんだ層の融点よりも高い温度に半導体装置を加熱することなく取り外しができる。したがって、リペア時に回路基板に応力が極力かからないようにすることができる。
また、本発明の半導体装置実装構造体の製造方法は、半導体装置が有する電極部がはんだバンプにより電気的に接続される基板電極部と、当該半導体装置を実装する実装面積の外周の一部をはんだ層で被覆した固定電極部とを回路基板に形成する電極部形成工程と、電極部と基板電極部とをはんだバンプにより電気的に接続する接続工程と、半導体装置の側面の少なくとも一部とはんだ層の表面とを接着剤により接着固定する固定工程とを有する方法からなる。
このような方法とすることにより、耐衝撃性と量産性に優れ、かつリペア、リワークが容易で、リペア後の回路基板上に接着剤などの残渣が残らず、リペア時の応力も極力かからない半導体装置実装構造体を容易に製造することができる。
本発明の半導体装置実装構造体は、高密度実装に適したパッケージを使用した半導体装置を回路基板に耐衝撃性と量産性に優れた構成で実装でき、かつリペア、リワークが容易であるという大きな効果を奏する。また、本発明は、このような半導体装置実装構造体を量産性良く製造する方法や回路基板から取り外すときに応力が極力かからず接着剤などの残渣が残らない剥離方法も提供しており、半導体装置実装構造体の組立などの製造に大きな効果を奏する。
以下、本発明の実施の形態にかかる半導体素子実装構造体およびその製造方法ならびに半導体装置の剥離方法について、図面を参照しながら説明する。なお、図面で同じ符号が付いたものは、説明を省略する場合もある。また、図面は、理解しやすくするためにそれぞれの構成要素を主体に模式的に示しており、形状などについては正確な表示ではない。
（第１の実施の形態）
図１に本実施の形態にかかる半導体装置実装構造体１０の概略断面図を示す。図１に示すように半導体装置実装構造体１０は一方の主面１１ａに電極部１１ｂを配列した半導体装置１１と、半導体装置１１の電極部１１ｂとはんだバンプ１２により電気的に接続される基板電極部１３ａを有する回路基板１３とを備えている。そして、回路基板１３は、半導体装置１１の当該回路基板１３に対する投影面の外周１３ｂの少なくとも一部に形成され、当該半導体装置１１側表面１４ａにはんだ層１４ｂを有する固定電極部１４と、はんだ層１４ｂおよび半導体装置１１の側面１１ｃの少なくとも一部を接着する接着剤１５とを備えている。
すなわち、図１に示すように半導体装置１１は回路基板１３とはんだバンプ１２により電気的に、かつ機械的に接続されている。しかしながら、半導体装置実装構造体１０が組み込まれた機器などが落下などの衝撃を受けた場合、はんだバンプ１２により接続された部分への衝撃が緩和されるように半導体装置１１の側面１１ｃの側面の一部１１ｄが接着剤により回路基板１３上の固定電極部１４に機械的に接続されている。このような構成にすると、半導体装置実装構造体１０を構成する半導体装置１１および回路基板１３を接続しているはんだバンプ１２により接続された部分の耐衝撃力が増し強固になる。
ところで、半導体装置１１の側面１１ｃの側面の一部１１ｄを接着剤１５により回路基板１３に接続する側面１１ｃの領域を増やせば増やすほど、半導体装置実装構造体１０の耐衝撃力は増加するが、例えば搭載した半導体装置１１が特性不良であることが検査などにより判った場合にリペアやリワークをする作業が繁雑になる。したがって、半導体装置１１および回路基板１３が接着剤１５により接着される領域は必要十分な領域に制限する方が製造工程およびリペア、リワークでの作業が容易になる。なお、固定電極部１４は投影面の外周１３ｂをまたいで備えても、投影面の外周１３ｂから所定の幅だけ外側に備えてもいずれでもよく、接着剤１５が塗布される領域の全部または一部が投影面の外側に存在すればよい。
図２に本実施の形態にかかる半導体装置実装構造体１０の平面図を示す。図２に示すように半導体装置１１の側面１１ｃのうち対向する１対の側面１１ｃにおいて、側面１１ｃの側面の一部１１ｄが固定電極部１４と接着剤１５により接着され固定されている。図２においてＡ−Ａ線による概略断面図は、図１と同じ構成の概略断面図である。このような接着をすることにより、半導体装置実装構造体１０が必要な耐衝撃力を確保できれば、製造工程やリペア、リワークをする作業も容易な構成を実現できる。
図３に本実施の形態にかかる他の半導体装置実装構造体２０の平面図を示す。図３に示すように半導体装置１１の側面１１ｃのうち対向する２対の側面１１ｃにおいて、側面１１ｃの側面の一部１１ｄが固定電極部１４と接着剤１５により接着され固定されている。このような接着をすることにより、半導体装置実装構造体２０は図２の半導体装置実装構造体１０に比べてさらに強い耐衝撃力を確保でき、しかも製造工程やリペア、リワークをする作業も容易な構成を実現できる。
なお、図３で半導体装置１１の側面１１ｃの連続した領域全てを接着剤１５で接着する構成では強い耐衝撃力を確保できるが、基板電極部１３ａからの配線（図示せず）の引き出しが回路基板１３の基板表面１３ｃから引き出すことができず、回路基板１３は多層回路基板を用いる構成となってしまう。しかしながら、相対向する１対の側面１１ｃ全面にわたり接着剤１５で接着する構成の場合には、強い耐衝撃力を確保しつつ回路基板１３に多層回路基板を用いずに配線を引き出すことができる。
図４に本実施の形態にかかる他の半導体装置実装構造体３０の平面図を示す。図４に示すように半導体装置１１の側面１１ｃのうち相隣接する２つの側面１１ｃが成す四隅において、対角関係にある１対または２対の隅１１ｅが接着剤１５ではんだ層１４ｂと接着されて固定されている。このような接着をすることにより、半導体装置実装構造体３０は図２の半導体装置実装構造体１０に比べてさらに強い耐衝撃力を確保でき、しかも製造工程やリペア、リワークをする作業も容易な構成を実現できる。
図３および図４の構成とすることにより、半導体装置実装構造体２０、３０は量産性良く接着剤１５の塗布を行うことができ、かつ半導体装置１１の中心部に対して対称に回路基板１３に接着剤１５で接着され固定されるので耐衝撃性に優れた半導体装置実装構造体２０、３０を実現することができる。
なお、図２から図４に示した半導体装置実装構造体１０、２０、３０は接着剤１５が接着される固定電極部１４が半導体装置１１の周囲に連続に配置されていないので、半導体装置１１とはんだバンプ１２により接続された基板電極部１３ａからの引き出し配線を回路基板１３内に埋め込まずに回路基板１３の表面を用いて引き出すことができる。また、接着剤１５により側面１１ｃが接着された領域を制限することにより、製造工程での接着剤１５の量を削減することができ、接着剤１５を塗布する工程の工数も削減することができる。ただし、半導体装置実装構造体１０、２０、３０が大きな耐衝撃力を保有することが必要なときは半導体装置１１の側面１１ｃを連続して全て接着剤１５により接着してもよく、この構成に対応した固定電極部１４を形成してもよい。
ところで、接着剤１５とはんだ層１４ｂとの接着強度が変化する強度変化温度は、半導体装置１１のリペア、リワークの作業性を容易にするために、はんだバンプ１２およびはんだ層１４ｂの融点よりも高いことが好ましい。このような構成とすることにより、はんだバンプ１２およびはんだ層１４ｂを融点の温度で加熱しても接着剤１５は強度変化温度に到達しないので、接着剤１５は半導体装置１１に接着した状態で回路基板１３から容易に取り外すことができる。なお、このときに接着強度が変化する強度変化温度は、熱可塑性の接着剤の場合には接着剤自体が加熱による可塑性により流動やのびが発生して接着強度が変化する温度であり、熱硬化性の接着剤の場合には熱劣化が発生して接着力が低下する温度である。
そこで、例えばエポキシ系樹脂を含む熱硬化性の接着剤１５を半導体装置１１および固定電極部１４に塗布して接着し熱硬化させる。このようにすると、リペア、リワークを行うときに接着剤１５は、まとまった状態で半導体装置１１とともに除去することができ、はんだバンプ１２およびはんだ層１４ｂの融点よりも高い温度に半導体装置１１を加熱することなく取り外しができる。したがって、リペア時に回路基板１３に応力が極力かからないようにすることができる。
なお、熱硬化性の接着剤に使用される樹脂はエポキシ系に限らず、オキセタン系樹脂、反応性アクリル系樹脂、シアネートエステル系樹脂、シリコーン系樹脂、ウレタン系樹脂、ポリエステル系樹脂、シアノアクリレート系樹脂などの樹脂を用いてもよい。このような熱硬化性樹脂を用いて耐衝撃力を高めることができるので、落下時などに回路基板１３に強い衝撃力が加わってもはんだバンプ１２は回路基板１３からの剥離を抑制することができる。
また、はんだ層１４ｂの融点は、はんだバンプ１２の融点以上である構成としてもよい。このような構成とすることにより、半導体装置１１の電極部１１ｂと回路基板１３の基板電極部１３ａとを電気的に接続するときに、加熱温度を選択すればはんだ層１４ｂを溶融することなく電極部１１ｂと基板電極部１３ａとをはんだバンプ１２により電気的に接続することができる。すなわち、半導体装置１１を回路基板１３に実装するときにはんだ層１４ｂを安定な状態に保ったままで実装することができる。
一方、半導体装置１１を回路基板１３から取り外すときには、先にはんだバンプ１２が溶融した状態で電極部１１ｂと基板電極部１３ａとが接続解除可能な状態としたのち、さらに加熱してはんだ層１４ｂを溶融する。そして、接着剤１５と固定電極部１４とを分離することができるようにして半導体装置１１を回路基板１３から取り外すことができるので、回路基板１３に応力が極力かからないようにすることができる。なお、はんだバンプ１２とはんだ層１４ｂとを同じはんだ材料で構成しても、はんだ自身の溶融状態ではんだ自身の表面張力などが働くので、半導体装置１１の回路基板１３上の位置はほとんど変わることなく、応力が極力かからない状態で半導体装置１１は回路基板１３から取り外すことができる。
また、図１に示すようにはんだ層１４ｂの面積は、固定電極部１４の面積以上であることが好ましい。もし、はんだ層１４ｂの面積が固定電極部１４の面積よりも小さいと接着剤１５が固定電極部１４と直接接着されるので、半導体装置１１をリペア、リワークするときにはんだ層１４ｂが溶融しても、固定電極部１４と接着剤１５との接着力が十分に弱められることがなく残存する。このような状態で半導体装置１１を回路基板１３から取り外そうとすると回路基板１３に応力が加わることがあり固定電極部１４などを含めて回路基板１３にダメージを与えることがある。しかしながら、はんだ層１４ｂの面積は、固定電極部１４の面積以上であるように構成すると固定電極部１４と接着剤１５との接着力が十分に弱められるので、半導体装置１１がリペア時に容易に回路基板１３から取り外すことができ、かつリペア時に回路基板１３に応力が極力かからないようにすることができる。
本実施の形態により上記で説明した半導体装置実装構造体は、回路基板上に半導体装置が実装されたときには耐衝撃性に優れ、リペア、リワークを行うときにははんだバンプを溶融することに加えて固定電極部の表面のはんだ層を溶融するだけで容易に半導体装置を回路基板から取り外すことができる。また、接着剤は半導体装置の側面の一部に塗布しているだけであるので量産性に優れ、かつリペア後の回路基板上に接着剤などの残渣が残らず、リペア時の応力も極力かからないようにすることができる。
次に本実施の形態にかかる半導体装置実装構造体の製造方法について説明する。図５（ａ）から（ｄ）は半導体装置実装構造体１０の製造方法を示す概略断面図である。本製造方法は、電極部形成工程と、接続工程と、固定工程とを有する方法である。そして、図５（ａ）および（ｂ）に示すように電極部形成工程は、半導体装置１１が有する電極部１１ｂがはんだバンプ１２により電気的に接続される基板電極部１３ａと当該半導体装置１１を実装する実装面積（図示せず）の外周（図示せず）の一部をはんだ層１４ｂで被覆した固定電極部１４とを回路基板１３に形成する工程である。すなわち、通常の基板電極部１３ａが形成された回路基板１３に半導体装置１１を回路基板１３に固定するための固定電極部１４を形成している。ここで、固定電極部１４は、例えば基板電極部１３ａと同時にパターニングにより形成されている。そしてそののち、固定電極部１４の表面１４ａにはんだ層１４ｂが形成される。
図５（ｂ）は、例えば一方の主面１１ａにはんだバンプ１２を形成したＢＧＡパッケージからなる半導体装置１１を回路基板１３に接続しようとしている図を示している。ここで、半導体装置１１は真空ピンセット２１で回路基板１３まで運ばれる。
図５（ｃ）に示す接続工程は、電極部１１ｂと基板電極部１３ａとをはんだバンプ１２により電気的に接続する工程である。すなわち、半導体装置１１の一方の主面１１ａに配列された電極部１１ｂと回路基板１３の基板電極部１３ａとをはんだバンプ１２により電気的に接続している。
そして、図５（ｄ）に示す固定工程は、半導体装置１１の側面１１ｃの少なくとも一部とはんだ層１４ｂの表面１４ａとを接着剤１５により接着固定する工程である。なお、接着剤１５は、はんだバンプ１２およびはんだ層１４ｂの融点よりも高い強度変化温度を持つものを使用しており、ここでは、例えば熱硬化性のエポキシ系樹脂を使用して、半導体装置１１を回路基板１３に固定している。このような方法により、半導体装置実装構造体１０は製造される。
なお、半導体装置実装構造体１０から半導体装置１１を取り外すときには、はんだバンプ１２およびはんだ層１４ｂの融点よりも高く接着剤１５の強度変化温度よりも低い温度ではんだバンプ１２およびはんだ層１４ｂを加熱すれば、半導体装置１１は接着剤１５を付けたまま回路基板１３から取り外すことができる。
このような方法とすることにより、耐衝撃性と量産性に優れ、かつリペア、リワークが容易で、リペア後の回路基板上に接着剤などの残渣が残らず、リペア時の応力も極力かからない半導体装置実装構造体を容易に製造することができる。
（第２の実施の形態）
図６（ａ）および（ｂ）に本実施の形態にかかる半導体装置実装構造体からの半導体装置の剥離方法について半導体装置実装構造体の概略断面図を示す。本剥離方法は半導体装置実装構造体において、回路基板に対してはんだバンプにより電気的、かつ機械的に接続され、側面の一部が接着剤により機械的に接着された半導体装置を半導体装置実装構造体から取り外す方法に関するものである。
すなわち、図６（ａ）に示すように第１の実施の形態において説明した半導体装置実装構造体１０において、はんだバンプ１２およびはんだ層１４ｂをその融点以上に加熱し、接着剤１５により接着された半導体装置１１を回路基板１３の固定電極部１４から剥離することにより取り外す方法である。図６（ａ）では半導体装置実装構造体１０の回路基板１３側をヒータ２２上に載せてはんだバンプ１２およびはんだ層１４ｂを加熱して溶かしたのち、半導体装置１１は真空ピンセット２１により上部に引き上げられている。そして、図６（ｂ）に示すようにさらに半導体装置１１を上部に引き上げると、半導体装置１１は、例えば熱硬化性の樹脂材料からなる接着剤１５を側面１１ｃの一部に付けたままで回路基板１３から取り外すことができる。このときに、はんだバンプ１２と電極部１１ｂの付着性およびはんだ層１４ｂと固定電極部１４との付着性を良くしておくと、図６（ｂ）に示すようにはんだバンプ１２のはんだ材料の一部が、基板電極部１３ａ上にほとんど残らず、固定電極部１４の上のはんだ層１４ｂが半導体装置１１を実装する前と同様に残った状態とすることができる。
このような方法とすることにより、リペア、リワークを行うときに接着剤１５は、まとまった状態で半導体装置１１とともに除去することができ、はんだバンプ１２およびはんだ層１４ｂの融点よりも高い温度に半導体装置１１を加熱することなく取り外しができる。したがって、リペア時に回路基板１３に応力が極力かからないようにすることができる。
なお、第１および第２の実施の形態において半導体装置および回路基板は、半導体装置の側面の一部を接着剤で接着している状態で説明をしたが、耐衝撃力を非常に重要視する場合は、半導体装置の側面の連続した領域全てを接着剤により回路基板に接着して半導体装置実装構造体の耐衝撃力を増強してもよい。このような構成としても、半導体装置実装構造体から半導体装置を剥離する場合、はんだバンプおよびはんだ層を加熱することにより容易に半導体装置を取り外すことができる。したがって、リペア時に回路基板に応力が極力かからないようにすることができ、リペア、リワークを行うときに接着剤は、まとまった状態で半導体装置とともに除去することができる。しかも、はんだバンプおよびはんだ層の融点よりも高い温度に半導体装置を加熱することなく取り外しをすることができる。
本発明の半導体装置実装構造体は、高密度実装に適したパッケージを使用した半導体装置を回路基板に耐衝撃性と量産性に優れた構成で実装でき、かつリペア、リワークが容易であるので薄型化・小型化が要求される電子機器などの分野に有用である。
本発明の第１の実施の形態にかかる半導体装置実装構造体の概略断面図 本発明の第１の実施の形態にかかる半導体装置実装構造体の平面図 本発明の第１の実施の形態にかかる他の半導体装置実装構造体の平面図 本発明の第１の実施の形態にかかるさらに他の半導体装置実装構造体の平面図 （ａ）から（ｄ）は本発明の第１の実施の形態にかかる半導体装置実装構造体の製造方法を示す概略断面図 （ａ）および（ｂ）は本発明の第２の実施の形態にかかる半導体装置実装構造体からの半導体装置の剥離方法について示す半導体装置実装構造体の概略断面図 従来の一般的なＢＧＡパッケージと回路基板とを接続した半導体装置実装構造体の実装構造を模式的に示す断面図であり、（ａ）は通常の実装状態を示す断面図、（ｂ）は半導体装置実装構造体を落下させた場合の実装構造の挙動を示す断面図 （ａ）および（ｂ）は従来の半導体装置実装構造体を示す断面図
符号の説明
１０，２０，３０ 半導体装置実装構造体
１１ 半導体装置
１１ａ 一方の主面
１１ｂ 電極部
１１ｃ 側面
１１ｄ 側面の一部
１１ｅ 隅
１２ はんだバンプ
１３ 回路基板
１３ａ 基板電極部
１３ｂ 投影面の外周
１３ｃ 基板表面
１４ 固定電極部
１４ａ 表面
１４ｂ はんだ層
１５ 接着剤
２１ 真空ピンセット
２２ ヒータ

Claims (8)

  1. 一方の主面に電極部を配列した半導体装置と、
    前記半導体装置の前記電極部とはんだバンプにより電気的に接続される基板電極部を有する回路基板とを備え、
    前記回路基板は、
    前記半導体装置の当該回路基板に対する投影面の外周の少なくとも一部に形成され、当該半導体装置側表面にはんだ層を有する固定電極部と、
    前記はんだ層および前記半導体装置の側面の少なくとも一部を接着する接着剤とを備えることを特徴とする半導体装置実装構造体。
  2. 前記接着剤と前記はんだ層との接着強度が変化する強度変化温度は、前記はんだバンプおよび前記はんだ層の融点よりも高いことを特徴とする請求項１に記載の半導体装置実装構造体。
  3. 前記はんだ層の融点は、前記はんだバンプの融点以上であることを特徴とする請求項１または２に記載の半導体装置実装構造体。
  4. 前記側面のうち対向する１対または２対において、前記側面の一部が前記接着剤で前記はんだ層と接着されていることを特徴とする請求項１から３のいずれか１項に記載の半導体装置実装構造体。
  5. 前記側面のうち相隣接する２つの側面が成す四隅において、対角関係にある１対または２対の隅が前記接着剤で前記はんだ層と接着されていることを特徴とする請求項１から３のいずれか１項に記載の半導体装置実装構造体。
  6. 前記はんだ層の面積は、前記固定電極部の面積以上である請求項１から５のいずれか１項に記載の半導体装置実装構造体。
  7. 請求項１から６のいずれか１項に記載の半導体装置実装構造体において、
    前記はんだバンプおよび前記はんだ層の融点以上に加熱し、前記接着剤により接着された前記半導体装置を前記固定電極部から剥離することを特徴とする半導体装置の剥離方法。
  8. 半導体装置が有する電極部がはんだバンプにより電気的に接続される基板電極部と、当該半導体装置を実装する実装面積の外周の一部をはんだ層で被覆した固定電極部とを回路基板に形成する電極部形成工程と、
    前記電極部と前記基板電極部とをはんだバンプにより電気的に接続する接続工程と、
    前記半導体装置の側面の少なくとも一部と前記はんだ層の表面とを接着剤により接着固定する固定工程とを有することを特徴とする半導体装置実装構造体の製造方法。
JP2007158258A 2007-06-15 2007-06-15 半導体装置実装構造体およびその製造方法ならびに半導体装置の剥離方法 Pending JP2008311459A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007158258A JP2008311459A (ja) 2007-06-15 2007-06-15 半導体装置実装構造体およびその製造方法ならびに半導体装置の剥離方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007158258A JP2008311459A (ja) 2007-06-15 2007-06-15 半導体装置実装構造体およびその製造方法ならびに半導体装置の剥離方法

Publications (1)

Publication Number Publication Date
JP2008311459A true JP2008311459A (ja) 2008-12-25

Family

ID=40238810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007158258A Pending JP2008311459A (ja) 2007-06-15 2007-06-15 半導体装置実装構造体およびその製造方法ならびに半導体装置の剥離方法

Country Status (1)

Country Link
JP (1) JP2008311459A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011004542A1 (ja) * 2009-07-08 2011-01-13 パナソニック株式会社 電子部品ユニット及び補強用接着剤
US9682539B2 (en) 2012-07-30 2017-06-20 Erich Thallner Substrate composite, method and device for bonding of substrates

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011004542A1 (ja) * 2009-07-08 2011-01-13 パナソニック株式会社 電子部品ユニット及び補強用接着剤
JP2011018714A (ja) * 2009-07-08 2011-01-27 Panasonic Corp 電子部品ユニット及び補強用接着剤
US8686299B2 (en) 2009-07-08 2014-04-01 Panasonic Corporation Electronic element unit and reinforcing adhesive agent
US9682539B2 (en) 2012-07-30 2017-06-20 Erich Thallner Substrate composite, method and device for bonding of substrates

Similar Documents

Publication Publication Date Title
JP4729963B2 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
JP4219951B2 (ja) はんだボール搭載方法及びはんだボール搭載基板の製造方法
US7969028B2 (en) Semiconductor device mounting structure, manufacturing method, and removal method of semiconductor device
JP5899517B2 (ja) 部品実装基板の製造方法及び製造システム
JP6057224B2 (ja) 部品実装構造体
US7993984B2 (en) Electronic device and manufacturing method
JP2008300538A (ja) プリント回路板、プリント回路板の製造方法および電子機器
WO2006112384A1 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
JPWO2009038169A1 (ja) 半導体装置及びその製造方法
WO2007099866A1 (ja) 電子部品実装体、ハンダバンプ付き電子部品、ハンダ樹脂混合物、電子部品の実装方法、および電子部品の製造方法
JP2005191156A (ja) 電気部品内蔵配線板およびその製造方法
JP2006066808A (ja) 電極気密封止を用いた高信頼性半導体装置
JP2009021465A (ja) 半導体装置実装構造体およびその製造方法ならびに半導体装置の剥離方法
WO2012032840A1 (ja) 電子部品の表面実装方法及び電子部品が実装された基板
JP2008311459A (ja) 半導体装置実装構造体およびその製造方法ならびに半導体装置の剥離方法
JP4702271B2 (ja) 導電性バンプの形成方法
JP2010283215A (ja) 電子装置および電子装置を製造する方法
JP2017022190A (ja) 実装構造体
JP2006100457A (ja) 電子装置及びその製造方法
JP7196936B2 (ja) 半導体装置用配線基板の製造方法、及び半導体装置用配線基板
JP2009123941A (ja) 電子部品及びその製造方法
WO2012070381A1 (ja) 実装構造及び実装方法
JP2008130992A (ja) 実装構造体とその製造方法および半導体装置とその製造方法
JP4989528B2 (ja) 表面実装デバイスの実装構造体、そのリペア方法およびプリント基板
JP4453533B2 (ja) 電子部品接続用突起電極およびその製造方法