JP2006066808A - 電極気密封止を用いた高信頼性半導体装置 - Google Patents

電極気密封止を用いた高信頼性半導体装置 Download PDF

Info

Publication number
JP2006066808A
JP2006066808A JP2004250443A JP2004250443A JP2006066808A JP 2006066808 A JP2006066808 A JP 2006066808A JP 2004250443 A JP2004250443 A JP 2004250443A JP 2004250443 A JP2004250443 A JP 2004250443A JP 2006066808 A JP2006066808 A JP 2006066808A
Authority
JP
Japan
Prior art keywords
substrate
electrodes
semiconductor device
frame structure
bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004250443A
Other languages
English (en)
Other versions
JP4095049B2 (ja
Inventor
Tadatomo Suga
唯知 須賀
Hisahiro Ito
寿浩 伊藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Toshiba Corp
Rohm Co Ltd
Fujitsu Ltd
NEC Corp
Oki Electric Industry Co Ltd
Sharp Corp
Sanyo Electric Co Ltd
Sony Corp
Panasonic Holdings Corp
Original Assignee
Renesas Technology Corp
Toshiba Corp
Rohm Co Ltd
Fujitsu Ltd
NEC Corp
Oki Electric Industry Co Ltd
Sharp Corp
Sanyo Electric Co Ltd
Sony Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp, Toshiba Corp, Rohm Co Ltd, Fujitsu Ltd, NEC Corp, Oki Electric Industry Co Ltd, Sharp Corp, Sanyo Electric Co Ltd, Sony Corp, Matsushita Electric Industrial Co Ltd filed Critical Renesas Technology Corp
Priority to JP2004250443A priority Critical patent/JP4095049B2/ja
Priority to US11/212,912 priority patent/US7301243B2/en
Priority to CNB2005100976217A priority patent/CN100401504C/zh
Priority to TW094129679A priority patent/TWI280652B/zh
Priority to KR1020050080144A priority patent/KR100743272B1/ko
Publication of JP2006066808A publication Critical patent/JP2006066808A/ja
Application granted granted Critical
Publication of JP4095049B2 publication Critical patent/JP4095049B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/20—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device gaseous at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/90—Methods for connecting semiconductor or solid state bodies using means for bonding not being attached to, or not being formed on, the body surface to be connected, e.g. pressure contacts using springs or clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

【課題】 半導体チップが配線基板に電気的接続された半導体装置であって、分解が容易でリペアやリサイクルに有利で、高い信頼性を有する半導体装置を提供する。
【解決手段】 半導体チップ上に形成された電極および配線基板上に形成された電極を真空または電極と反応しないガスを封止した枠構造を用いて封止することによって、封止樹脂を用いることなく、これらの電極が酸素や水分からの攻撃により劣化することを防止し、さらに、半導体チップ上に形成された電極と配線基板上に形成された電極とを接触により電気的接続を達成することによって、分離可能性を向上させる。
【選択図】 なし。

Description

本発明は、封止材料を用いることなく、枠構造により基板上に形成された電極を封止することによって電極の劣化が防止され、高い信頼性を有する半導体装置に関する。
従来、半導体チップを配線基板上へ実装して半導体装置を作製するには、半導体チップ上のボンディングパッドと配線基板上のリード間を金属細線で結線して電気的に接続するワイヤーボンディング技術が用いられてきたが、近年、電子機器に対する小型化および軽量化の要望や半導体素子の接続端子数の増大に対処するために、半導体チップの表面の電極に突起電極（以下、「バンプ」という。）を形成し、フェースダウン方式で配線基板上に直付けするフリップチップ実装技術が用いられている。
このフリップチップ実装技術では、半導体チップ上に形成された複数の電極にハンダやＡｕなどの金属材料を用いてバンプを形成し、これら複数のバンプと配線基板上に形成された対応する複数の電極とを位置合わせをした後、加熱圧接する。半導体装置の信頼性を高めるために、半導体チップと配線基板との間には、周囲環境からの悪影響、例えば、酸素や水分による酸化から電極を保護するための封止樹脂として機能し、また、加熱圧接後の冷却時に半導体チップと配線基板との熱膨張率差により生じた熱応力でバンプが破壊することを防止する熱応力緩衝材として機能するアンダーフィル材が供給される。
アンダーフィル材の供給方法としては、バンプを形成した半導体チップを配線基板に加熱圧接した後に液状の樹脂を半導体チップと配線基板との間に充填する方法と、液状の樹脂や樹脂フィルムを先に基板に供給した後、半導体チップを配線基板に接合する方法がある。
しかしながら、いずれの方法でも、アンダーフィル材を供給する工程が必要であり、アンダーフィル材の保管や使用期限の制約もあることから、作業効率の低下やコストの上昇等の問題があった。
また、環境負荷をいかに低減するかという観点から、エレクトロニクスにおける実装基板などの多くの部品を接合した製品から部品を分解回収して、リサイクルすることが課題となっているが、アンダーフィル材を使用した場合、分解時にアンダーフィル材の除去が困難であった。
さらに、半導体装置の薄型化にともない、半導体チップと配線基板との間隔が狭くなり、基板上に形成される配線間の狭ピッチ化が進むにつれ、樹脂を配線間に十分に充填することが困難になってくる。
そこで、アンダーフィル材のごとき樹脂を使用せずに、半導体チップおよび配線基板上の電極の劣化を防止し、半導体チップと配線基板との間の熱応力を緩衝して、半導体装置の信頼性を確保する手段を検討する必要がある。
アンダーフィル材を使用せずに、バンプを有する半導体チップと配線基板との間の熱応力を緩衝する手段として、例えば、特許第３１１２６９２６号明細書（特許文献１）には、半導体チップに形成されたバンプの周囲下部に低弾性層を設けて熱応力を緩衝する構造が開示されている。
また、バンプ自体に弾力性を付与して熱応力を緩衝することも行われている。例えば、特開平１１−２１４４４７号公報（特許文献２）や特開２００１−１５６０９１号公報（特許文献３）には、ハンダバンプ内部にボイドを形成することによって熱応力を緩衝する構造が開示されている。特開平１１−２３３６６９号公報（特許文献４）には、ポリイミドやアクリル等の感光樹脂よりなるコアにＮｉメッキ等を施したバンプを形成し、樹脂の弾力性を利用して熱応力を緩衝する構造が開示されている。特開２０００−３２０１４８号公報（特許文献５）には、ハンダ接合部にＵ字型の弾性部材を用いて、集積回路と実装基板との間に発生する熱応力を緩衝する構造が開示されている。
さらに、１０μｍピッチを下回る微細な接合では、バンプ接続が困難になり、また、接合部に異種材料が存在すると接合時の拡散反応によって接合部の材質が変化して信頼性を確保できなくなるので、接合部から異種材料を排除して半導体チップ上に形成された電極と配線基板上に形成された電極とを直接接触させるバンプレス構造を採用する必要がでてくる。
同じ材質の基板同士を接合する場合（例えば、Ｓｉチップ同士を接合する場合やＳｉチップをＳｉインターポーザ基板へ実装する場合）には、熱応力の発生を考慮する必要はないが、異なる材質の基板を接合する場合（例えば、Ｓｉチップをプリント配線基板の樹脂基板へ実装する場合）、バンプレス構造において接合部にかかる応力は２つの基板の両者の変形により緩衝することとなるため、基板自体が弾力性を有するように基板をできる限り薄型化する。
現在、厚さ５０μｍの薄型Ｓｉウェハーが大量生産され、さらに３０μｍ以下の厚さのウェハーが開発されている。
しかしながら、上記の従来の技術においては、アンダーフィル材を用いることなく、アンダーフィル材の有する応力緩衝機能を達成することはできるが、電極の劣化を防止する封止機能についての検討はされていない。
さらに、エレクトロニクスの分野において、リペア、リワークという歩留りの向上に関わる短期的視点からの課題およびリサイクル、リユースといった循環経済社会における製造業の根幹に関わる長期的な視点からの課題として、分離可能な実装技術の開発が重要視されつつあるが、従来の実装技術では、半導体チップの電極と配線基板の電極とを接合することによって半導体装置を作製しているので、半導体チップを配線基板から分離したときに電極が破損して、半導体チップや配線基板を再利用することが困難であった。
特許第３１１２６９２６号明細書 特開平１１−２１４４４７号公報 特開２００１−１５６０９１号公報 特開平１１−２３３６６９号公報 特開２０００−３２０１４８号公報
そこで、本発明の目的は、半導体チップが配線基板に実装された半導体装置であって、封止樹脂を用いることなく、高い信頼性を有する半導体装置を提供することにあり、さらに、高い信頼性を保持しつつ、半導体チップと配線基板とを容易に分離することが可能な半導体装置を提供することにある。
本発明は、１または複数の電極が形成された第１の基板と、１または複数の電極が形成された第２の基板と、枠構造とを含み、
第１の基板上に形成された１または複数の電極の各々が第２の基板上に形成された対応する１または複数の電極の各々に電気的接続し、
枠構造が第１および第２の基板上に形成された電極を取り囲み、これによってこれらの電極が気密封止され、
第１の基板と第２の基板とが枠構造を介して接合されている半導体装置を提供する。
本発明において、第１の基板および第２の基板の組合せには、Ｓｉ基板−Ｓｉ基板（半導体チップ同士、半導体チップとインターポーザ）、Ｓｉ基板−プリント配線基板（フレキシブル基板も含む。）、Ｓｉ基板−化合物半導体基板（ＧａＡｓ、ＩｎＰ等の基板）、化合物半導体基板とプリント配線基板の組合せ等が含まれる。上記組み合わせにおいて、いずれの基板を第１の基板としてもよい。
本発明の半導体装置において、この枠構造内部は真空であるか、または、その内部に窒素または不活性ガスまたはそれらの混合物のいずれかが封止されている。これにより、半導体チップおよび配線基板上に形成された電極が酸素や水分により劣化しないように保護して、電気的接続の破壊を防止する。
本発明において「真空」とは、大気圧よりも低い圧力状態を意味する。また、「不活性ガス」として、アルゴン等の希ガスが挙げられる。
本発明による半導体装置は、第１の基板上に形成された１または複数の電極の各々と第２の基板上に形成された対応する１または複数の電極の各々とが接合されることなく、電極同士の接触によって電気的接続が達成されていることを特徴とする。
さらに、本発明の半導体装置は、枠構造が第１の基板および第２の基板の少なくとも一方の基板に分離可能に接合されていることを特徴とする。
本発明の半導体装置において、半導体チップ上に形成された電極と配線基板上に形成された電極とが接合されずに電極同士の接触で電気的接続が達成されているので、半導体チップと配線基板とを枠構造を介して分離可能に接合すれば、電極を破損せずに容易に分解することができ、半導体装置のリペアやリサイクルなどを行うのに有利である。
また、上記したごとく、本発明の半導体装置において、電極が枠構造により気密封止されているので、半導体チップの電極と配線基板の電極とが単に接触によって電気的接続されている場合であっても、酸素や水分によって電極の接触部が劣化して電気的接続が破壊されることがない。
枠構造を接合する方法は、枠構造や枠構造を接合する基板の材質に依存するが、枠構造を分離可能に接合できれば、いずれの接合方法を用いてもよい。例えばハンダ材により枠構造を接合することができる。
かくして、配線基板から半導体チップを分離する際に電極を破損することがなく、前記配線基板やチップを再利用することが可能となる。
本発明の半導体装置において、第１の基板および第２の基板上に形成された電極の表面を清浄化処理することができる。
本発明において、電気的接続を接触により達成しているので、接触抵抗を下げるために、接触表面上の酸化物や吸着した有機物等を除去して、接触表面を清浄化することが有効である。
清浄化すべき接触表面に、真空中でプラズマ、加速したイオンビームや高速原子ビーム（ＦＡＢ）またはラジカルビームやレーザなどのエネルギー波を照射することによって、酸化物や有機物等を除去する。この清浄化処理は、真空中で上記エネルギー波を所定の領域に照射することができる装置であればいずれの装置を用いても行うことができる。
本発明による第１の実施形態の半導体装置は、第１の基板上に形成された１または複数の電極の各々と第２の基板上に形成された対応する１または複数の電極の各々とが、弾力性を有するバンプを介して電気的接続されていることを特徴とする。
通常、基板上の電極にバンプを形成するとバンプ高さにバラツキが生じる。気密封止用の枠構造を有しない従来の半導体装置の場合には、バンプと対応する電極とをハンダ接合することによって電気的接続を達成するために、バンプ高さのバラツキはハンダ層の厚みにより吸収される。
一方、本発明による半導体装置は、枠構造を基板に接合するため、バンプ高さにバラツキがあると、充分な気密封止を確保しつつ、バンプと対応する電極との電気的接続を達成することができない。しかしながら、枠構造とバンプとではパターンが異なるため、平坦化処理でそれらの高さを揃えることが困難である。さらに、１の基板上で枠構造とバンプの高さを揃えることができたとしても、他方の基板上の電極表面と枠構造に対応するパターン面の高さに差異があれば、枠構造とバンプの高さを理想的な高さに揃えて、充分な気密封止および確実な電気的接続を達成することは困難である。
そこで、本発明の第１の実施形態の半導体装置においては、弾力性を有するバンプを用い、この弾力性によりバンプ高さのバラツキを吸収する。
また、本発明によれば、枠構造を基板に接合すると、弾力性を有するバンプは圧縮されて対応する電極に接触するので、バンプを対応する電極に接合しなくても、電気的接続を達成することが可能である。なお、枠構造を基板に接合することによって半導体装置を構成するので、従来の半導体装置のようにバンプを対応する電極に接合しなくても、半導体装置を構成することができる。
この第１の実施形態において、上記の弾力性を有するバンプのばね定数は、例えば、１０００Ｎ／ｍ以下のごとく小さいことを特徴とする。バンプのばね定数が小さいので、半導体チップを配線基板に実装する際にバンプが圧縮されたとき、バンプの反作用により半導体チップおよび配線基板上に形成された電極に加わる応力が低減し、電極下部に形成された配線層にダメージを与えることがなく、電極半導体装置の信頼性をさらに向上させることができる。
本発明による第２の実施形態の半導体装置は、第１の基板上に形成された１または複数の電極の各々と第２の基板上に形成された対応する１または複数の電極の各々とが、バンプレス構造により電気的接続されていることを特徴とする。
電極が高密度化／微細化すると、第１の実施形態で用いたようなバンプを形成することは非常に困難である。また、接合時の拡散反応による材質変化を防止して信頼性を確保するためには、電極間から異種材料を排除することが好ましい。
そこで、本発明の第２の実施形態の半導体装置においては、バンプを用いずに直接電極同士を接触させることによって、電気的接続を達成する。
この実施形態においては、枠構造と電極の高さを化学的機械研磨等の技術を用いて平坦化処理で揃えることができるので、充分な気密封止を確保しつつ、確実な電気的接続を達成することが可能である。
この第２の実施形態において、第１の基板および第２の基板の少なくとも一方の基板の厚さ、または第１の基板および第２の基板の両方の基板の厚さを５０μｍ以下とする。
第２の実施形態では、第１の実施形態とは異なり、２つの基板上に形成された電極の間の接触部がバンプレス構造で構成されているため、２つの基板間の熱膨張率差に起因する熱応力は基板の変形で緩衝することになる。したがって、半導体装置の信頼性を確保するために、基板をできる限り薄型化する必要がある。また、電極同士を直接接触させるため、電極高さに分布がある場合でも、基板を薄型化すれば基板自体が弾力性を有することとなり、電極同士の直接接触を保証することができる。
本発明によれば、半導体チップおよび配線基板上に形成された電極を取り囲む枠構造を形成し、この枠構造により電極を気密封止するので、封止樹脂を用いることなく電極の劣化を防止することができ、高い信頼性を有する半導体装置を得ることが可能である。
さらに、電極同士を接合せずに電極間の接触だけで電気的接続を達成し、さらに、上記の枠構造を分離可能に基板に接合するので、基板の分離が容易になり、再利用が可能となる。
第１の実施形態：
本発明による第１の実施形態の半導体装置は、第１の基板を第２の基板に実装することによって作製され、第１の基板上に形成された電極と第２の基板上に形成された電極とが、バンプを介して電気的接続していることを特徴とする。
具体例として、Ｓｉ基板を用いた半導体チップとＳｉ基板を用いたインターポーザとをバンプ接続した半導体パッケージが挙げられる。
図１（ａ）に示すように、半導体チップ１のＳｉ基板１０上には、通常の材料および方法を用いて、１または複数の電極１１およびその他の回路（図示せず）が形成されている。
図１（ｂ）に示すように、インターポーザ２のＳｉ基板２０上には、１または複数の電極２１およびその他の回路（図示せず）が形成されている。さらに、１または複数の電極２１を取り囲む枠構造２３が形成されている。
図２に示すように、１または複数の電極２１の各々には弾力性を有するバンプ２２が接合されている。Ｓｉ基板１０上に形成された複数の電極１１の配置はＳｉ基板２０上に形成された複数の電極の配置と対応しているので、枠構造２３をＳｉ基板１０に接合して半導体チップ１をインターポーザ２に実装すると、Ｓｉ基板１０上に形成された１または複数の電極１１の各々がＳｉ基板２０上に形成された対応するバンプ２２の表面に接触して、電気的接続が達成される。
ここで、「対応する」とは、第１の基板を第２の基板に実装したとき、第１の基板上に形成された電極と第２の基板上に形成された電極とが電気的接続し得る位置関係にあることをいう。
図３は、インターポーザ２に形成された１組の電極およびバンプの断面図である。インターポーザ２は、Ｓｉ基板２０上に、通常の材料および方法を用いて、電極２１およびその他の回路を形成し、電極２１の上に電気的接続するための領域以外の領域に保護膜２４を形成することによって作製する。
電極２１上に直接バンプ２２を形成することもできるが、電極２１とバンプ２２との間での組成物の拡散防止や接着強度を向上させる目的で中間層２５を電極２１上に形成し、その上にバンプ２２を形成することが好ましい。
弾力性を有するバンプは、従来の方法、例えば、リソグラフィー技術を用いて基板に形成された電極上に積層することによって、または、バンプを別個に作製し、従来の接合技術または上記した常温接合技術を用いて基板に形成された電極上に接合することによって、バンプを電極上に形成することができる。
また、本発明において、弾力性を有すればいずれの形状のバンプも用いることができる。例えば、図３（ａ）に示すばねバンプ２２１、図３（ｂ）および（ｃ）に示す樹脂コアバンプ２２２および２２３、図３（ｄ）に示す中空バンプ２２４等を用いることができる。
図３（ａ）は、１つの具体例としてクランク形状のばね構造体を有するばねバンプ２２１を示しているが、Ｕ字型やらせん状のばね構造体を用いることができる。図３（ｂ）は、樹脂コアバンプの１つの具体例を示す。樹脂コアバンプ２２２は、樹脂コア２２２ａを電極２１上に配置し、その上に導電性被膜２２２ｂを形成して電気的接続を可能とする。また、図３（ｃ）は、樹脂コアバンプのもう一つの具体例を示す。この樹脂コアバンプ２２３は、複数の樹脂ビーズ２２３ａが導電体２２３ｂ中に分散した構造を有している。図３（ｄ）は、中空バンプの１つの具体例を示す。この中空バンプ２２４は、導電体のバンプの内部にボイドが形成された構造を有している。
具体的には、中間層２５上に、ポリイミド感光性樹脂を用いて樹脂コア２２２ａを形成し、電極２１と電気的接続を可能にするために、樹脂コア２２２ａの周囲にＮｉメッキにより導電性被膜２２２ｂを形成して樹脂コアバンプ２２２を形成する。
また、枠構造２３は、Ｓｎ、Ｐｂ、Ａｕまたはそれらの合金、Ｃｕ、またはＮｉ等、メッキで厚膜形成できる材料で形成することができる。また、枠構造形成後、その表面を接合しやすい材料で被覆することもできる。
枠構造２３の接合は、加熱接合、常温接合等の技術を用いて適宜行うことができる。例えば、枠構造２３をＮｉメッキにより形成した場合、ハンダ付けによりＳｉ基板１０に接合することができる。
図２に図示するように、Ｓｉ基板２０上に形成された枠構造２３をＳｉ基板１０に接合したときに、バンプ２２の表面がＳｉ基板１０上に形成された電極１１に接触して電気的接続を達成するように、枠構造２３の高さを調整する。そのためには、例えば、電極１１、バンプ２２および電極２１の高さの総和が枠構造２３の高さよりもわずかに高くなるように設定する。かくして、半導体チップ１をインターポーザ２に実装したとき、バンプ２２が圧縮され、バンプ２２の表面が基板上の電極に接触して、電気的接続が達成される。
従来技術により基板上に複数のバンプを接合したとき、バラツキによる基板内のバンプ高さの最大差は約１μｍであるので、半導体チップを複数のバンプが接合された配線基板に実装して、複数のバンプのすべてを電極に接触させるためには、最も高いバンプを少なくとも１μｍ圧縮することになる。このとき、従来のバンプを用いた場合、圧縮されたバンプの反作用により半導体チップおよび配線基板上に形成された電極パッド当りに加わる応力は約５０ｇｆであるが、半導体装置の小型化、薄型化の進行に伴い半導体チップや配線基板が薄型化された場合、前記応力が電極パッドに加われば半導体装置の故障につながるため、電極パッドに加わる応力を小さくする必要がある。
そこで、本発明において、複数のバンプおよび枠構造の高さの最大差を１μｍ以内とする。すなわち、半導体チップ１をインターポーザ２に実装したとき、最も高いバンプの最大圧縮量が１μｍになる。ここで、電極パッド当り加わる最大許容圧力を例えば１ｇｆに設定した場合、許容されるバンプのばね定数ｋは、１ｇｆ／１μｍ＝１０００Ｎ／ｍとなる。
すなわち、本発明において、バンプのばね定数が１０００Ｎ／ｍ以下であることが好ましい。
バンプのばね定数が小さいことにより、半導体チップを配線基板に実装してバンプを圧縮したとき、バンプの反作用により半導体チップおよび配線基板上に形成された電極に加わる応力を低減できるので、電極下部に形成された配線層にダメージを与えることがなく、半導体装置の信頼性をさらに向上させることができる。
枠構造２３をＳｉ基板１０に接合すると、Ｓｉ基板１０およびＳｉ基板２０上に形成された電極は枠構造２３により気密封止され、枠構造内部に空間３０が形成される。空間３０は真空、すなわち、大気圧よりも低い圧力状態に維持される。あるいは、空間３０には、電極と反応しないガス、例えば、窒素または、アルゴン等の不活性ガスまたはそれらの混合物が封止される。
電極の周囲は真空であるかまたは電極と反応しないガス雰囲気であるので、電極が劣化して、電気的接続が破壊されることがない。
これらのバンプ２２の表面がＳｉ基板１０上に形成された対応する複数の電極１１の各々に接触するように位置合わせをした後、Ｓｉ基板２０上に形成された枠構造２３を半導体チップ１０に接合することによって半導体チップ１をインターポーザ２に実装して、図２に示す第１の実施形態の半導体装置を作製する。
この実施形態において、真空中でアルゴン高速原子ビームを照射することができる洗浄装置（図示せず）中で、Ｓｉ基板１０上の電極１１の表面およびＳｉ基板２０上に形成した樹脂コアバンプ２２２の表面にアルゴン高速原子ビームを照射することによって表面上の酸化物や有機物等の付着物を除去して、これらの表面を清浄化することができる。
これにより、電極間の接触抵抗が低減される。
この実施形態において、Ｓｉ基板１０上に枠構造１２を形成し、この枠構造１２をＳｉ基板２０に接合することもできるし、枠構造をＳｉ基板１０およびＳｉ基板２０の両方の基板上に形成し、２つの枠構造同士を接合してもよい。また、弾力性を有するバンプ１２をＳｉ基板１０上に形成された電極１１に形成し、バンプ１２とＳｉ基板２０上に形成された電極２１とを接触させることによって電気的接続を達成することもできる。
第２の実施形態：
本発明による第２の実施形態の半導体装置は、第１の基板を第２の基板に実装することによって作製され、第１の基板上に形成された電極と第２の基板上に形成された電極とが、バンプレス構造により電気的接続していることを特徴とする。
具体例として、Ｓｉ基板を用いた半導体チップとＳｉ基板を用いたインターポーザとをバンプレス接続した半導体パッケージが挙げられる。
図４に示すように、半導体チップ１のＳｉ基板１０上には、通常の材料および方法を用いて、１または複数の電極１１およびその他の回路が形成されている。より具体的には、Ｓｉ基板１０上には、半導体素子の配線層１６が形成され、その上に絶縁層１７が形成されている。さらに、この上に導電金属等よりなる接地配線層１８が形成されている。
絶縁層１７および接地配線層１８には、配線層１６に達するスルーホールが形成され、このスルーホール内に形成された接続配線により電極１１は配線層１６と電気的接続している。
また、接地配線層１８には、絶縁層１７に達するスルーホールが形成され、このスルーホール内に形成された枠構造１３により１または複数の電極１１が取り囲まれている。
これらの枠構造１３は、Ｓｎ、Ｐｂ、Ａｕまたはそれらの合金、Ｃｕ、またはＮｉ等、メッキで厚膜形成できる材料で形成することができる。
また、枠構造１３の表面を接合しやすい材料で被覆することもできる。
インターポーザ２のＳｉ基板２０上にも、半導体チップ１と同様に、半導体素子の配線層２６、絶縁層２７および接地配線層２８が形成され、さらに、１または複数の電極２１を取り囲む枠構造２３が形成されている。
Ｓｉ基板１０上に形成された複数の電極１１の配置はＳｉ基板２０上に形成された複数の電極２１の配置と対応しているので、枠構造２１と枠構造２３とを接合して半導体チップ１をインターポーザ２に実装すると、Ｓｉ基板１０上に形成された１または複数の電極１１の各々がＳｉ基板２０上に形成された対応する１または複数の電極２１の各々に接触して、電気的接続が達成される。
枠構造同士の接合は、加熱接合、常温接合等の技術を用いて適宜行うことができる。例えば、枠構造１３および２３をＮｉメッキで形成した場合、ハンダ付けにより枠構造同士を接合することができる。
また、第２の実施形態において、第１の基板および第２の基板の少なくともいずれか一方の基板、望ましくは両方の基板の厚さをできる限り薄型化し、基板自体に弾力性を付与する。これにより、複数の電極１１の各々と複数の電極２１の各々との接触を保証することができ、また、２つの基板の材質が異なる場合であっても、熱応力を緩衝することができるので、半導体装置の信頼性を向上させることができる。例えば、基板の厚さを５０μｍ以下、好ましくは、３０μｍ以下とする。
枠構造１３と枠構造２３とを接合すると、電極１１および２１は枠構造により気密封止され、枠構造内部に空間３０が形成される。空間３０は真空、すなわち、大気圧よりも低い圧力状態に維持される。あるいは、空間３０には、電極と反応しないガス、例えば、窒素または、アルゴン等の不活性ガスまたはそれらの混合物が封止される。
電極の周囲は真空であるかまたは電極と反応しないガス雰囲気であるので、電極が劣化して、電気的接触が破壊されることがない。
この実施形態において、真空中でアルゴン高速原子ビームを照射することができる洗浄装置（図示せず）中で、Ｓｉ基板１０上の電極１１の表面およびＳｉ基板２０上に形成した電極２１表面にアルゴン高速原子ビームを照射することによって表面上の酸化物や有機物等の付着物を除去して、これらの表面を清浄化することができる。これにより、電極間の接触抵抗が低減される。
この実施形態において、Ｓｉ基板１０上にのみ枠構造１３を形成し、この枠構造１３をＳｉ基板２０に接合することもできるし、Ｓｉ基板２０上にのみ枠構造２３を形成し、この枠構造２３をＳｉ基板２０に接合することもできる。
本発明の半導体装置およびその製造方法について代表例を用いて説明してきたが、上記説明は単に本発明を例示するものであり、本発明を限定するものではない。
本発明の半導体装置に用いる半導体チップ（ａ）およびインターポーザ（ｂ）の上面図。 本発明の第１の実施形態の半導体装置の実装工程を説明する概略図。 本発明の半導体装置に用いる弾力性を有するバンプの断面図。 本発明の第２の実施形態の半導体装置を構成する２つの基板の断面図。
符号の説明
１・・・半導体チップ、
１０・・・Ｓｉ基板、
１１・・・電極、
１３・・・枠構造、
１６・・・配線層、
１７・・・絶縁層、
１８・・・接地配線層、
２・・・インターポーザ、
２０・・・Ｓｉ基板、
２１・・・電極、
２２・・・バンプ、
２２１・・・ばねバンプ、
２２２、２２３・・・樹脂コアバンプ、
２２４・・・中空バンプ、
２３・・・枠構造、
２４・・・中間層、
２５・・・保護膜、
２６・・・配線層、
２７・・・絶縁層、
２８・・・接地配線層、
３０・・・空間。

Claims (10)

  1. １または複数の電極が形成された第１の基板と、１または複数の電極が形成された第２の基板と、枠構造とを含み、
    第１の基板上に形成された１または複数の電極の各々が第２の基板上に形成された対応する１または複数の電極の各々に電気的接続し、
    枠構造が第１および第２の基板上に形成された電極を取り囲み、これによってこれらの電極が気密封止され、
    第１の基板と第２の基板とが枠構造を介して接合されている半導体装置。
  2. 枠構造内部が真空である請求項１記載の半導体装置。
  3. 枠構造内部に窒素または不活性ガスまたはそれらの混合物のいずれかが封止されている請求項１記載の半導体装置。
  4. 第１の基板上に形成された１または複数の電極の各々と第２の基板上に形成された対応する１または複数の電極の各々とが接合されることなく、電極同士の接触によって電気的接続が達成されている請求項１記載の半導体装置。
  5. 枠構造が第１の基板および第２の基板の少なくとも一方の基板に分離可能に接合されている請求項４記載の半導体装置。
  6. 枠構造がハンダ材により基板に接合されている請求項５記載の半導体装置。
  7. 第１の基板および第２の基板上に形成された電極の表面が清浄化処理されている請求項１記載の半導体装置。
  8. 第１の基板上に形成された１または複数の電極の各々と第２の基板上に形成された対応する１または複数の電極の各々とが、弾力性を有するバンプを介して電気的接続されている請求項１記載の半導体装置。
  9. 弾力性を有するバンプのばね定数が１０００Ｎ／ｍ以下である請求項８記載の半導体装置。
  10. 第１の基板上に形成された１または複数の電極の各々と第２の基板上に形成された対応する１または複数の電極の各々とが、バンプレス構造により電気的接続されている請求項１記載の半導体装置。
JP2004250443A 2004-08-30 2004-08-30 電極気密封止を用いた高信頼性半導体装置 Expired - Fee Related JP4095049B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2004250443A JP4095049B2 (ja) 2004-08-30 2004-08-30 電極気密封止を用いた高信頼性半導体装置
US11/212,912 US7301243B2 (en) 2004-08-30 2005-08-29 High-reliable semiconductor device using hermetic sealing of electrodes
CNB2005100976217A CN100401504C (zh) 2004-08-30 2005-08-30 使用电极气密密封的高可靠性半导体装置
TW094129679A TWI280652B (en) 2004-08-30 2005-08-30 High-reliable semiconductor device using hermetic sealing of electrodes
KR1020050080144A KR100743272B1 (ko) 2004-08-30 2005-08-30 전극 기밀 밀봉을 이용한 고신뢰성 반도체 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004250443A JP4095049B2 (ja) 2004-08-30 2004-08-30 電極気密封止を用いた高信頼性半導体装置

Publications (2)

Publication Number Publication Date
JP2006066808A true JP2006066808A (ja) 2006-03-09
JP4095049B2 JP4095049B2 (ja) 2008-06-04

Family

ID=35941941

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004250443A Expired - Fee Related JP4095049B2 (ja) 2004-08-30 2004-08-30 電極気密封止を用いた高信頼性半導体装置

Country Status (5)

Country Link
US (1) US7301243B2 (ja)
JP (1) JP4095049B2 (ja)
KR (1) KR100743272B1 (ja)
CN (1) CN100401504C (ja)
TW (1) TWI280652B (ja)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008155245A (ja) * 2006-12-22 2008-07-10 Matsushita Electric Works Ltd 接合方法
JP2009117544A (ja) * 2007-11-05 2009-05-28 Seiko Epson Corp 電子部品
JP2009139160A (ja) * 2007-12-05 2009-06-25 Tokyo Electron Ltd プローブカードの製造方法
JP2009164493A (ja) * 2008-01-09 2009-07-23 Shinko Electric Ind Co Ltd 配線基板及びその製造方法並びに電子部品装置及びその製造方法
JP2009539235A (ja) * 2006-05-30 2009-11-12 エプコス アクチエンゲゼルシャフト フリップチップ素子及びその製造方法
KR20110020735A (ko) 2009-08-24 2011-03-03 소니 주식회사 반도체 장치 및 반도체 장치의 제조 방법
JP2013546193A (ja) * 2010-12-16 2013-12-26 エプコス アクチエンゲゼルシャフト パッケージされた電子デバイス

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7538440B2 (en) * 2003-04-30 2009-05-26 Intel Corporation Method for improved high current component interconnections
JP4834369B2 (ja) * 2005-10-07 2011-12-14 ルネサスエレクトロニクス株式会社 半導体装置
WO2010013728A1 (ja) 2008-07-31 2010-02-04 日本電気株式会社 半導体装置及びその製造方法
US8618670B2 (en) 2008-08-15 2013-12-31 Qualcomm Incorporated Corrosion control of stacked integrated circuits
US8399265B2 (en) * 2011-03-14 2013-03-19 Infineon Technologies Ag Device for releasably receiving a semiconductor chip
CN105230136B (zh) * 2013-10-30 2018-06-22 京瓷株式会社 电路基板、电子部件收纳用封装件以及电子装置
JP6386854B2 (ja) * 2014-09-29 2018-09-05 日本特殊陶業株式会社 セラミック基板
CN106298559A (zh) * 2016-09-23 2017-01-04 上海斐讯数据通信技术有限公司 一种集成芯片封装方法及其封装结构、一种电子产品
EP4187596A1 (en) * 2021-11-29 2023-05-31 Infineon Technologies AG Power semiconductor module, method for assembling a power semiconductor module and housing for a power semiconductor module
KR102535502B1 (ko) * 2022-12-20 2023-05-26 주식회사 파크시스템 Fpcb를 이용한 bga 패키지 리워크 방법

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2533511B2 (ja) * 1987-01-19 1996-09-11 株式会社日立製作所 電子部品の接続構造とその製造方法
JPH0430544A (ja) 1990-05-28 1992-02-03 Hitachi Ltd 半導体集積回路装置
JP3180863B2 (ja) * 1993-07-27 2001-06-25 富士電機株式会社 加圧接触形半導体装置およびその組立方法
JP2669310B2 (ja) 1993-11-26 1997-10-27 日本電気株式会社 半導体集積回路装置およびその実装方法
US5508228A (en) * 1994-02-14 1996-04-16 Microelectronics And Computer Technology Corporation Compliant electrically connective bumps for an adhesive flip chip integrated circuit device and methods for forming same
US5578874A (en) * 1994-06-14 1996-11-26 Hughes Aircraft Company Hermetically self-sealing flip chip
US5904499A (en) * 1994-12-22 1999-05-18 Pace; Benedict G Package for power semiconductor chips
JPH1032223A (ja) * 1996-07-15 1998-02-03 Mitsubishi Electric Corp 半導体装置
DE69736630D1 (de) * 1997-06-19 2006-10-19 St Microelectronics Srl Hermetisch abgeschlossener Sensor mit beweglicher Mikrostruktur
JPH11214447A (ja) 1998-01-27 1999-08-06 Oki Electric Ind Co Ltd 半導体装置の実装構造及びその実装方法
JPH11233669A (ja) 1998-02-10 1999-08-27 Mitsui High Tec Inc 半導体装置の製造方法
JP3303791B2 (ja) * 1998-09-02 2002-07-22 株式会社村田製作所 電子部品の製造方法
JP3116926B2 (ja) 1998-11-16 2000-12-11 日本電気株式会社 パッケージ構造並びに半導体装置、パッケージ製造方法及び半導体装置製造方法
JP2001053106A (ja) 1999-08-13 2001-02-23 Nec Corp フリップチップ接続構造と電子部品の製造方法
JP2001110845A (ja) 1999-10-04 2001-04-20 Mitsubishi Electric Corp フリップチップの実装構造
JP2001156091A (ja) 1999-11-30 2001-06-08 Oki Electric Ind Co Ltd 半導体装置及びその製造方法
JP2001320148A (ja) 2000-05-10 2001-11-16 Nec Corp 集積回路実装基板
KR100387239B1 (ko) * 2001-04-26 2003-06-12 삼성전자주식회사 Ｍｅｍｓ 릴레이 및 그 제조방법
JP2003249840A (ja) * 2001-12-18 2003-09-05 Murata Mfg Co Ltd 弾性表面波装置
DE10164494B9 (de) * 2001-12-28 2014-08-21 Epcos Ag Verkapseltes Bauelement mit geringer Bauhöhe sowie Verfahren zur Herstellung
US7154206B2 (en) * 2002-07-31 2006-12-26 Kyocera Corporation Surface acoustic wave device and method for manufacturing same
US7551048B2 (en) 2002-08-08 2009-06-23 Fujitsu Component Limited Micro-relay and method of fabricating the same
JP3905041B2 (ja) * 2003-01-07 2007-04-18 株式会社日立製作所 電子デバイスおよびその製造方法

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009539235A (ja) * 2006-05-30 2009-11-12 エプコス アクチエンゲゼルシャフト フリップチップ素子及びその製造方法
JP2008155245A (ja) * 2006-12-22 2008-07-10 Matsushita Electric Works Ltd 接合方法
US8097817B2 (en) 2007-11-05 2012-01-17 Seiko Epson Corporation Electronic component
US8342859B2 (en) 2007-11-05 2013-01-01 Seiko Epson Corporation Electronic component
US7863529B2 (en) 2007-11-05 2011-01-04 Seiko Epson Corporation Electronic component
JP2009117544A (ja) * 2007-11-05 2009-05-28 Seiko Epson Corp 電子部品
JP2009139160A (ja) * 2007-12-05 2009-06-25 Tokyo Electron Ltd プローブカードの製造方法
JP2009164493A (ja) * 2008-01-09 2009-07-23 Shinko Electric Ind Co Ltd 配線基板及びその製造方法並びに電子部品装置及びその製造方法
US8062927B2 (en) 2008-01-09 2011-11-22 Shinko Electric Industries Co., Ltd. Wiring board and method of manufacturing the same, and electronic component device using the wiring board and method of manufacturing the same
KR20110020735A (ko) 2009-08-24 2011-03-03 소니 주식회사 반도체 장치 및 반도체 장치의 제조 방법
US8368222B2 (en) 2009-08-24 2013-02-05 Sony Corporation Semiconductor device with pad with less diffusible contacting surface and method for production of the semiconductor device
US8742585B2 (en) 2009-08-24 2014-06-03 Sony Corporation Semiconductor device having a plurality of pads of low diffusible material formed in a substrate
KR20160087378A (ko) 2009-08-24 2016-07-21 소니 주식회사 반도체 장치
US11715752B2 (en) 2009-08-24 2023-08-01 Sony Group Corporation Semiconductor device and method for production of semiconductor device
JP2013546193A (ja) * 2010-12-16 2013-12-26 エプコス アクチエンゲゼルシャフト パッケージされた電子デバイス
KR101566597B1 (ko) * 2010-12-16 2015-11-13 에프코스 아게 케이스형 전기 소자
US9844128B2 (en) 2010-12-16 2017-12-12 Snaptrack, Inc. Cased electrical component
US10154582B2 (en) 2010-12-16 2018-12-11 Snaptrack, Inc. Method for producing a cased electrical component

Also Published As

Publication number Publication date
TWI280652B (en) 2007-05-01
JP4095049B2 (ja) 2008-06-04
CN100401504C (zh) 2008-07-09
US20060043604A1 (en) 2006-03-02
CN1744304A (zh) 2006-03-08
KR20060050837A (ko) 2006-05-19
KR100743272B1 (ko) 2007-07-26
TW200623371A (en) 2006-07-01
US7301243B2 (en) 2007-11-27

Similar Documents

Publication Publication Date Title
KR100743272B1 (ko) 전극 기밀 밀봉을 이용한 고신뢰성 반도체 장치
US9666450B2 (en) Substrate and assembly thereof with dielectric removal for increased post height
US10679931B2 (en) Ball grid array and land grid array assemblies fabricated using temporary resist
JPWO2018047861A1 (ja) 配線基板及び配線基板の製造方法
KR20020072771A (ko) 반도체 장치 및 그 제조 방법
JPWO2007096946A1 (ja) 実装体及びその製造方法
JP4978054B2 (ja) 半導体装置及びその製造方法並びに回路基板装置
JPH11265967A (ja) Ｌｓｉ実装基板の構造及びその製造方法
JPWO2020090601A1 (ja) 半導体パッケージ用配線基板及び半導体パッケージ用配線基板の製造方法
JP2005142210A (ja) 半導体実装基板の製造方法、半導体実装基板、３次元実装型半導体装置の製造方法、３次元実装型半導体装置、及び電子機器
JP4324773B2 (ja) 半導体装置の製造方法
JP2010103270A (ja) 半導体装置および半導体装置の製造方法
JP2021097104A (ja) 複合配線基板及び複合配線基板の製造方法
JP2006093290A (ja) 半導体装置およびその製造方法ならびに電子機器
JP2004253598A (ja) 電子部品の実装方法
JP2020004926A (ja) 配線基板及び配線基板の製造方法
JP2003297977A (ja) 電子部品の製造方法
JP2007048860A (ja) 半導体装置とその製造方法
JP2008091650A (ja) フリップチップ実装方法、および半導体パッケージ
JP3489489B2 (ja) 半導体装置の製造方法および半導体装置
JP2005217295A (ja) 半導体装置の製造方法
JP2005072203A (ja) 端子電極、半導体装置、半導体モジュール、電子機器および半導体装置の製造方法
JP2005340451A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2002184811A (ja) 電子回路装置およびその製造方法
JP2006086161A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070228

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20070228

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20070316

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070327

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070817

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20071113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080110

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080306

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4095049

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110314

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120314

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130314

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140314

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees