CN106298559A - 一种集成芯片封装方法及其封装结构、一种电子产品 - Google Patents

一种集成芯片封装方法及其封装结构、一种电子产品 Download PDF

Info

Publication number
CN106298559A
CN106298559A CN201610848215.8A CN201610848215A CN106298559A CN 106298559 A CN106298559 A CN 106298559A CN 201610848215 A CN201610848215 A CN 201610848215A CN 106298559 A CN106298559 A CN 106298559A
Authority
CN
China
Prior art keywords
integrated chip
packaging
base plate
signal pins
integrated
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610848215.8A
Other languages
English (en)
Inventor
王慧慧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Feixun Data Communication Technology Co Ltd
Original Assignee
Shanghai Feixun Data Communication Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Feixun Data Communication Technology Co Ltd filed Critical Shanghai Feixun Data Communication Technology Co Ltd
Priority to CN201610848215.8A priority Critical patent/CN106298559A/zh
Publication of CN106298559A publication Critical patent/CN106298559A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/28105—Layer connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. layer connectors on chip-scale packages

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供了一种集成芯片封装方法及其封装结构、一种电子产品，其中，在该集成芯片封装方法包括：在封装基板上设计各集成芯片的信号引脚位置，且每个集成芯片对应的信号引脚位置形成一信号引脚区域；将集成芯片焊接到封装基板中对应的信号引脚区域，与各信号引脚连接；集成芯片中包括至少一个集成电路；在焊接好的集成芯片的最外圈添加一围栏，以密封集成芯片的最外圈，使其与封装基板之间没有空隙，使其与封装基板之间没有空隙。其在设计集成芯片时在芯片本身焊盘周边加一圈密封的接地焊锡，从源头出发，解决了电子产品的防水问题。

Description

一种集成芯片封装方法及其封装结构、一种电子产品
技术领域
本发明涉及封装技术领域，尤其涉及一种集成芯片封装方法及其封装结构、一种电子产品。
背景技术
众所周知，在所有集成电路器件的制造过程中的必要步骤是“封装”，在传统电子元件的芯片级封装设计中，用于在例如封装基板、模块基板或印刷电路板(PrintedCircuit Board，简称PCB)之类的承载基板上进行覆晶式接合(flip chip bonding)工艺，以将焊接凸块、焊接栓或其它于封装对象上的终端接触(terminal contact)接合于承载基板上的匹配接触垫上。接合后的终端接触可提供封装对象与承载基板之间的物理连接及电连接。
随着人们越来越大量地使用智能型手机、平板计算机等随身电子产品，使得人们对电子产品的要求越来越高，尤其是防水功能，万一使用者不小心将茶水、脏物沾附到手机，影响较轻的可能造成表面刮伤或污渍，影响比较严重的则会让外部环境的水份或脏污渗入手机内部，甚至造成手机内部的电子零元件发生短路故障的问题。
但是，目前市场各类防水型电子产品，大多从外壳结构着手，如，采用为电子产品设计全封闭的外壳；又如，对电子产品进行包裹密封防水，这一过程中会导致电子产品的体型过于庞大，导致用户的使用感降低。
发明内容
针对上述问题，本发明提供了一种集成芯片封装方法及其封装结构以及一种电子产品，有效解决了电子产品的防水问题。
本发明提供的技术方案如下：
一种集成芯片封装方法，包括：
在封装基板上设计各集成芯片的信号引脚位置，且每个集成芯片对应的信号引脚位置形成一信号引脚区域；
将集成芯片焊接到封装基板中对应的信号引脚区域，与各信号引脚连接；所述集成芯片中包括至少一个集成电路；
在焊接好的集成芯片的最外圈添加一围栏，以密封集成芯片的最外圈，使其与封装基板之间没有空隙。
进一步优选地，在将集成芯片焊接到封装基板中对应的信号引脚区域中具体包括：采用球状引脚栅格阵列封装技术和表面组装技术将集成芯片焊接到封装基板中对应的信号引脚区域。
进一步优选地，在焊接好的集成芯片的最外圈添加一围栏中具体包括：在集成芯片信号引脚区域最外圈的密封接地焊盘上焊接一圈焊锡，以在集成芯片最外圈和封装基板之间形成锡墙，实现集成芯片的密封。
本发明还提供了一种集成芯片封装结构，包括：封装基板、至少一个集成芯片以及至少一个围栏，其中，
封装基板上设有各集成芯片的信号引脚位置，且每个集成芯片对应的信号引脚位置形成一信号引脚区域；
集成芯片通过焊球连接到封装基板中对应的信号引脚区域，与各信号引脚连接；且所述集成芯片中包括至少一个集成电路；
围栏设置在焊接好的集成芯片的最外圈，以密封集成芯片的最外圈，使其与封装基板之间没有空隙。
进一步优选地，采用球状引脚栅格阵列封装技术和表面组装技术将集成芯片焊接到封装基板中对应的信号引脚区域。
进一步优选地，所述封装基板上还包括至少一密封接地焊盘，每一密封接地焊盘对应设置在一集成芯片信号管脚区域的最外圈。
进一步优选地，所述围栏为一焊锡圈，所述焊锡圈通过焊接的方式设置在集成芯片信号管脚区域最外圈的密封接地焊盘上，以在集成芯片和封装基板之间形成锡墙。
本发明还提供了一种电子产品，该电子产品中包括采用上述集成芯片封装结构封装的集成芯片
与现有技术相比，本发明的有益效果在于：
在本发明提供的集成芯片封装方法及其封装结构以及电子产品中，在设计集成芯片时在芯片本身焊盘周边加一圈密封的接地焊锡，从源头出发，解决了电子产品的防水问题。这样，如果电子产品进水，集成芯片最外圈和PCB之间的锡墙就可以保护集成芯片内部锡球间不会因为液态导体的填充而出现短路，造成电子产品的损坏。另外，通过本发明提供的方法不会带来电子产品体型过大的问题，给用户带来更好的体验，且简单易行。
附图说明
下面将以明确易懂的方式，结合附图说明优选实施方式，对上述特性、技术特征、优点及其实现方式予以进一步说明。
图1为本发明中集成芯片封装方法流程示意图；
图2为本发明中将集成芯片通过焊球连接到封装基板上示意图；
图3为现有技术中集成芯片封装设计示意图；
图4为本发明中集成芯片封装设计示意图。
附图标号说明：
1-集成芯片，2-封装基板，3-焊球，4-围栏，5-信号引脚位置，6-密封接地焊盘。
具体实施方式
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对照附图说明本发明的具体实施方式。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，并获得其他的实施方式。
如图1所示为本发明提供的集成芯片封装方法流程示意图，从图中可以看出，在该集成芯片封装方法中包括：
S1在封装基板上设计各集成芯片的信号引脚位置，且每个集成芯片对应的信号引脚位置形成一信号引脚区域。这一步骤在封装基板的设计过程中根据实际需求完成，这里的封装基板具体为印制电路板。我们知道，一般来说一个封装基板上都会封装多个集成芯片，因此，这里集成芯片上包括至少一个集成芯片对应的信号引脚区域。更具体来说，在这里我们对集成芯片可以为现有技术中任意一现有芯片，如可以为一包含用于天线发射和/或接收数据的通信电路等集成电路的集成芯片，在此不做具体限定。
S2将集成芯片焊接到封装基板中对应的信号引脚区域，与各信号引脚连接。具体，这里集成芯片由焊球(焊锡)连接到封装基板上。更具体来说，在该步骤中，采用球状引脚栅格阵列(Ball Grid Array，简称BGA)封装技术和表面组装技术(Surface MountTechnology，表面贴装技术)将集成芯片焊接到封装基板中对应的信号引脚区域，如图2所示，在该图示中，包括一焊接在封装基板上的集成芯片。再有，集成芯片中包括至少一个集成电路，如，单个集成芯片中可以包括两个集成电路、三个集成电路甚至更多，根据实际应用中的功能需求而定。
S3在焊接好的集成芯片的最外圈添加一围栏，以密封集成芯片的最外圈，使其与封装基板之间没有空隙。从图2中可以看出，将集成芯片焊接到了封装基板上之后，焊球和焊球之间仍会存在较大的空隙，以此保证集成芯片在工作过程中不会短路。但是，如果电子产品进水(任意液态导体)，很有可能会填补在焊球和焊球之间的空隙中，导致短路，从而影响电子产品的正常工作，故在这里，我们在信号引脚区域的最外圈设置一围栏，将集成芯片和封装基板之间的缝隙填满，将集成芯片信号引脚区域进行密封，以此保障信号引脚不会受外界影响，即便进水也能正常工作。
在一个具体实施例中，上述围栏为一设置在集成芯片和封装基板之间的焊锡圈。即通过贴片技术将集成电路焊接在封装基板相对应的信号引脚区域之后，通过焊接的方式在集成芯片信号管脚区域最外圈的密封接地焊盘上焊接一焊锡圈，在集成芯片和封装基板之间形成锡墙，实现集成芯片的密封。在其他实施例中，上述围栏还可以以其他形式存在，如在集成芯片和封装基板设置一圈塑料围栏等，原则上来说，只要能够实现本发明的目的，将信号引脚区域进行密封且不影响集成芯片的正常工作，都包括在本发明的内容中。
如图2所示，本发明还提供了一种集成芯片封装结构，包括：封装基板2、至少一个集成芯片1(图2中仅示出一个集成芯片的封装)以及至少一个围栏4，其中，封装基板2上设有各集成芯片1的信号引脚位置5，且每个集成芯片1对应的信号引脚位置5形成一信号引脚区域(按如图3和图4所示即为一个集成芯片1的信号引脚区域)，且集成芯片1中包括至少一个集成电路。在封装过程中，集成芯片1通过焊球3连接到封装基板2中对应的信号引脚区域，与各信号引脚连接；围栏4设置在焊接好的集成芯片1的最外圈，以密封集成芯片1的最外圈，使其与封装基板2之间没有空隙。更具体来说，在封装过程中采用BGA封装技术和SMT贴片技术将集成芯片1焊接到封装基板2中对应的信号引脚区域。
在一个具体实施例中，封装基板2上还包括至少一密封接地焊盘6，如图4所示(图3为现有技术中集成电路封装设计示意图，在封装基板2上不包括密封接地焊盘6)，密封接地焊盘6对应设置在集成芯片1信号管脚区域的最外圈。这样，在封装过程中，通过贴片技术将集成电路焊接在封装基板2相对应的信号引脚区域之后，通过焊接的方式在集成芯片1信号管脚区域最外圈的密封接地焊盘6上焊接一焊锡圈，在集成芯片1和封装基板2之间形成锡墙。这样，集成芯片1内部的信号引脚就能得到完全的密封保护，即使电子产品进水，也不会影响各信号引脚的正常工作。
最后，本发明还提供了一种相对应的电子产品，其内部的集成芯片采用上述集成芯片封装结构进行封装，以此，即便该电子产品进水，也不会影响各信号引脚的正常工作。更具体来说，这里的电子产品可以为目前市面上任意一款内部需要集成芯片的产品，如手机、电脑、智能手表等。
应当说明的是，上述实施例均可根据需要自由组合。以上所述仅是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (8)

1.一种集成芯片封装方法，其特征在于，所述集成芯片封装方法包括：
在封装基板上设计各集成芯片的信号引脚位置，且每个集成芯片对应的信号引脚位置形成一信号引脚区域；
将集成芯片焊接到封装基板中对应的信号引脚区域，与各信号引脚连接；所述集成芯片中包括至少一个集成电路；
在焊接好的集成芯片的最外圈添加一围栏，以密封集成芯片的最外圈，使其与封装基板之间没有空隙。
2.如权利要求1所述的集成芯片封装方法，其特征在于，在将集成芯片焊接到封装基板中对应的信号引脚区域中具体包括：采用球状引脚栅格阵列封装技术和表面组装技术将集成芯片焊接到封装基板中对应的信号引脚区域。
3.如权利要求1或2所述的集成芯片封装方法，其特征在于，在焊接好的集成芯片的最外圈添加一围栏中具体包括：在集成芯片信号引脚区域最外圈的密封接地焊盘上焊接一圈焊锡，以在集成芯片最外圈和封装基板之间形成锡墙，实现集成芯片的密封。
4.一种集成芯片封装结构，其特征在于，所述集成芯片封装结构中包括：封装基板、至少一个集成芯片以及至少一个围栏，其中，
封装基板上设有各集成芯片的信号引脚位置，且每个集成芯片对应的信号引脚位置形成一信号引脚区域；
集成芯片通过焊球连接到封装基板中对应的信号引脚区域，与各信号引脚连接；且所述集成芯片中包括至少一个集成电路；
围栏设置在焊接好的集成芯片的最外圈，以密封集成芯片的最外圈，使其与封装基板之间没有空隙。
5.如权利要求4所述的集成芯片封装结构，其特征在于，采用球状引脚栅格阵列封装技术和表面组装技术将集成芯片焊接到封装基板中对应的信号引脚区域。
6.如权利要求4或5所述的集成芯片封装结构，其特征在于，所述封装基板上还包括至少一密封接地焊盘，每一密封接地焊盘对应设置在一集成芯片信号管脚区域的最外圈。
7.如权利要求6所述的集成芯片封装结构，其特征在于，所述围栏为一焊锡圈，所述焊锡圈通过焊接的方式设置在集成芯片信号管脚区域最外圈的密封接地焊盘上，以在集成芯片和封装基板之间形成锡墙。
8.一种电子产品，其特征在于，所述电子产品中包括如权利要求4-7所述的集成芯片封装结构封装的集成芯片。
CN201610848215.8A 2016-09-23 2016-09-23 一种集成芯片封装方法及其封装结构、一种电子产品 Pending CN106298559A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610848215.8A CN106298559A (zh) 2016-09-23 2016-09-23 一种集成芯片封装方法及其封装结构、一种电子产品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610848215.8A CN106298559A (zh) 2016-09-23 2016-09-23 一种集成芯片封装方法及其封装结构、一种电子产品

Publications (1)

Publication Number Publication Date
CN106298559A true CN106298559A (zh) 2017-01-04

Family

ID=57714814

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610848215.8A Pending CN106298559A (zh) 2016-09-23 2016-09-23 一种集成芯片封装方法及其封装结构、一种电子产品

Country Status (1)

Country Link
CN (1) CN106298559A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002313972A (ja) * 2001-04-18 2002-10-25 Matsushita Electric Ind Co Ltd 電子部品組立体および電子部品組立体の製造方法
CN100401504C (zh) * 2004-08-30 2008-07-09 夏普株式会社 使用电极气密密封的高可靠性半导体装置
JP2015185818A (ja) * 2014-03-26 2015-10-22 三菱電機株式会社 半導体装置及びその製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002313972A (ja) * 2001-04-18 2002-10-25 Matsushita Electric Ind Co Ltd 電子部品組立体および電子部品組立体の製造方法
CN100401504C (zh) * 2004-08-30 2008-07-09 夏普株式会社 使用电极气密密封的高可靠性半导体装置
JP2015185818A (ja) * 2014-03-26 2015-10-22 三菱電機株式会社 半導体装置及びその製造方法

Similar Documents

Publication Publication Date Title
JP5068990B2 (ja) 電子部品内蔵基板
CN101120263B (zh) 用于三轴磁性传感器的单个封装设计
JP2008204462A (ja) 半導体パッケージ、半導体パッケージを備える集積回路カード及びその製造方法
TW200837926A (en) Integrated circuit package system with interposer
US11482500B2 (en) Method of forming an electronic device structure having an electronic component with an on-edge orientation and related structures
CN101897175B (zh) 焊接连接可靠性改进的可回焊相机模块
KR101070814B1 (ko) 반도체패키지 및 그 제조방법
CN201725791U (zh) 小外形集成电路封装结构的引线框及封装器件
CN103531549A (zh) 半导体芯片封装结构和封装方法
WO2020238773A1 (zh) 一种封装结构及移动终端
CN101083243B (zh) 集成电路封装及其制造方法
CN103303012B (zh) 阻容与裸片共面的印刷方法
CN102683322B (zh) Pop封装结构及其制造方法
CN106298559A (zh) 一种集成芯片封装方法及其封装结构、一种电子产品
CN103400826B (zh) 半导体封装及其制造方法
CN101106120A (zh) 基板底部封胶的球格阵列封装构造
CN100481407C (zh) 晶片上引脚球格阵列封装构造
CN105405825A (zh) 一种覆晶薄膜封装结构
CN108511412B (zh) 一种引线框再分布结构及其制造方法
TWM540449U (zh) 多功能系統級封裝的堆疊結構（一）
CN206498587U (zh) 一种ic组装结构
CN204303804U (zh) 可拆卸、可组装的半导体封装体堆叠结构
CN207199611U (zh) 一种芯片堆栈立体封装结构
CN203521399U (zh) 半导体芯片封装结构
CN101252110B (zh) 封装结构及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20170104