JP2015185818A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法 Download PDF

Info

Publication number
JP2015185818A
JP2015185818A JP2014063932A JP2014063932A JP2015185818A JP 2015185818 A JP2015185818 A JP 2015185818A JP 2014063932 A JP2014063932 A JP 2014063932A JP 2014063932 A JP2014063932 A JP 2014063932A JP 2015185818 A JP2015185818 A JP 2015185818A
Authority
JP
Japan
Prior art keywords
electrode
semiconductor
guard ring
pad
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2014063932A
Other languages
English (en)
Other versions
JP6287445B2 (ja
Inventor
蓮池 篤
Atsushi Hasuike
篤 蓮池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2014063932A priority Critical patent/JP6287445B2/ja
Publication of JP2015185818A publication Critical patent/JP2015185818A/ja
Application granted granted Critical
Publication of JP6287445B2 publication Critical patent/JP6287445B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Wire Bonding (AREA)

Abstract

【課題】製造コストを上げることなく耐湿性や耐腐食性を向上させ、放熱性と信頼性を向上させることができる半導体装置及びその製造方法を得る。【解決手段】配線基板1は第1の電極2と、第1の電極2の周囲に設けられた第2の電極3とを有する。半導体チップ5は、半導体基板6と、半導体基板6の主面上に設けられ半田を含むパッド7を持つ半導体回路パターン8と、半導体基板6の主面上において半導体回路パターン8の周囲に設けられた半田を含むガードリング9とを有する。半導体チップ5は配線基板1にフリップチップ実装されている。パッド7は第1の電極2に接合されている。ガードリング9は第2の電極3に接合されている。パッド7の半田の融点がガードリング9の半田の融点よりも低い。【選択図】図2

Description

本発明は、製造コストを上げることなく耐湿性や耐腐食性を向上させ、放熱性と信頼性を向上させることができる半導体装置及びその製造方法に関する。
従来の半導体装置において半導体チップはバンブボンドで配線基板に実装される(例えば、特許文献1参照)。しかし、半導体チップと配線基板との電気的接続を形成するだけで、実装後に半導体チップのチップ表面を気密に封止することはできなかった。
特開平3−71649号公報
半導体チップ表面に形成された回路パターンは湿度や腐食性ガスで酸化や腐食しやすい。そこで、チップ表面のパッシベーション膜を厚くしたり、バンブ実装後にチップと配線基板の間に耐湿性の高い樹脂をアンダーフィルとして充填したりすることで耐湿性や耐腐食性を向上させる必要があった。このため、製造コストが高くなっていた。
また、フリップチップ実装した従来の半導体装置は放熱性が悪いため、自己発熱が多い高電力の素子をフリップチップ実装できなかった。また、従来の半導体装置では、バンブ部分に応力が集中してバンブが断線したり、チップの割れが発生したりしていた。このため、信頼性が低下していた。
本発明は、上述のような課題を解決するためになされたもので、その目的は製造コストを上げることなく耐湿性や耐腐食性を向上させ、放熱性と信頼性を向上させることができる半導体装置及びその製造方法を得るものである。
本発明に係る半導体装置は、第1の電極と、前記第1の電極の周囲に設けられた第2の電極とを有する配線基板と、半導体基板と、前記半導体基板の主面上に設けられ半田を含むパッドを持つ半導体回路パターンと、前記半導体基板の主面上において前記半導体回路パターンの周囲に設けられた半田を含むガードリングとを有する半導体チップとを備え、前記半導体チップは前記配線基板にフリップチップ実装され、前記パッドは前記第1の電極に接合され、前記ガードリングは前記第2の電極に接合され、前記パッドの半田の融点が前記ガードリングの半田の融点よりも低いことを特徴とする。
本発明では、半導体チップの半田を含むガードリングを配線基板の第2の電極に接合することにより、半導体チップと配線基板にはさまれた半導体回路パターンをガードリングにより気密封止することができる。このため、パッシベーション膜の厚膜化や耐湿性の樹脂塗布が不要となる。従って、製造コストを上げることなく耐湿性や耐腐食性を向上させることができる。
また、ガードリングは配線基板の第2の電極に接続される。従って、放熱経路が増えるため、放熱性を向上させることができる。また、ガードリングにより半導体チップの剛性も向上する。この結果、信頼性を向上させることができる。
また、パッドの半田の融点がガードリングの半田の融点よりも低いため、パッドがガードリングよりも早く接合される。これにより、フリップチップ実装後にガードリング内において配線基板と半導体チップの間を窒素で充填し易くなる。
本発明の実施の形態1に係る半導体装置を示す斜視図である。 本発明の実施の形態1に係る半導体装置を示す断面図である。 本発明の実施の形態1に係る半導体チップを示す平面図である。 本発明の実施の形態1に係る半導体チップの変形例を示す平面図である。 本発明の実施の形態1に係る半導体チップの変形例を示す平面図である。 本発明の実施の形態2に係る半導体装置の製造方法を示す断面図である。 本発明の実施の形態3に係る半導体チップを示す斜視図である。 本発明の実施の形態3に係る配線基板を示す斜視図である。 本発明の実施の形態3に係る半導体チップの変形例を示す平面図である。 本発明の実施の形態3に係る半導体チップの変形例を示す平面図である。
本発明の実施の形態に係る半導体装置及びその製造方法について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態1.
図1は、本発明の実施の形態1に係る半導体装置を示す斜視図である。図2は、本発明の実施の形態1に係る半導体装置を示す断面図である。図3は本発明の実施の形態1に係る半導体チップを示す平面図である。
配線基板1の主面に第1の電極2が設けられ、この第1の電極2の周囲に円形の第2の電極3が設けられている。配線基板1の裏面にはヒートシンク4が設けられている。第2の電極3が配線基板1の表から裏まで貫通してヒートシンク4に接続されている。
半導体チップ5の半導体基板6の主面上に、半田を含むパッド7を持つ半導体回路パターン8が設けられている。半導体基板6の主面上において半導体回路パターン8の周囲に、半田を含む円形のガードリング9が設けられている。パッド7とガードリング9以外において半導体基板6の主面はパッシベーション膜10で覆われている。半導体チップ5は配線基板1にフリップチップ実装されている。パッド7は第1の電極2に接合されている。ガードリング9は第2の電極3に接合されている。
第1の電極2及び第2の電極3はAuなどからなる。半導体基板6はGaAs、GaN,Si,SiC,InPなどからなる。パッド7はAu78Sn22(融点約278℃)であり、ガードリング9はAu80Sn20(融点約278〜300℃、実装時278℃よりもやや高くなる)である。従って、パッド7の半田の融点はガードリング9の半田の融点よりも低い。なお、半田はAuSnに限らず、AuGeなど蒸着やスパッタなど半導体製造工程で形成できる半田材となるメタルであればよい。
続いて、本実施の形態に係る半導体装置の製造方法を説明する。まず、配線基板1と半導体チップ5を形成する。次に、パッド7を第1の電極2に接合した後にガードリング9を第2の電極3に接合し、半導体チップ5を配線基板1にフリップチップ実装する。この際にフリップチップ実装を窒素雰囲気中で行い、フリップチップ実装後にガードリング9内において配線基板1と半導体チップ5の間を窒素で充填する。ただし、充填するガスとして窒素の代わりに希ガスなど、半導体チップ5を腐食させない不活性ガスを用いることができる。
以上説明したように本実施の形態では、半導体チップ5の半田を含むガードリング9を配線基板1の第2の電極に接合することにより、半導体チップ5と配線基板1にはさまれた半導体回路パターン8をガードリング9により気密封止することができる。このため、パッシベーション膜10の厚膜化や耐湿性の樹脂塗布が不要となる。従って、製造コストを上げることなく耐湿性や耐腐食性を向上させることができる。また、上位実装での気密封止が不要となる。
また、ガードリング9は配線基板1の第2の電極3を介してヒートシンク4に接続される。従って、放熱経路が増えるため、放熱性を向上させることができる。また、ガードリング9により半導体チップ5の剛性も向上する。この結果、信頼性を向上させることができる。例えば従来装置では常温25℃で駆動しても最大定格(125℃)の温度を超えていたハイパワーのMESFET、HEMT、HBTなどを、本実施の形態の装置では半導体チップ5をとして用いることができる。なお、ガードリング9を接地すればノイズ対策のシールドにもなる。
また、パッド7の半田の融点がガードリング9の半田の融点よりも低いため、パッド7がガードリング9よりも早く接合される。これにより、フリップチップ実装後にガードリング9内において配線基板1と半導体チップ5の間を窒素で充填し易くなる。
図4及び図5は本発明の実施の形態1に係る半導体チップの変形例を示す平面図である。図4ではガードリング9が四角形であり、図5ではガードリング9がハニカム構造である。このようにガードリング9の形状に関わらず上記の効果を得ることができる。
実施の形態2.
図6は、本発明の実施の形態2に係る半導体装置の製造方法を示す断面図である。まず、配線基板1と半導体チップ5をそれぞれ形成する。この際に半導体チップ5のパッド7をガードリング9よりも半導体基板6の主面から突出させる。次に、パッド7を第1の電極2に接合した後にガードリング9を第2の電極3に接合し、半導体チップ5を配線基板1にフリップチップ実装する。
上記のようにパッド7がガードリング9よりも半導体基板6の主面から突出しているため、パッド7がガードリング9よりも早く接合される。これにより、フリップチップ実装後にガードリング9内において配線基板1と半導体チップ5の間を窒素で充填し易くなる。
実施の形態3.
図7は、本発明の実施の形態3に係る半導体チップを示す斜視図である。図8は、本発明の実施の形態3に係る配線基板を示す斜視図である。配線基板1の第2の電極3は連続した一続きの電極である。一方、半導体チップ5のガードリング9は複数の電極が離散的に配置された破線状の半田である。
ガードリング9は破線状であるが、配線基板1の第2の電極3が連続した一続きの電極であるため、フリップチップ実装後にはガードリング9の接合部に切れ目無く半田接合するため、気密に封止することができる。また、ガードリング9が破線状であるため、ウエハプロセス時にガードリング9を容易に形成することができる。
図9及び図10は本発明の実施の形態3に係る半導体チップの変形例を示す平面図である。図9ではガードリング9が四角形であり、図10ではガードリング9が二重である。これらの場合にも上記の効果を得ることができる。
なお、ウエハプロセスではパッド7及びガードリング9として半田を形成せずにAu電極だけを形成し、ウエハプロセス後に半田スクリーンを使ってパッド7及びガードリング9の半田を塗布してもよい。
1 配線基板、2 第1の電極、3 第2の電極、5 半導体チップ、7 パッド、8 半導体回路パターン、9 ガードリング

Claims (5)

  1. 第1の電極と、前記第1の電極の周囲に設けられた第2の電極とを有する配線基板と、
    半導体基板と、前記半導体基板の主面上に設けられ半田を含むパッドを持つ半導体回路パターンと、前記半導体基板の主面上において前記半導体回路パターンの周囲に設けられた半田を含むガードリングとを有する半導体チップとを備え、
    前記半導体チップは前記配線基板にフリップチップ実装され、
    前記パッドは前記第1の電極に接合され、
    前記ガードリングは前記第2の電極に接合され、
    前記パッドの半田の融点が前記ガードリングの半田の融点よりも低いことを特徴とする半導体装置。
  2. 第1の電極と、前記第1の電極の周囲に設けられた第2の電極とを有する配線基板を形成する工程と、
    半導体基板と、前記半導体基板の主面上に設けられ半田を含むパッドを持つ半導体回路パターンと、前記半導体基板の主面上において前記半導体回路パターンの周囲に設けられた半田を含むガードリングとを有し、前記パッドの半田の融点が前記ガードリングの半田の融点よりも低い半導体チップを形成する工程と、
    前記パッドを前記第1の電極に接合した後に前記ガードリングを前記第2の電極に接合し、前記半導体チップを前記配線基板にフリップチップ実装する工程とを備えることを特徴とする半導体装置の製造方法。
  3. 第1の電極と、前記第1の電極の周囲に設けられた第2の電極とを有する配線基板を形成する工程と、
    半導体基板と、前記半導体基板の主面上に設けられ半田を含むパッドを持つ半導体回路パターンと、前記半導体基板の主面上において前記半導体回路パターンの周囲に設けられた半田を含むガードリングとを有し、前記パッドが前記ガードリングよりも前記半導体基板の主面から突出している半導体チップを形成する工程と、
    前記パッドを前記第1の電極に接合した後に前記ガードリングを前記第2の電極に接合し、前記半導体チップを前記配線基板にフリップチップ実装する工程とを備えることを特徴とする半導体装置の製造方法。
  4. 第1の電極と、前記第1の電極の周囲に設けられた連続した一続きの電極である第2の電極とを有する配線基板を形成する工程と、
    半導体基板と、前記半導体基板の主面上に設けられ半田を含むパッドを持つ半導体回路パターンと、前記半導体基板の主面上において前記半導体回路パターンの周囲に設けられた破線状の半田を含むガードリングとを有する半導体チップを形成する工程と、
    前記パッドを前記第1の電極に接合し、前記ガードリングを前記第2の電極に接合し、前記半導体チップを前記配線基板にフリップチップ実装する工程とを備えることを特徴とする半導体装置の製造方法。
  5. 前記フリップチップ実装を不活性ガス雰囲気中で行い、前記フリップチップ実装後に前記ガードリング内において前記配線基板と前記半導体チップの間を不活性ガスで充填することを特徴とする請求項2〜4の何れか1項に記載の半導体装置の製造方法。
JP2014063932A 2014-03-26 2014-03-26 半導体装置及びその製造方法 Active JP6287445B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014063932A JP6287445B2 (ja) 2014-03-26 2014-03-26 半導体装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014063932A JP6287445B2 (ja) 2014-03-26 2014-03-26 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2015185818A true JP2015185818A (ja) 2015-10-22
JP6287445B2 JP6287445B2 (ja) 2018-03-07

Family

ID=54351995

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014063932A Active JP6287445B2 (ja) 2014-03-26 2014-03-26 半導体装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP6287445B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298559A (zh) * 2016-09-23 2017-01-04 上海斐讯数据通信技术有限公司 一种集成芯片封装方法及其封装结构、一种电子产品
WO2020235148A1 (ja) * 2019-05-20 2020-11-26 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び電子機器

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59231839A (ja) * 1983-06-15 1984-12-26 Hitachi Ltd 半導体装置
JPH0637143A (ja) * 1992-07-15 1994-02-10 Toshiba Corp 半導体装置および半導体装置の製造方法
JPH08510599A (ja) * 1993-05-28 1996-11-05 コミッサレ・ア・レナジイ・アトミック 基板と該基板上の隆起によりハイブリッド化されたチツプとの間の密封および機械的強度コードの製造方法
JP2003188294A (ja) * 2001-12-21 2003-07-04 Murata Mfg Co Ltd 電子部品の製造方法
JP2006165324A (ja) * 2004-12-08 2006-06-22 Toyota Motor Corp Bgaパッケージを実装した基板の構造
JP2007020073A (ja) * 2005-07-11 2007-01-25 Nippon Dempa Kogyo Co Ltd 電子部品及びその製造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59231839A (ja) * 1983-06-15 1984-12-26 Hitachi Ltd 半導体装置
JPH0637143A (ja) * 1992-07-15 1994-02-10 Toshiba Corp 半導体装置および半導体装置の製造方法
JPH08510599A (ja) * 1993-05-28 1996-11-05 コミッサレ・ア・レナジイ・アトミック 基板と該基板上の隆起によりハイブリッド化されたチツプとの間の密封および機械的強度コードの製造方法
JP2003188294A (ja) * 2001-12-21 2003-07-04 Murata Mfg Co Ltd 電子部品の製造方法
JP2006165324A (ja) * 2004-12-08 2006-06-22 Toyota Motor Corp Bgaパッケージを実装した基板の構造
JP2007020073A (ja) * 2005-07-11 2007-01-25 Nippon Dempa Kogyo Co Ltd 電子部品及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106298559A (zh) * 2016-09-23 2017-01-04 上海斐讯数据通信技术有限公司 一种集成芯片封装方法及其封装结构、一种电子产品
WO2020235148A1 (ja) * 2019-05-20 2020-11-26 ソニーセミコンダクタソリューションズ株式会社 半導体装置及び電子機器
US11961783B2 (en) 2019-05-20 2024-04-16 Sony Semiconductor Solutions Corporation Semiconductor apparatus and electronic apparatus

Also Published As

Publication number Publication date
JP6287445B2 (ja) 2018-03-07

Similar Documents

Publication Publication Date Title
KR102608133B1 (ko) 반도체 장치
TWI485817B (zh) 微電子封裝及其散熱方法
US11437298B2 (en) Electronic module and method for manufacturing electronic module
WO2018181708A1 (ja) モジュール
KR20130045797A (ko) 부재의 접합 구조체, 부재의 접합 방법, 및 패키지
JP6711001B2 (ja) 半導体装置及び製造方法
JP2019110317A (ja) 電力用半導体装置
JP6315650B2 (ja) 電子デバイス
US9559026B2 (en) Semiconductor package having a multi-layered base
TW200636938A (en) A semiconductor device and a manufacturing method of the same
JP2013131711A (ja) 電子部品
JP2017028159A (ja) 半導体装置およびその製造方法
KR102352342B1 (ko) 반도체 패키지 및 그 제조 방법
JP6287445B2 (ja) 半導体装置及びその製造方法
US20130001759A1 (en) Semiconductor package and method of manufacturing the semiconductor package
JP6860334B2 (ja) 半導体装置
JP2015023226A (ja) ワイドギャップ半導体装置
KR20210071434A (ko) 반도체 패키지 및 그 제조 방법
JP2022505219A (ja) 浮動性実装を有する電力半導体装置
JP2014135414A (ja) 半導体素子収納用パッケージ
KR20150142916A (ko) 반도체 패키지 및 그 제조방법
KR101547269B1 (ko) 구조가 단순화된 반도체 파워 모듈 패키지 및 그 제조방법
TW201515162A (zh) 大面積半導體晶片用的低熱應力封裝體
JP2013183102A (ja) 半導体装置
JP5525856B2 (ja) 半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20161109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170919

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170926

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180122

R150 Certificate of patent or registration of utility model

Ref document number: 6287445

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250