JP2014135414A - 半導体素子収納用パッケージ - Google Patents

Abstract

【課題】 半導体素子収納用パッケージの電気性能、放熱性能等のパッケージ性能の劣化を抑えつつ、フラックスの洗浄性を向上させた半導体素子収納用パッケージを得ることを目的とする。
【解決手段】 半導体素子が実装されるセラミック基板と、上記セラミック基板の裏面に、複数の導電性接合材により間隙を有して接合された板状の金属部材と、を備え、上記複数の導電性接合材は、上記金属部材における当該導電性接合材の接合面内に２次元的に配列され、上記金属部材は、隣接する上記導電性接合材の接合部位の間に、洗浄液が通過可能な貫通穴が形成される。
【選択図】 図１

Description

この発明は、半導体素子を収納する半導体素子収納用パッケージに関する。

マイクロ波信号、ミリ波信号等の高周波信号を処理する半導体素子を備えた高周波回路は、多くの場合、半導体素子を気密パッケージに収納して水分、塵埃等から保護し、半導体素子の性能の低下や誤作動を防止している。このような気密パッケージとして、低温焼成セラミック基板にて半導体素子収納用パッケージを構成し、半導体素子収納用パッケージに金属蓋を溶接して、半導体素子を気密封止（hermetic sealing）する方法が適用されている。このとき、低温焼成セラミック基板を金属キャリア上に接合して半導体素子収納用パッケージを形成するが、この接合は全面はんだにて行うことが多い。

一方、低温焼成セラミック基板と金属キャリアを接合するはんだを、複数の小さなはんだの島に分けて配置して接合することで、はんだ接合部のボイド（void）を防ぐ接合方法が知られている（例えば特許文献１参照）。この接合方法では、接合後の熱応力に起因して低温焼成セラミック基板に発生するクラックを防止するもしくは抑制することができる。

特開２００３−６８９３０号公報

特許文献１に示す従来の接合方法は、低温焼成セラミック基板と金属キャリアの接合後に、はんだに含まれるフラックスを洗浄する。この場合、洗浄が不十分なことでフラックス残渣を生じると、フラックス残渣がパッドを汚染するので、パッドの洗浄作業、フラックス残渣の追加除去作業等が発生して、はんだ接合後の組立工程に多大な影響を与える。

従来の半導体素子収納用パッケージにおいては、低温焼成セラミック基板と金属キャリアのはんだ接合後に、当該パッケージを洗浄液に浸漬させて、水流にてフラックスを洗浄する。この場合、はんだの島同士の間に埋まったフラックスの洗浄が困難なものとなる。このフラックスの洗浄性を良くするためには、はんだ内のフラックス含有率に合わせてはんだの間引きを行い、洗浄液が通りやすいはんだの配置とする。しかしながら、はんだの間引きを行うと、間引いた箇所の電気特性が悪くなるとともに、はんだを熱伝導体としたときの放熱性が悪くなる。このため、電気性能、放熱性能等の性能を優先とすると、間引くはんだ部は限られたもの場所となり、フラックスの洗浄性の向上効果が得られなくなるという問題があった。

この発明は係る課題を解決するためになされたものであり、半導体素子収納用パッケージの電気性能、放熱性能等のパッケージ性能の劣化を抑えつつ、フラックスの洗浄性を向上させることを目的とする。

この発明による半導体素子収納用パッケージは、半導体素子が実装されるセラミック基板と、上記セラミック基板の裏面に、複数の導電性接合材により間隙を有して接合された板状の金属部材と、を備え、上記複数の導電性接合材は、上記金属部材における当該導電性接合材の接合面内に２次元的に配列され、上記金属部材は、隣接する上記導電性接合材の接合部位の間に、洗浄液が通過可能な貫通穴が形成されたものである。

この発明によれば、半導体素子収納用パッケージの電気特性や放熱性を損ねることなく、フラックスの洗浄性をより向上させることができる。

図１は、実施の形態１による半導体素子収納用パッケージの構成を示す断面図である。 図２は、実施の形態１による半導体素子収納用パッケージの金属キャリアの構成を示す図である。 図３は、従来の半導体素子収納用パッケージの構成を示す図である。

実施の形態１．
図１は、この発明に係る実施の形態１による半導体素子収納用パッケージの構成を示す側断面図である。図２は、実施の形態１による半導体素子収納用パッケージの金属キャリアの構成を示す図であって、図１のＡＡ断面線方向から見た上面図である。図１において、実施の形態１による半導体素子収納用パッケージ１００は、板状の金属キャリア（金属部材）１と、セラミック基板３と、金属リング６と、金属カバー（上蓋）５から構成される。半導体素子収納用パッケージ１００は気密封止されたパッケージを構成する。また、半導体素子収納用パッケージ１００は、半導体素子４が収納される。

セラミック基板（ガラス基板）３は、多層に積層されたセラミック誘電体から構成される。当該誘電体の表層または層間に導電体層が形成されており、当該導電体層が回路を形成する。セラミック基板３は、例えば低温焼成セラミックス（ＬＴＣＣ；Low Temperature Co-fired Ceramics）から構成される。セラミック基板３の上面は、その側面外周寄りの部分に金属リング６の接合用の導体膜が形成されている。このセラミック基板３の導体膜上で、銀ろう付けやはんだ付けにより、金属リング６の下面が気密を保持して接合される。金属リング６は、セラミック基板３と熱膨張係数が近い金属を用いると良く、例えばニッケルめっきが施された鉄ニッケルコバルト合金から構成される。金属リング６は、矩形状の枠型をなし内側が上下方向に抜けた形状をなしている。

金属リング６の内側において、セラミック基板３の上に半導体素子４が載置される。セラミック基板３は、上面の中央部が陥没した凹部を有しており、当該凹部の底面に平坦なグランド導体が形成される。半導体素子４は、セラミック基板３の凹部底面のグランド導体上に実装される。半導体素子４は、導体ワイヤ、導体リボンなどの導電性接続部材により、セラミック基板３の上面に形成された胴体回路パターンに接続される。また、金属リング６の上面には、金属カバー５が、抵抗溶接により気密を保持して接合される。金属カバー５は、例えば金めっきが施された薄いアルミ板で構成される。

セラミック基板３の裏面は、複数の小さな島状に配置された低温はんだ（はんだ部）２を導電性接合材として、金属キャリア１の接合面（表面）が接合される。このとき、セラミック基板３と金属キャリア１の間には、低温はんだ２の厚み相当分の間隙が空く。この間隙を充填するように、液状硬化樹脂（アンダーフィル）の充填を行っても良い。

金属キャリア１は、セラミック基板３と熱膨張係数が近い金属を用いると良く、例えば鉄ニッケルコバルト合金から構成される。図２に示すように、金属キャリア１は、低温はんだ２が縦横の２次元面内に複数配置される。互いに近接した低温はんだ２が直線的に配列されてなる複数の小領域が、幹になる小領域から枝状に分岐して配置される。この枝状に分岐した各小領域は、隣接する他の枝状に分岐した小領域との間に所定の間隙を空けて配置され、複数の当該間隙はそれぞれはんだ間引き部４０を形成する。各はんだ間引き部４０において、並行に配列された小領域の間（即ち、金属キャリア１における、低温はんだ２の或る接合部位とその隣接した接合部位との間）に１つもしくは複数のキャリア穴３０が形成されている。各キャリア穴３０は、金属キャリア１の板厚方向に貫通した貫通穴を形成している。

実施の形態１による半導体素子収納用パッケージ１００は、金属キャリア１、セラミック基板３、金属リング６が接合された後、半導体素子４及び金属カバー５を接合する前に、フラックスの洗浄が行われる。このフラックスの洗浄工程では、セラミック基板３と金属キャリア１の接合側面からだけでなく、金属キャリア１のキャリア穴３０からも洗浄液が流れる。このため、はんだ間引き部４０及びキャリア穴３０を通じて、洗浄液が満遍なく低温はんだ２の接合部周辺に流れることで、金属キャリア１の洗浄性を向上させることができる。

半導体素子収納用パッケージ１００のフラックス洗浄工程が終了し、乾燥した後、半導体素子４がセラミック基板３の凹部底面のグランド導体上にダイボンディングされる。金属カバー５は、半導体素子４がセラミック基板３に実装された後、金属リング６の上面に接合される。また、フラックス洗浄工程が終了した後、セラミック基板３と金属キャリア１の間隙にアンダーフィルを充填する工程を行っても良い。
なお、金属リング６を用いることなく、気密保持の可能なはんだ接合を用いて、金属カバー５を直接、セラミック基板３に接合しても良い。

図３は、従来の半導体素子収納用パッケージの構成を示す図であって、（ａ）は金属キャリア１上に低温はんだ２を隙間なく縦横に配列した様相を示し、（ｂ）は金属キャリア１上に低温はんだ２を間引いて縦横に配列した様相を示す。

図３（ａ）において、金属キャリア１上に低温はんだ２が隙間なく配列されることで、セラミック基板３と金属キャリア１の接合強度が向上する。しかしながら、セラミック基板３と金属キャリア１の間隙にフラックスの洗浄液が通り難い構造となっており、隣接する低温はんだ２の間に埋まったフラックスを洗浄できなくなる。このため低温はんだ２の接合後に生じるフラックス残渣の洗浄が著しく困難となる。

また、図３（ｂ）において、フラックスの洗浄液を流れやすくし、その洗浄性を向上するために、隣接する低温はんだ２同士の間隔を図３（ａ）に比べて広く取り、はんだを間引いている。フラックスの含有率に合わせて、はんだの間引き加減（低温はんだ２の間隙）を適宜調整することで、洗浄液が通りやすいはんだの配置とすることができる。しかしながらはんだの間引きを行うと、間引いた箇所の電気特性及び放熱性が悪くなるので、はんだの間引き具合にも限界がある。

これに対し、実施の形態１による半導体素子収納用パッケージ１００はキャリア穴３０を設けているので、洗浄性を考慮してはんだを必要以上に間引く必要がなくなるため、電気特性及び放熱性を損ねることのない、洗浄性の良い半導体素子収納用パッケージの製造が可能となる。

さらに、金属キャリア１にキャリア穴３０を空けることで、半導体素子収納用パッケージ１００の質量の半分程度を占めることとなる、金属キャリア１の質量を軽減することが可能となる。

以上説明した通り、実施の形態１による半導体素子収納用パッケージは、セラミック基板３と、金属リング６と、金属カバー５と、金属キャリア１から構成される半導体素子収納用パッケージ１００におけるセラミック基板３と金属キャリア１の接合において、複数の小さな島状に配置したはんだ部（低温はんだ２）を間引き、かつ間引いたはんだ部（はんだ間引き部４０）の直下に貫通穴（キャリア穴３０）を空けた金属キャリア１を接合している。即ち、半導体素子４が実装されるセラミック基板３と、セラミック基板３の裏面に、複数の低温はんだ２（導電性接合材）により間隙を有して接合された板状の金属キャリア１（金属部材）と、を備え、複数の低温はんだ２は、金属キャリア１における当該低温はんだ２の接合面内に２次元的に配列され、上記金属キャリア１は、隣接する上記低温はんだ２の接合部位の間に、洗浄液を通過させることが可能な貫通穴が形成されている。これによって、洗浄液が通りにくいはんだ配置であっても、キャリア裏面から洗浄液を通すことができ、フラックスの洗浄性を向上することができる。

これにより、半導体素子収納用パッケージ１００の電気特性や放熱性を損ねることなく、フラックスの洗浄性をより向上させる、はんだの配置を行うことができる。また、同時に金属キャリア１の質量を軽減することが可能となる。

１ 金属キャリア（金属部材）、２ 低温はんだ（導電性接合材）、３ セラミック基板、４ 半導体素子、５ 金属カバー（上蓋）、６ 金属リング、３０ キャリア穴、４０ はんだ間引き部。

Claims (1)

1. 半導体素子が実装されるセラミック基板と、
   上記セラミック基板の裏面に、複数の導電性接合材により間隙を有して接合された板状の金属部材と、
   を備え、
   上記複数の導電性接合材は、上記金属部材における当該導電性接合材の接合面内に２次元的に配列され、
   上記金属部材は、隣接する上記導電性接合材の接合部位の間に、洗浄液が通過可能な貫通穴が形成されたことを特徴とする半導体素子収納用パッケージ。

Images