KR101847168B1 - 파워 모듈 패키지의 제조방법 및 이를 이용한 파워 모듈 패키지 - Google Patents

파워 모듈 패키지의 제조방법 및 이를 이용한 파워 모듈 패키지 Download PDF

Info

Publication number
KR101847168B1
KR101847168B1 KR1020160167016A KR20160167016A KR101847168B1 KR 101847168 B1 KR101847168 B1 KR 101847168B1 KR 1020160167016 A KR1020160167016 A KR 1020160167016A KR 20160167016 A KR20160167016 A KR 20160167016A KR 101847168 B1 KR101847168 B1 KR 101847168B1
Authority
KR
South Korea
Prior art keywords
chip
lower substrate
substrate
signal terminal
power module
Prior art date
Application number
KR1020160167016A
Other languages
English (en)
Inventor
조한신
Original Assignee
현대오트론 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 현대오트론 주식회사 filed Critical 현대오트론 주식회사
Priority to KR1020160167016A priority Critical patent/KR101847168B1/ko
Application granted granted Critical
Publication of KR101847168B1 publication Critical patent/KR101847168B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H01L23/4093—Snap-on arrangements, e.g. clips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

본 발명은 적어도 어느 일면에 요부(凹部)를 구비하는 하부기판과 적어도 어느 일면에 철부(凸部)를 구비하는 상부기판을 준비하는 단계; 상기 하부기판의 상기 요부 내에 칩을 실장하는 단계; 상기 칩과 시그널 단자를 본딩하는 단계; 상기 상부기판의 상기 철부가 상기 칩의 상면과 서로 맞닿도록 상기 칩과 상기 상부기판을 접합하는 단계; 및 상기 하부기판과 상기 상부기판 사이의 내부공간 및 상기 하부기판과 상기 상부기판의 외주면을 감싸도록 몰딩하는 단계;를 포함하고, 상기 하부기판은 상기 시그널 단자, 파워 단자 및 실장부를 포함하며, 상기 요부는 상기 실장부의 적어도 일부에 형성되는 파워 모듈 패키지의 제조방법 및 이를 이용하여 구현한 파워 모듈 패키지를 제공한다.

Description

파워 모듈 패키지의 제조방법 및 이를 이용한 파워 모듈 패키지{Method for manufacturing power module package and the power module package using the same}
본 발명은 파워 모듈 패키지의 제조방법 및 이를 이용한 파워 모듈 패키지에 관한 것으로서, 더 상세하게는 구조 및 공정이 간단하며, 냉각 성능을 개선한 파워 모듈 패키지의 제조방법 및 이를 이용한 파워 모듈 패키지에 관한 것이다.
파워모듈은 친환경자동차용(HEV, EV, PHEV 등) 인버터에 적용되는 것으로서, 모듈의 내부구조를 단순화시키고 강건한 구조를 통해 모듈의 성능을 향상시킬 수 있다.
최근에 파워모듈의 성능을 개선하기 위해서, 세라믹 절연기판 2장을 이용하여 양면냉각 모듈을 구성하여 칩을 바라보는 메탈 패턴 및 중간에 형성된 메탈블럭을 활용하여 위·아래를 전기적으로 연결하였으며, 내부는 에폭시몰딩컴파운드(EMC)로 충진하는 구조에 대해 많이 연구되고 있다.
그러나 이와 같은 구조는 비대칭 세라믹 절연기판 2장을 사용하여 고온 솔더링 공정을 수행하면서 휨(warpage) 열충격시험을 실시할 경우, 고온과 저온을 오가면서 칩에 응력이 집중되어 수명을 단축시킬 수 있다. 상기 2장의 절연기판 사이에 충진되는 재료인 에폭시몰딩컴파운드는 열전도율이 매우 좋지 않기 때문에 열저항이 높아질 수 있다. 또, 에폭시몰딩컴파운드는 수분을 잘 흡습하는 특성이 있으며, 이는 고온고습시험에서 흡습에 의한 박리를 유도할 수 있다. 이로 인해, 에폭시몰딩컴파운드를 모듈 전체에 충진할 경우, 열충격시험에서 모듈 내부 수축팽창으로 칩 주변에 계면에서 박리될 가능성 있다.
본 발명의 기술적 과제는 이러한 점에서 착안된 것으로 본 발명의 목적은 열성능 향상 및 모듈의 무게와 크기를 감소시킬 수 있는 파워 모듈 패키지의 제조방법 및 이를 이용한 파워 모듈 패키지를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 파워 모듈 패키지의 제조방법이 제공된다. 상기 파워 모듈 패키지의 제조방법은 적어도 어느 일면에 요부(凹部)를 구비하는 하부기판과 적어도 어느 일면에 철부(凸部)를 구비하는 상부기판을 준비하는 단계; 상기 하부기판의 상기 요부 내에 칩을 실장하는 단계; 상기 칩과 시그널 단자를 본딩하는 단계; 상기 상부기판의 상기 철부가 상기 칩의 상면과 서로 맞닿도록 상기 칩과 상기 상부기판을 접합하는 단계; 및 상기 하부기판과 상기 상부기판 사이의 내부공간 및 상기 하부기판과 상기 상부기판의 외주면을 감싸도록 몰딩하는 단계;를 포함하고, 상기 하부기판은 상기 시그널 단자, 파워 단자 및 실장부를 포함하며, 상기 요부는 상기 실장부의 적어도 일부에 형성할 수 있다.
상기 파워 모듈 패키지의 제조방법에 있어서, 상기 하부기판과 상기 상부기판은 리드프레임을 이용하며, 상기 하부기판은 상기 리드프레임의 적어도 일부를 제거하여 상기 시그널 단자, 상기 파워 단자 및 상기 실장부를 일체형으로 가공하고, 상기 상부기판의 상기 철부는 상기 리드프레임의 적어도 어느 일부분을 제거하여 돌출된 형상으로 형성될 수 있다.
상기 파워 모듈 패키지의 제조방법에 있어서, 상기 칩과 상기 시그널 단자를 본딩하는 단계는, 금속 클립의 접합부 양단에 솔더 범프를 형성하여 상기 칩의 상면과 상기 시그널 단자의 상면에 각각 접합하는 단계를 포함할 수 있다.
상기 파워 모듈 패키지의 제조방법에 있어서, 상기 몰딩하는 단계는, 에폭시몰딩컴파운드(EMC)를 이용하며, 상기 에폭시몰딩컴파운드가 상기 칩이 실장된 상기 하부기판의 상기 요부로 흘러들어가 상기 하부기판의 내부와 상기 시그널 단자의 적어도 일부를 몰딩하는 단계를 포함할 수 있다.
상기 파워 모듈 패키지의 제조방법에 있어서, 상기 몰딩하는 단계 이후에, 상기 하부기판의 타면과 상기 상부기판의 타면 상에 보호층을 각각 형성하는 단계를 포함하고, 상기 하부기판의 타면과 상기 상부기판의 타면은 상기 몰딩하는 단계 이후에 외부로 노출되는 면일 수 있다.
상기 파워 모듈 패키지의 제조방법에 있어서, 상기 몰딩하는 단계 이후에, 상기 파워 단자와 상기 시그널 단자의 노출된 영역을 도금하고, 일체로 형성된 상기 파워 단자와 상기 시그널 단자를 고정하는 고정부를 제거함으로써 상기 파워 단자와 상기 시그널 단자를 서로 절연시키는 단계를 포함할 수 있다.
본 발명의 다른 관점에 따르면, 파워 모듈 패키지가 제공된다. 상기 파워 모듈 패키지는 적어도 어느 일면에 형성된 요부(凹部)를 구비하는 하부기판; 상기 요부 내에 실장된 칩; 및 적어도 어느 일면에 철부(凸部)를 구비하며, 상기 칩의 적어도 일부 상에 접합된 상부기판;을 포함하고, 상기 하부기판은 시그널 단자, 파워 단자 및 실장부를 포함하며, 상기 요부는 상기 실장부에 형성되고, 상기 상부기판의 상기 철부와 상기 칩의 상면은 서로 맞닿도록 배치되며, 상기 하부기판, 상기 칩 및 상기 상부기판은 각각 솔더링 되어 접합된 구조를 가질 수 있다.
상기 파워 모듈 패키지에 있어서, 상기 하부기판과 나란하게 배치되며, 상기 칩과 금속 클립을 이용하여 본딩된 시그널 단자를 포함할 수 있다.
상기 파워 모듈 패키지에 있어서, 상기 하부기판과 상기 상부기판 사이의 내부공간, 상기 시그널 단자의 적어도 일부 및 상기 하부기판과 상기 상부기판의 외주면을 감싸도록 형성된 몰딩부 및 상기 하부기판과 상기 상부기판의 노출된 면 상에 형성된 보호층을 더 포함할 수 있다.
상기 파워 모듈 패키지에 있어서, 상기 보호층은 폴리이미드(Poly imide) 계열의 재료를 포함할 수 있다.
상기 파워 모듈 패키지에 있어서, 상기 금속 클립은 구리(Cu) 또는 알루미늄(Al) 계열의 재료를 포함할 수 있다.
상기 파워 모듈 패키지에 있어서, 상기 상부기판의 상기 철부의 면적은 상기 칩의 면적보다 상대적으로 더 작게 형성될 수 있다.
상기 파워 모듈 패키지에 있어서, 상기 칩의 상면과 상기 시그널 단자의 레벨은 동일하며, 상기 칩의 상면과 상기 시그널 단자의 상면은 상기 요부의 상면과 레벨이 동일하거나, 상기 칩의 상면과 상기 시그널 단자의 상면은 상기 요부의 상면보다 상대적으로 레벨이 더 높을 수 있다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 열성능을 개선하고, 모듈의 무게와 크기를 감소시켜 저렴하고, 신뢰성 수명이 향상된 파워 모듈 패키지의 제조방법을 이용하여 파워 모듈 패키지를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 파워 모듈 패키지의 제조방법으로 구현한 파워 모듈 패키지의 단면도이다.
도 2 내지 도 8은 본 발명의 일 실시예에 따른 파워 모듈 패키지의 제조방법을 개략적으로 도시하는 상면도이다.
이하, 첨부된 도면들을 참조하여 본 발명의 실시예를 상세히 설명하면 다음과 같다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있는 것으로, 이하의 실시예는 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 또한 설명의 편의를 위하여 도면에서는 구성 요소들이 그 크기가 과장 또는 축소될 수 있다.
도 1은 본 발명의 일 실시예에 따른 파워 모듈 패키지의 제조방법으로 구현한 파워 모듈 패키지의 단면도이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 파워 모듈 패키지(1000)는 적어도 어느 일면에 요부(凹部)를 구비하는 하부기판(110), 하부기판(110)의 상기 요부 내에 실장된 칩(200) 및 적어도 어느 일면에 철부(凸部)를 구비하며, 칩(200)의 적어도 일부 상에 접합된 상부기판(120)을 포함할 수 있다.
하부기판(110)은 예를 들어, 리드프레임을 사용하여 형성할 수 있다. 하부기판(110)은 시그널 단자(112), 파워 단자(114) 및 실장부(116)를 포함할 수 있다. 시그널 단자(112), 파워 단자(114) 및 실장부(116)는 리드프레임의 일부를 제거하여 일체형으로 가공한 후 트림 공정을 수행함으로써 시그널 단자(112)와 파워 단자(114)가 서로 전기적으로 절연될 수 있다. 하부기판(110)은 칩(200)을 실장할 수 있도록, 리드프레임의 적어도 어느 일부를 제거함으로써 실장부(116) 내에 요부(凹部)를 형성할 수 있다. 칩(200)은 상기 요부 내에 실장될 수 있다.
상부기판(120)은 하부기판(110)과 동일한 재료인 리드프레임을 사용할 수 있으며, 레진(resin, 122)을 사용하여 원하는 형상으로 가공할 수 있다. 상부기판(120)은 리드프레임의 적어도 어느 일부를 제거함으로써 돌출된 형상의 철부(凸部)를 형성할 수 있다. 상기 철부와 칩(200)의 상면은 서로 맞닿도록 배치되며, 하부기판(110), 칩(200) 및 상부기판(120)은 솔더링 되어 접합된 구조를 가질 수 있다. 예를 들면, 하부기판(110)과 칩(200) 사이에 제 1 솔더 프리폼(130)을 개재함으로써 솔더링 접합될 수 있으며, 칩(200)과 상부기판(120) 사이에 제 2 솔더 프리폼(140)을 개재함으로써 솔더링 접합될 수 있다.
한편, 시그널 단자(112)는 하부기판(110)의 파워 단자(114)와 나란하게 배치될 수 있다. 시그널 단자(112)는 파워 단자(114)와 서로 전기적으로 절연될 수 있으며, 시그널 단자(112)는 금속 클립(300)을 이용하여 칩(200)과 서로 연결될 수 있다. 여기서, 금속 클립(300)은 예를 들어, 구리(Cu) 또는 알루미늄(Al) 계열의 재료를 포함할 수 있다. 금속 클립(300)은 칩(200)과 시그널 단자와 각각 접합하는 양단에 솔더 범프를 형성하여 와이어 본딩에 의해 연결된 구조보다 상대적으로 인덕턴스를 감소시켜 보다 성능이 개선된 효과를 얻을 수 있다.
본 발명의 실시예에 의한 파워 모듈 패키지(1000)에서 하부기판(110), 상부기판(120) 및 칩(200) 등은 상대적으로 서로 다른 위치에 형성될 수 있으나, 제조공정을 단순화시킬 수 있도록 최적화된 구조를 가질 수 있다. 예를 들어, 칩(200)의 상면과 시그널 단자(112)의 레벨은 동일하며, 칩(200) 또는 시그널 단자(112)의 상면은 요부의 상면과 레벨이 서로 동일하거나, 칩(200) 또는 시그널 단자(112)의 상면은 상기 요부의 상면보다 상대적으로 레벨이 더 높을 수 있다. 또, 상부기판(120)의 철부는 칩(200)의 면적보다 상대적으로 작으며, 금속 클립(300)의 상면보다 상대적으로 레벨이 더 높을 수 있다.
하부기판(110), 칩(200) 및 상부기판(120)이 서로 솔더링되어 접합되고, 하부기판(110)과 상부기판(120) 사이의 내부공간에 몰딩부(400)가 형성될 수 있다. 몰딩부(400)는 상기 내부공간뿐만 아니라, 시그널 단자(112)의 적어도 일부와 하부기판(110)과 상부기판(120)의 외주면을 감싸도록 형성될 수 있다.
또한, 몰딩부(400)에 의해 몰딩되지 않고 외부로 노출된 면 상에 보호층(500)을 형성할 수 있다. 즉, 보호층(500)은 하부기판(110)의 하부면에 형성된 제 1 보호층(510)과 상부기판(120)의 상부면에 형성된 제 2 보호층(520)을 포함할 수 있다. 보호층(500)은 예를 들어, 폴리이미드(Poly imide) 계열의 재료를 포함할 수 있다.
이에 대해 하기 도 2 내지 도 8을 참조하여 본 발명의 파워 모듈 패키지의 제조방법에 대해 각 단계별로 상세하게 설명하도록 한다.
도 2 내지 도 8은 본 발명의 일 실시예에 따른 파워 모듈 패키지의 제조방법을 개략적으로 도시하는 상면도이다.
도 1, 도 2 내 도 4를 참조하면, 먼저, 하부기판(110)과 상부기판(120)을 각각 준비할 수 있다. 하부기판(110)과 상부기판(120)은 리드프레임을 이용하여 각각 적어도 일면을 가공하여 형성할 수 있다. 상기 리드프레임은 예를 들어, 니켈·철합금 또는 동합금을 사용할 수 있다. 도 1에 도시된 바와 같이, 하부기판(110)은 리드프레임의 어느 일면의 적어도 일부를 제거함으로써 형성된 복수개의 요부(凹部)를 포함할 수 있다. 하부기판(110)은 시그널 단자(112), 파워 단자(114) 및 실장부(116)가 일체형으로 형성될 수 있다. 상기 요부는 실장부(116)의 적어도 일부에 형성될 수 있다.
상부기판(120)은 리드프레임의 어느 일면의 적어도 일부를 제거함으로써 형성된 복수개의 철부(凸部)를 포함할 수 있다. 상기 철부는 스페이서 기능을 수행할 수 있도록 돌출형상으로 가공될 수 있다.
하부기판(110)은 외부와 신호를 주고 받을 수 있는 시그널 단자(112)와 파워 단자(114)를 포함할 수 있다. 여기서, 시그널 단자(112)와 파워 단자(114)는 리드프레임을 가공하여 일체형으로 형성할 수 있다. 시그널 단자(112)와 파워 단자(114)는 추후 트림 공정을 수행함으로써 서로 절연될 수 있다.
이후에, 하부기판(110)의 요부 내에 칩(200)을 실장할 수 있다. 칩(200)은 제 1 솔더 프리폼(130)을 이용하여 하부기판(110)의 요부 내에 실장될 수 있다. 칩(200)의 상면과 시그널 단자(112)의 상면 레벨은 동일하게 형성될 수 있다. 이는 도 4에 도시된 금속 클립(300)에 의해 칩(200)과 시그널 단자(112)가 서로 전기적으로 연결될 수 있도록 동일한 높이를 갖도록 형성될 수 있으나, 파워 단자(114)와의 절연처리가 용이하도록, 칩(200)과 시그널 단자(112)의 상면은 상기 요부의 상면보다 상대적으로 레벨이 더 높게 설계될 수도 있다.
한편, 금속 클립(300)은 복수개의 클립을 멀티(multi)로 배열하여 기판 형태로 구현한 후 접합부 양단에 솔더 범프를 형성하여 칩(200) 솔더링 공정시 함께 솔더링함으로써 본딩 공정을 보다 단순화시킬 수 있다. 여기서, 상기 솔더링 공정은 예를 들어, 진공 솔더링 방법으로 형성될 수 있다. 상기 진공 솔더링 방법은 이미 공지된 기술로서, 이에 대한 상세한 설명은 생략한다.
도 1 및 도 5를 참조하면, 칩(200)의 상면 상에 제 2 솔더 프리폼(140)을 이용하여 상부기판(120)의 철부가 서로 맞닿도록 배치한 후 접합할 수 있다. 상기 철부는 칩(200) 상면의 면적보다 상대적으로 작게 설계될 수 있다. 상기 철부는 금속 클립(300)의 두께보다 상대적으로 두껍게 설계될 수 있다. 또, 금속 클립(300)이 칩(200)과 시그널 단자(112)에 접합된 후의 상면보다 더 높은 영역에 배치되어 상부기판(120)에 의해 칩(200)과 금속 클립(300) 또는 시그널 단자(112)와 금속 클립(300)의 접속부위가 보호되는 구조를 형성할 수 있다.
도 1 및 도 6을 참조하면, 하부기판(110)과 상부기판(120) 사이의 내부공간 및 하부기판(110)과 상부기판(120)의 외주면을 감싸도록 매립하여 몰딩부(400)를 형성할 수 있다. 몰딩부(400)는 예를 들어, 에폭시몰딩컴파운드(EMC)를 이용하여 형성할 수 있다. 상기 에폭시몰딩컴파운드가 칩(200)이 실장된 하부기판(110)의 요부로 흘러들어가 하부기판(110)의 내부와 시그널 단자(112)의 적어도 일부를 몰딩함으로써 모듈의 내부구조가 단순하며, 칩(200)만 몰딩하는 것이 아니라, 칩(200) 주변의 요소들 즉, 시그널 단자(112)와 파워 단자(114)를 구비하는 하부기판(110) 및 상부기판(120)의 적어도 일부를 동시에 감싸면서 형성되므로, 각 파트들과의 결합성을 개선할 수 있다.
특히, 하부기판(110)과 상부기판(120)의 내부공간에 충진되는 에폭시몰딩컴파운드는 갭필(gap fill) 기능만 수행하기 때문에, 모듈 조립 공정에서 발생될 수 있는 오염에 의한 문제를 최소화할 수 있으며, 열충격시험시, 열변형을 감소시켜 신뢰성을 향상시킬 수 있다.
도 1, 도 7 및 도 8을 참조하면, 하부기판(110)의 하부면과 상부기판(120)의 상부면 및 외부로 노출된 몰딩부(400)의 상면과 하면의 적어도 일부 상에 보호층(500)을 각각 형성할 수 있다. 보호층(500)은 하부기판(110)의 하면에 형성되는 제 1 보호층(510)과 상부기판(120)의 상면에 형성되는 제 2 보호층(520)을 포함할 수 있다. 제 1 보호층(510)과 제 2 보호층(520)은 상부기판(120)에 노출된 금속패턴만을 보호하는 것이 아니라, 몰딩부(400)의 외부로 노출된 시그널 단자(112)와 파워 단자(114)를 제외한 전면에 형성됨으로써 파워 모듈 패키지(1000)를 보호할 수 있다.
보호층(500)이 형성된 이후에, 시그널 단자(112)와 파워 단자(114)의 노출된 영역에 주석(Sn) 도금을 수행한 후 일체로 형성되어 있는 시그널 단자(112)와 파워 단자(114)를 고정하고 있는 최외곽면의 고정부를 제거함으로써 시그널 단자(112)와 파워 단자(114)를 서로 절연시켜 파워 모듈 패키지(1000)를 구현할 수 있다.
본 발명의 기술적 사상에 따른 파워 모듈 패키지의 제조방법의 유리한 효과를 이해하기 위하여, 본 발명의 비교예를 살펴본다.
본 발명의 비교예에 따른 파워 모듈 패키지는 2장의 절연기판을 사용하여 양면냉각 모듈을 구성하고, 내부는 에폭시몰딩컴파운드로 충진하는 구조를 포함할 수 있다. 이 경우, 고온에서 솔더링 공정을 수행하면 고온 상태와 저온 상태를 오가면서 칩에 응력이 집중되어 수명을 단축시킨다. 또, 열전도율이 매우 좋지 않으며, 에폭시몰딩컴파운드로 모듈 내부를 전부 충진한다면, 내부의 수축 팽창으로 칩 주변에 계면이 박리될 수 있다.
본 발명은 절연기판 대신 열전도율이 좋은 구리와 같은 금속을 적용한 2장의 리드프레임을 사용하여 모듈의 재료비를 절감할 수 있으며, 열성능을 더욱 향상시킬 수 있다. 또, 전극단자에 대한 절연 보호막 재료로 종래의 세라믹 재료 대신에 폴리이미드 계열의 보호막 코팅을 사용하기 때문에 세라믹보다 열전도율이 높으며, 상부에 적용된 리드프레임 기판은 레진(resin) 계열의 재료로서, 기판 형태로 제작하여 기존 공법으로 솔더를 사용하여 하부기판(110), 칩(200) 및 상부기판(120)을 접합할 수 있다.
칩(200)이 실장되는 리드프레임은 파워터미널 단자와 일체형이기 때문에 종래의 솔더링 접합시보다 전기전도도 및 모듈의 인덕턴스를 더욱 감소시킬 수 있으며, 솔더링 접합보다 신뢰성이 더 높다. 리드프레임에 칩이 실장되는 하부기판(110)의 구조는 시그널 단자(112)와 파워 단자(114)가 일체형의 패턴 구조로 형성되기 때문에, 종래의 터미널 솔더링 공정을 생략할 수 있다.
따라서, 본 발명은 세라믹 절연 기판을 사용하지 않고, 리드프레임과 레진을 이용하여 일체형으로 제작한 기판을 이용하여 양면 대칭형 구조로 파워 모듈 패키지(1000)를 구현함으로써 비대칭 절연기판을 적용할 때보다 열변형에 대한 스트레스를 줄일 수 있다. 또한, 상부기판(120)에는 스페이서 기능을 수행할 수 있도록 리드프레임의 일면을 제거함으로써 돌출된 형태로 가공하여, 구조상으로 간단해질 수 있다. 특히, 단층의 리드프레임을 사용하기 때문에 원재료 자체에서 발생하는 열변형이 없어, 파워 모듈 패키지(1000)의 변형을 줄일 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
110 : 하부기판
112 : 시그널 단자
114 : 파워 단자
116 : 실장부
120 : 상부기판
122 : 레진
130 : 제 1 솔더 프리폼
140 : 제 2 솔더 프리폼
200 : 칩
300 : 금속 클립
400 : 몰딩부
500 : 보호층
510 : 제 1 보호층
520 : 제 2 보호층
1000 : 파워 모듈 패키지

Claims (13)

  1. 적어도 어느 일면에 요부(凹部)를 구비하는 하부기판과 적어도 어느 일면에 철부(凸部)를 구비하는 상부기판을 준비하는 단계;
    상기 하부기판의 상기 요부 내에 칩을 실장하는 단계;
    상기 칩과 시그널 단자를 본딩하는 단계;
    상기 상부기판의 상기 철부가 상기 칩의 상면과 서로 맞닿도록 상기 칩과 상기 상부기판을 접합하는 단계; 및
    상기 하부기판과 상기 상부기판 사이의 내부공간 및 상기 하부기판과 상기 상부기판의 외주면을 감싸도록 몰딩하는 단계;
    를 포함하고,
    상기 하부기판은 상기 시그널 단자, 파워 단자 및 실장부를 포함하며, 상기 요부는 상기 실장부의 적어도 일부에 형성되며,
    상기 하부기판과 상기 상부기판은 리드프레임을 이용하며,
    상기 하부기판은 상기 리드프레임의 적어도 일부를 제거하여 상기 시그널 단자, 상기 파워 단자 및 상기 실장부를 일체형으로 가공하고,
    상기 상부기판의 상기 철부는 상기 리드프레임의 적어도 어느 일부분을 제거하여 돌출된 형상으로 형성된 것인,
    파워 모듈 패키지의 제조방법.
  2. 삭제
  3. 제 1 항에 있어서,
    상기 칩과 상기 시그널 단자를 본딩하는 단계는,
    금속 클립의 접합부 양단에 솔더 범프를 형성하여 상기 칩의 상면과 상기 시그널 단자의 상면에 각각 접합하는 단계를 포함하는,
    파워 모듈 패키지의 제조방법.
  4. 제 1 항에 있어서,
    상기 몰딩하는 단계는,
    에폭시몰딩컴파운드(EMC)를 이용하며, 상기 에폭시몰딩컴파운드가 상기 칩이 실장된 상기 하부기판의 상기 요부로 흘러들어가 상기 하부기판의 내부와 상기 시그널 단자의 적어도 일부를 몰딩하는 단계를 포함하는,
    파워 모듈 패키지의 제조방법.
  5. 제 1 항에 있어서,
    상기 몰딩하는 단계 이후에,
    상기 하부기판의 타면과 상기 상부기판의 타면 상에 보호층을 각각 형성하는 단계를 포함하고,
    상기 하부기판의 타면과 상기 상부기판의 타면은 상기 몰딩하는 단계 이후에 외부로 노출되는 면인,
    파워 모듈 패키지의 제조방법.
  6. 제 1 항에 있어서,
    상기 몰딩하는 단계 이후에,
    상기 파워 단자와 상기 시그널 단자의 노출된 영역을 도금하고, 일체로 형성된 상기 파워 단자와 상기 시그널 단자를 고정하는 고정부를 제거함으로써 상기 파워 단자와 상기 시그널 단자를 서로 절연시키는 단계를 포함하는,
    파워 모듈 패키지의 제조방법.
  7. 적어도 어느 일면에 형성된 요부(凹部)를 구비하는 하부기판;
    상기 요부 내에 실장된 칩; 및
    적어도 어느 일면에 철부(凸部)를 구비하며, 상기 칩의 적어도 일부 상에 접합된 상부기판;
    을 포함하고,
    상기 하부기판은 시그널 단자, 파워 단자 및 실장부를 포함하며, 상기 요부는 상기 실장부에 형성되고,
    상기 상부기판의 상기 철부와 상기 칩의 상면은 서로 맞닿도록 배치되며, 상기 하부기판, 상기 칩 및 상기 상부기판은 각각 솔더링 되어 접합된 구조를 가지며,
    상기 하부기판과 상기 상부기판은 리드프레임을 이용하며, 상기 하부기판은 상기 리드프레임의 적어도 일부를 제거하여 상기 시그널 단자, 상기 파워 단자 및 상기 실장부를 일체형으로 가공한 것이며,
    상기 상부기판의 상기 철부는 스페이서 기능을 수행하도록 상기 리드프레임의 적어도 어느 일부분이 제거되어 돌출된 형상을 갖는,
    파워 모듈 패키지.
  8. 제 7 항에 있어서,
    상기 시그널 단자와 상기 칩은 금속 클립을 이용하여 서로 연결되는,
    파워 모듈 패키지.
  9. 제 8 항에 있어서,
    상기 하부기판과 상기 상부기판 사이의 내부공간, 상기 시그널 단자의 적어도 일부 및 상기 하부기판과 상기 상부기판의 외주면을 감싸도록 형성된 몰딩부 및 상기 하부기판과 상기 상부기판의 노출된 면 상에 형성된 보호층을 더 포함하는,
    파워 모듈 패키지.
  10. 제 9 항에 있어서,
    상기 보호층은 폴리이미드(Poly imide) 계열의 재료를 포함하는,
    파워 모듈 패키지.
  11. 제 8 항에 있어서,
    상기 금속 클립은 구리(Cu) 또는 알루미늄(Al) 계열의 재료를 포함하는,
    파워 모듈 패키지.
  12. 제 7 항에 있어서,
    상기 상부기판의 상기 철부의 면적은 상기 칩의 면적보다 상대적으로 더 작게 형성된,
    파워 모듈 패키지.
  13. 제 7 항에 있어서,
    상기 칩의 상면과 상기 시그널 단자의 레벨(level)은 동일하며,
    상기 칩의 상면과 상기 시그널 단자의 상면은 상기 요부의 상면과 레벨(level)이 동일하거나, 상기 칩의 상면과 상기 시그널 단자의 상면은 상기 요부의 상면보다 상대적으로 레벨(level)이 더 높은 것인,
    파워 모듈 패키지.
KR1020160167016A 2016-12-08 2016-12-08 파워 모듈 패키지의 제조방법 및 이를 이용한 파워 모듈 패키지 KR101847168B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020160167016A KR101847168B1 (ko) 2016-12-08 2016-12-08 파워 모듈 패키지의 제조방법 및 이를 이용한 파워 모듈 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160167016A KR101847168B1 (ko) 2016-12-08 2016-12-08 파워 모듈 패키지의 제조방법 및 이를 이용한 파워 모듈 패키지

Publications (1)

Publication Number Publication Date
KR101847168B1 true KR101847168B1 (ko) 2018-04-09

Family

ID=61977948

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020160167016A KR101847168B1 (ko) 2016-12-08 2016-12-08 파워 모듈 패키지의 제조방법 및 이를 이용한 파워 모듈 패키지

Country Status (1)

Country Link
KR (1) KR101847168B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111276447A (zh) * 2018-12-05 2020-06-12 奥特润株式会社 双侧冷却功率模块及其制造方法
KR20200143301A (ko) * 2019-06-14 2020-12-23 제엠제코(주) 반도체 패키지

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4080006B2 (ja) * 1997-08-29 2008-04-23 株式会社ルネサステクノロジ 半導体装置
KR101367065B1 (ko) * 2012-10-30 2014-02-24 삼성전기주식회사 전력 모듈 패키지

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4080006B2 (ja) * 1997-08-29 2008-04-23 株式会社ルネサステクノロジ 半導体装置
KR101367065B1 (ko) * 2012-10-30 2014-02-24 삼성전기주식회사 전력 모듈 패키지

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111276447A (zh) * 2018-12-05 2020-06-12 奥特润株式会社 双侧冷却功率模块及其制造方法
KR20200068285A (ko) * 2018-12-05 2020-06-15 현대오트론 주식회사 양면 냉각 파워 모듈 및 이의 제조방법
KR102163662B1 (ko) * 2018-12-05 2020-10-08 현대오트론 주식회사 양면 냉각 파워 모듈 및 이의 제조방법
US11251112B2 (en) 2018-12-05 2022-02-15 Hyundai Mobis Co., Ltd. Dual side cooling power module and manufacturing method of the same
CN111276447B (zh) * 2018-12-05 2023-06-23 现代摩比斯株式会社 双侧冷却功率模块及其制造方法
US11862542B2 (en) 2018-12-05 2024-01-02 Hyundai Mobis Co., Ltd. Dual side cooling power module and manufacturing method of the same
KR20200143301A (ko) * 2019-06-14 2020-12-23 제엠제코(주) 반도체 패키지
KR102264132B1 (ko) 2019-06-14 2021-06-11 제엠제코(주) 반도체 패키지

Similar Documents

Publication Publication Date Title
TWI527175B (zh) 半導體封裝件、基板及其製造方法
TWI448226B (zh) 電源轉換模組
US8575756B2 (en) Power package module with low and high power chips and method for fabricating the same
KR102231769B1 (ko) 고열전도를 위한 히트싱크 노출형 반도체 패키지 및 그 제조방법
US9570380B2 (en) Electronic device provided with an encapsulation structure with improved electric accessibility and method of manufacturing the electronic device
JPWO2019045088A1 (ja) 高周波モジュールおよびその製造方法
US20130037309A1 (en) Terminal-integrated metal base package module and terminal-integrated metal base packaging method
KR20080013864A (ko) 하나의 집적 회로를 다른 집적 회로 상에 적층하기 위한구조
KR101321277B1 (ko) 전력 모듈 패키지 및 그 제조방법
KR20120079325A (ko) 반도체 패키지 및 그 제조방법
TWI681523B (zh) 用於封裝上元件之電路之機械相容的以及導電及導熱的引線架
JP4967701B2 (ja) 電力半導体装置
KR101977956B1 (ko) 전력반도체 모듈의 제조방법
TWI405307B (zh) 晶片封裝及其製程
KR101847168B1 (ko) 파워 모듈 패키지의 제조방법 및 이를 이용한 파워 모듈 패키지
JP3935381B2 (ja) 両面電極半導体素子を有する電子回路装置及び該電子回路装置の製造方法
CN111276447A (zh) 双侧冷却功率模块及其制造方法
KR20150062126A (ko) 배선 기판 및 배선 기판으로의 반도체 소자의 실장 방법
KR101897641B1 (ko) 파워 모듈 패키지의 제조방법 및 이를 이용한 파워 모듈 패키지
US8865526B2 (en) Semiconductor device and method for manufacturing a semiconductor device
US20150091152A1 (en) External connection terminal, semiconductor package having external connection terminal and method of manufacturing the same
JP2005506702A (ja) 電子的な構成群をパッケージングするための方法およびマルチチップパッケージ
US20070126117A1 (en) Semiconductor module and manufacturing method thereof
JP3446695B2 (ja) 半導体装置
JP2014135414A (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant