KR101367065B1 - 전력 모듈 패키지 - Google Patents
전력 모듈 패키지 Download PDFInfo
- Publication number
- KR101367065B1 KR101367065B1 KR20120121188A KR20120121188A KR101367065B1 KR 101367065 B1 KR101367065 B1 KR 101367065B1 KR 20120121188 A KR20120121188 A KR 20120121188A KR 20120121188 A KR20120121188 A KR 20120121188A KR 101367065 B1 KR101367065 B1 KR 101367065B1
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor chip
- lead
- base substrate
- electrode
- pattern
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1301—Thyristor
- H01L2924/13034—Silicon Controlled Rectifier [SCR]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1306—Field-effect transistor [FET]
- H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Wire Bonding (AREA)
- Inverter Devices (AREA)
Abstract
본 발명에 따른 전력 모듈 패키지는 일면 및 타면을 갖는 베이스 기판, 상기 베이스 기판의 일면 상에 형성된 제1패턴, 상기 베이스 기판의 타면 상에 형성된 제2패턴 및 상기 제1패턴과 제2패턴을 전기적으로 연결하는 비아를 포함하는 회로층, 각각 제1면 및 제2면을 갖고, 상기 제1면이 상기 제1패턴 상에 접하도록 상기 베이스 기판상에 실장된 제1반도체칩 및 제2반도체칩 및 일측 및 타측을 갖고, 상기 일측은 상기 제1반도체칩 및 제2반도체칩의 제2면과 접하고, 상기 타측은 외부로 돌출된 제1리드 및 일측 및 타측을 갖고, 상기 일측은 상기 제2패턴과 접하고, 상기 타측은 외부로 돌출된 제2리드를 포함하는 리드 프레임을 포함한다.
Description
본 발명은 전력 모듈 패키지에 관한 것이다.
전력 반도체 디바이스 제조를 위한 재료, 설계 및 공정의 급격한 발전에 따라 높은 전류, 전압 하에 구동되는 전력 모듈 패키지 또한 급속히 발전하고 있다.
종래 전력 모듈 패키지는 금속 재질의 와이어(wire)를 이용하여 반도체칩과 리드 프레임을 전기적으로 연결한다.
한편, 종래 기술에 따른 전력 모듈 패키지가 미국등록특허 제6432750호에 개시되어 있다.
본 발명의 일 측면은 와이어(wire) 없이 반도체칩과 외부접속단자 기능을 하는 리드 프레임이 전기적으로 연결된 전력 모듈 패키지를 제공하는 것이다.
또한, 본 발명의 다른 측면은 구조는 단순해지는 동시에 전기적 및 열적 성능은 향상된 전력 모듈 패키지를 제공하는 것이다.
본 발명에 따른 전력 모듈 패키지는 일면 및 타면을 갖는 베이스 기판, 상기 베이스 기판의 일면 상에 형성된 제1패턴, 상기 베이스 기판의 타면 상에 형성된 제2패턴 및 상기 제1패턴과 제2패턴을 전기적으로 연결하는 비아를 포함하는 회로층, 각각 제1면 및 제2면을 갖고, 상기 제1면이 상기 제1패턴 상에 접하도록 상기 베이스 기판상에 실장된 제1반도체칩 및 제2반도체칩 및 일측 및 타측을 갖고, 상기 일측은 상기 제1반도체칩 및 제2반도체칩의 제2면과 접하고, 상기 타측은 외부로 돌출된 제1리드 및 일측 및 타측을 갖고, 상기 일측은 상기 제2패턴과 접하고, 상기 타측은 외부로 돌출된 제2리드를 포함하는 리드 프레임을 포함한다.
이때, 상기 제1반도체칩은 상기 제1면에 형성된 제1-1전극, 상기 제2면에 서로 이격 형성된 제1-2전극 및 제1-3전극을 포함하고, 상기 제2반도체칩은 상기 제1면에 형성된 제2-1전극, 상기 제2면에 형성된 제2-2전극을 포함하며, 상기 제1리드는 일측 및 타측을 갖고, 상기 일측은 상기 제1반도체칩의 상기 제1-2전극 및 상기 제2반도체칩의 제2-2전극에 접하고, 상기 타측은 외부로 돌출된 제1-1리드 및 일측 및 타측을 갖고, 상기 일측은 상기 제1반도체칩의 상기 제1-3전극과 접하고, 상기 타측은 외부로 돌출된 제1-2리드를 포함할 수 있다.
또한, 상기 제1리드의 일측은 제1방향으로 단차진 형상이고, 상기 제2리드의 일측은 상기 제1방향과 반대 방향인 제2방향으로 단차진 형상이며, 상기 제1-1리드의 일측과 상기 제1-2리드의 일측은 서로 상이한 높이로 단차질 수 있다.
또한, 상기 제1리드 및 제2리드에는 각각 상기 베이스 기판과 체결되는 체결부가 형성되고, 상기 베이스 기판에는 상기 체결부에 대응되는 체결홈이 형성될 수 있다.
이때, 상기 체결부는 상기 제1리드 및 제2리드의 일측 단부에 형성될 수 있다.
또한, 상기 제1반도체칩은 절연된 게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor:IGBT)이고, 상기 제2반도체칩은 다이오드(diode)일 수 있다.
또한, 상기 베이스 기판, 회로층, 제1반도체칩, 제2반도체칩 및 리드 프레임 일부를 감싸도록 형성된 몰딩부재를 더 포함할 수 있다.
또한, 본 발명에 따른 전력 모듈 패키지는 일면 및 타면을 갖는 베이스 기판, 상기 베이스 기판의 일면 상에 형성된 제1패턴, 상기 베이스 기판의 타면 상에 형성된 제2패턴 및 상기 제1패턴과 제2패턴을 전기적으로 연결하는 비아를 포함하는 회로층, 각각 제1면 및 제2면을 갖고, 상기 제1면이 상기 제1패턴 상에 접하도록 상기 베이스 기판상에 실장된 제1반도체칩 및 제2반도체칩 및 일측 및 타측을 갖고, 상기 일측은 상기 제1반도체칩 및 제2반도체칩의 제2면과 접하고, 상기 타측은 외부로 돌출된 제1리드 및 일측 및 타측을 갖고, 상기 일측은 상기 제2패턴과 접하고, 상기 타측은 외부로 돌출된 제2리드를 포함하는 리드 프레임을 포함하고, 상기 제1리드 및 제2리드에는 각각 상기 베이스 기판과 체결되는 체결부가 형성되고, 상기 베이스 기판에는 상기 체결부에 대응되는 체결홈이 형성될 수 있다.
이때, 상기 제1반도체칩은 상기 제1면에 형성된 제1-1전극, 상기 제2면에 서로 이격 형성된 제1-2전극 및 제1-3전극을 포함하고, 상기 제2반도체칩은 상기 제1면에 형성된 제2-1전극, 상기 제2면에 형성된 제2-2전극을 포함하며, 상기 제1리드는 일측 및 타측을 갖고, 상기 일측은 상기 제1반도체칩의 상기 제1-2전극 및 상기 제2반도체칩의 제2-2전극에 접하고, 상기 타측은 외부로 돌출된 제1-1리드 및 일측 및 타측을 갖고, 상기 일측은 상기 제1반도체칩의 상기 제1-3전극과 접하고, 상기 타측은 외부로 돌출된 제1-2리드를 포함할 수 있다.
또한, 상기 제1리드의 일측은 제1방향으로 단차진 형상이고, 상기 제2리드의 일측은 상기 제1방향과 반대 방향인 제2방향으로 단차진 형상이며, 상기 제1-1리드의 일측과 상기 제1-2리드의 일측은 서로 상이한 높이로 단차질 수 있다.
또한, 상기 체결부는 상기 제1리드 및 제2리드의 일측 단부에 형성될 수 있다.
또한, 상기 제1반도체칩은 절연된 게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor:IGBT)이고, 상기 제2반도체칩은 다이오드(diode)일 수 있다.
또한, 상기 베이스 기판, 회로층, 제1반도체칩, 제2반도체칩 및 리드 프레임 일부를 감싸도록 형성된 몰딩부재를 더 포함할 수 있다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로 더욱 명백해질 것이다.
이에 앞서 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명은 외부접속단자 기능을 하는 리드 프레임을 반도체칩과 직접 접하도록 하여 별도의 와이어(wire)를 사용하지 않음으로써, 패키지 구조가 단순화되는 동시에 제조 비용을 절감할 수 있는 효과가 있다.
또한, 본 발명은 와이어(wire) 대신 리드 프레임을 직접 반도체칩의 전극과 연결함으로써, 패키지의 전기적 성능 및 열적 성능을 향상시킬 수 있는 효과가 있다.
도 1은 본 발명의 일 실시 예에 따른 전력 모듈 패키지의 구조를 나타내는 측면도,
도 2는 도 1의 전력 모듈 패키지의 상부 평면도, 및
도 3은 도 1의 전력 모듈 패키지의 하부 평면도이다.
도 2는 도 1의 전력 모듈 패키지의 상부 평면도, 및
도 3은 도 1의 전력 모듈 패키지의 하부 평면도이다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시 예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, "제1", "제2", "일면", "타면" 등의 용어는 하나의 구성요소를 다른 구성요소로부터 구별하기 위해 사용되는 것으로, 구성요소가 상기 용어들에 의해 제한되는 것은 아니다. 이하, 본 발명을 설명함에 있어서, 본 발명의 요지를 불필요하게 흐릴 수 있는 관련된 공지기술에 대한 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태를 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시 예에 따른 전력 모듈 패키지의 구조를 나타내는 측면도이고, 도 2는 도 1의 전력 모듈 패키지의 상부 평면도 및 도 3은 도 1의 전력 모듈 패키지의 하부 평면도이다.
도 1을 참조하면, 본 실시 예에 다른 전력 모듈 패키지(100)는 일면 및 타면을 갖는 베이스 기판(110), 베이스 기판(110)의 일면 상에 형성된 제1패턴(120a), 타면 상에 형성된 제2패턴(120b) 및 제1패턴(120a)과 제2패턴(120b)을 전기적으로 연결하는 비아(120c)를 포함하는 회로층(120), 각각 제1면 및 제2면을 갖고, 상기 제1면이 제1패턴(120a) 상에 접하도록 베이스 기판(110)상에 실장된 제1반도체칩(131) 및 제2반도체칩(133) 및 상기 제1반도체칩(131) 및 제2반도체칩(133)의 제2면에 접하는 제1리드(141)와 상기 제2패턴에 접하는 제2리드(143)를 포함하는 리드 프레임(140)을 포함한다.
본 실시 예에서 베이스 기판(110)은 세라믹(ceramic) 기판, 양극산화층을 갖는 금속기판, 인쇄회로기판(Printed Circuit Board:PCB), 절연된 금속 기판(Insulated Metal Substrate:IMS), 프리-몰딩(pre-molded) 기판 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
상기 세라믹 기판은 금속계 질화물 또는 세라믹 재료로 이루어질 수 있으며, 금속계 질화물로서, 예를 들어, 알루미늄 질화물(AlN) 또는 실리콘 질화물(SiN)을 포함할 수 있으며, 세라믹 재료로서, 알루미늄 산화물(Al2O3) 또는 베릴륨 산화물(BeO)을 포함할 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 도 1에 도시하지는 않았으나, 본 실시 예에서 베이스 기판(110)은 다층기판일 수 있다.
본 실시 예에서 회로층(120)은 도 1에 도시한 바와 같이, 베이스 기판(110)의 일면에 형성된 제1패턴(120a), 베이스 기판(110)의 타면에 형성된 제2패턴(120b) 및 제1패턴(120a)과 제2패턴(120b)을 전기적으로 연결하는 비아(120c)를 포함할 수 있다.
이는, 이후 베이스 기판(110) 일면 상에 형성된 제1패턴(120a)에 접하도록 실장된 제1반도체칩(131) 및 제2반도체칩(133)과 베이스 기판(110) 타면 상에 형성된 제2패턴(120b)을 전기적으로 연결하기 위함이다.
즉, 제1패턴(120a) 및 비아(120c)를 통해 제1반도체칩(131) 및 제2반도체칩(133) 각각의 제1-1전극(131a) 및 제2-1전극(133a)은 제2패턴(120b)과 전기적으로 연결될 수 있다.
이때, 상기 회로층(120)은 구리(Cu), 니켈(Ni), 은(Ag) 및 금(Au) 등으로 이루어질 수 있으며, 특별히 이에 한정되는 것은 아니다.
또한, 상기 회로층(120)은 통상적인 형성방법, 예를 들어 화학 기상 증착법(Chemical Vapor Deposition:CVD), 물리 기상 증착법(Physical Vapor Deposition:PVD), 전해 도금 공정 또는 무전해 도금 공정, 스퍼터링(sputtering) 공정에 의해 형성될 수 있으나, 특별히 이에 한정되는 것은 아니며, 당업자라면 공지된 모든 회로층 형성 공정이 이용 가능함을 인식할 수 있을 것이다.
본 실시 예에서 제1반도체칩(131) 및 제2반도체칩(133)은 전력소자일 수 있으나, 특별히 이에 한정되는 것은 아니다.
일반적으로 전력 소자는 실리콘 제어 정류기(Silicon Controlled Rectifier:SCR), 전력 트랜지스터, 절연된 게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor:IGBT), 모스 트랜지스터, 전력 정류기, 전력 레귤레이터, 인버터, 컨버터, 또는 이들이 조합된 고전력 반도체칩 또는 다이오드를 포함할 수 있다.
또한, 도 2 및 도 3에서는 베이스 기판(110) 상에 다수 개의 제1반도체칩(131)과 제2반도체칩(133)이 실장된 것으로 도시하고 있으나, 하나의 제1반도체칩(131) 및 제2반도체칩(133)이 실장되는 것 역시 가능하다.
본 실시 예에서는 예로써, 제1반도체칩(131)으로는 절연된 게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor:IGBT)를 사용하고, 제2반도체칩(133)으로는 다이오드(diode)를 사용하고 있으나, 특별히 이에 한정되는 것은 아니다.
이때, 도 1 및 도 2에 도시한 바와 같이, 제1반도체칩(131)의 제1면에는 제1-1전극(131a)이 형성되고, 제1반도체칩(131)의 제2면에는 제1-2전극(131b) 및 제1-3전극(131c)이 이격 형성될 수 있다.
여기에서, 상기 제1-1전극(131a)은 컬렉터(collector) 전극, 상기 제1-2전극(131b)은 이미터(emitter) 전극, 상기 제1-3전극(131c)은 게이트(gate) 전극일 수 있다.
또한, 제2반도체칩(133)의 제1면에는 제2-1전극(133a)이 형성되고, 제2면에는 제2-2전극(133b)이 형성될 수 있다.
여기에서, 상기 제2-1전극(133a)은 캐소드(cathode) 전극, 상기 제2-2전극(133b)은 애노드(anode) 전극일 수 있다.
이는, 하나의 실시 예일 뿐 사용되는 반도체칩의 종류에 따라 달라질 수 있음을 유의해야한다.
이때, 제1반도체칩(131)의 컬렉터(collector) 전극 및 이미터(emitter) 전극은 각각 제2반도체칩(133)의 캐소드(cathode) 전극 및 애노드(anode) 전극과 연결될 수 있다. 즉, 제1반도체칩(131)의 제1-1전극(131a) 및 제1-2전극(131b)은 각각 제2반도체칩(133)의 제2-1전극(133a) 및 제2-2전극(133b)과 연결될 수 있다.
이에 따라, 제1반도체칩(131)과 제2반도체칩(133)은 서로 연결될 수 있는 전극끼리 동일한 면을 향하도록 베이스 기판(110) 상에 실장될 수 있는데, 본 실시 예에서 제1반도체칩(131) 및 제2반도체칩(133)은 각각, 도 1에 도시한 바와 같이 제1-1전극(131a) 및 제2-1전극(133a)이 제1패턴(120a)에 접하도록 베이스 기판(110)에 실장되었다.
그러나, 이는 하나의 실시 예에 불과할 뿐, 연결될 수 있는 전극끼리 동일한 방향을 향하도록 실장된다면, 제1반도체칩(131) 및 제2반도체칩(133)의 실장 방향이 특별히 이에 한정되는 것은 아니다.
리드 프레임(140)은 도 1에 도시한 바와 같이, 제1반도체칩(131)의 제2면 및 제2반도체칩(133)의 제2면과 접하는 제1리드(141)와 베이스 기판(110)의 타면에 형성된 제2패턴(120b)과 접하는 제2리드(143)를 포함할 수 있다.
이때, 상기 제1리드(141)는 일측 및 타측을 갖고, 상기 일측은 도 1에 도시한 바와 같이, 제1방향으로 단차진 형상이고, 상기 제2리드(143) 역시 일측 및 타측을 갖고, 상기 제2리드(143)의 일측은 상기 제1방향과 대향되는 제2방향으로 단차진 형상일 수 있으나, 특별히 이에 한정되는 것은 아니다.
예를 들어, 도 1을 기준으로, 제1리드(141)의 일측은 상향으로 단차진 형상 즉, 업-셋(up-set)된 형상이고, 제2리드(143)의 일측은 상술한 제1리드(141)와는 반대 방향인 하향으로 단차진 형상 즉, 다운-셋(down-set)된 형상일 수 있다.
여기에서, 상향으로 단차진 제1리드(141)의 일측과 하향으로 단차진 제2리드(143)의 일측 사이의 간격은 베이스 기판(110)의 두께, 제1패턴(120a)의 두께, 제2패턴(120b)의 두께 및 실장된 반도체칩(131, 133)의 두께를 합한 수치와 대응될 수 있으나, 특별히 이에 한정되는 것은 아니다.
또한, 상기 제1리드(141)의 상기 일측은 상기 제1반도체칩(131)의 제2면 및 제2반도체칩(133)의 제2면과 접하고, 상기 타측은 외부로 돌출될 수 있다.
마찬가지로, 상기 제2리드(143)의 상기 일측은 상기 베이스 기판(110)의 타면에 형성된 제2패턴(120b)과 접하고, 상기 타측은 외부로 돌출될 수 있다.
상술한 바와 같이 외부로 돌출된 제1리드(141) 및 제2리드(143) 각각의 타측은 별도의 외부장치와 연결되어 전원 및 전기 신호를 송수신할 수 있다.
또한, 본 실시 예에서 제1반도체칩(131) 및 제2반도체칩(133)의 제2면에 접하는 제1리드(141)는 도 1 및 도 2에 도시한 바와 같이, 제1반도체칩(131)의 제1-2전극(131b) 및 제2반도체칩(133)의 제2-2전극(133b)에 접하는 제1-1리드(141a)와 제1반도체칩(131)의 제1-3전극(131c)과 접하는 제1-2리드(141b)를 포함할 수 있다.
이때, 제1반도체칩(131) 및 제2반도체칩(133) 모두에 접하는 상기 제1-1리드(141a) 일측과 제1반도체칩(131)에만 접하는 제1-2리드(141b)의 일측은 도 1에 도시한 바와 같이, 서로 상이한 높이로 단차질 수 있다.
이는, 제1-2리드(141b)가 제1반도체칩(131)의 제1-3전극(131c)외의 다른 부분에는 접하지 않도록 하기 위함이다.
도 1에서는 제1-2리드(141b)의 일측이 제1-1리드(141a)일측보다 높게 위치하는 것으로 도시하고 있으나, 특별히 이에 한정되는 것은 아니다.
예를 들어, 본 실시 예에서 제1-1리드(141a)의 일측은 제1반도체칩(131)의 제1-2전극(131b)과 제2반도체칩(133)의 제2-2전극(133b)에 바로 접할 수 있을 정도의 단차를 갖도록 포밍(forming)하고, 제1-2리드(141b)의 일측은 상기 제1-1리드(141a)보다 높은 단차를 갖도록 포밍(forming)할 수 있다.
이에 따라, 제1-2리드(141b)의 일측은 제1-3전극(131c)과 접할 수 없는 높이의 단차로 포밍(forming)되므로, 도 1 및 도 2의 C 부분과 같이 제1-3전극(131c)과 접하는 부분은 다운-셋(down-set) 형상으로 포밍(forming)한다.
마찬가지로, 제2리드(143)의 일측 역시 베이스 기판(110)의 타면에 형성된 제2패턴(120b)에 바로 접할 수 있는 정도의 단차를 갖도록 포밍(forming)할 수 있다.
이와 같이, 본 실시 예에서는 외부접속단자 기능을 하는 리드 프레임의 일측을 반도체칩과 직접 접하도록 하여 반도체칩과 리드 프레임을 전기적으로 연결하기 위한 별도의 와이어(wire)를 사용하지 않음으로써, 종래의 와이어(wire)를 이용하여 기판상에 실장된 반도체칩과 외부접속단자를 전기적으로 연결한 구조와 비교하여 구조가 단순화되는 동시에 제조 비용을 절감할 수 있다.
또한, 리드 프레임이 반도체칩의 전극과 직접 접속함으로써, 접합 면적을 넓혀 전기적 성능, 열적 성능 및 제품 신뢰성을 향상시킬 수 있다.
또한, 도 1에 도시한 바와 같이, 제1리드(141) 및 제2리드(143)의 일측 단부에는 베이스 기판(110)과 체결되는 체결부(A)가 형성될 수 있고, 베이스 기판(110)에는 상기 체결부(A)와 대응되는 체결홈(B)이 형성될 수 있으나, 특별히 이에 한정되는 것은 아니다.
이와 같이, 체결부(A) 및 체결홈(B)을 형성하는 것은 제1리드(141)와 제1반도체칩(131) 및 제2반도체칩(133)의 접속 상태, 제2리드(143)와 베이스 기판(110)의 접속 상태를 별도의 접합제를 사용하지 않고 고정하기 위한 것이다.
구체적으로, 상기 제1리드(141) 및 제2리드(143)의 체결부(A)는 도 1과 같이 일측 단부를 절곡하여 형성할 수 있으나, 그 형상 및 부위가 특별히 이에 한정되는 것은 아니다.
또한, 도면상에 도시하지는 않았으나, 체결홈(B) 내벽에는 걸림홈(미도시)이 더 형성될 수 있고, 체결부(A)의 외벽에는 상기 걸림홈(미도시)에 대응되는 걸림돌기(미도시)가 더 형성될 수 있다.
이에 따라, 제1리드(141)와 제1반도체칩(131) 및 제2반도체칩(133)의 사이, 제2리드(143)와 제2패턴(120b)의 사이에 고정을 위한 별도의 접합제를 사용하지 않아도 되므로, 공정이 단순해질 수 있으며, 공정 비용을 절감 및 공정 시간을 단축을 이룰 수 있다.
또한, 본 실시 예에 따른 전력 모듈 패키지(100)는 도 1 내지 도 3에 도시한 바와 같이, 베이스 기판(110), 회로층(120), 제1반도체칩(131), 제2반도체칩(133) 및 리드 프레임(140) 일측을 감싸도록 형성된 몰딩부재(150)를 더 포함할 수 있다.
여기에서, 에폭시 몰딩 컴파운드(Epoxy Molded Compound:EMC) 등이 사용될 수 있으나, 특별히 이에 한정되는 것은 아니다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함이 명백하다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
100 : 전력 모듈 패키지
110 : 베이스 기판
120 : 회로층
120a : 제1패턴
120b : 제2패턴
120c : 비아
131 : 제1반도체칩
131a : 제1-1전극
131b : 제1-2전극
131c : 제1-3전극
133 : 제2반도체칩
133a : 제2-1전극
133b : 제2-2전극
140 : 리드 프레임
141 : 제1리드
141a : 제1-1리드
141b : 제1-2리드
143 : 제2리드
150 : 몰딩부재
110 : 베이스 기판
120 : 회로층
120a : 제1패턴
120b : 제2패턴
120c : 비아
131 : 제1반도체칩
131a : 제1-1전극
131b : 제1-2전극
131c : 제1-3전극
133 : 제2반도체칩
133a : 제2-1전극
133b : 제2-2전극
140 : 리드 프레임
141 : 제1리드
141a : 제1-1리드
141b : 제1-2리드
143 : 제2리드
150 : 몰딩부재
Claims (13)
- 일면 및 타면을 갖는 베이스 기판;
상기 베이스 기판의 일면 상에 형성된 제1패턴, 상기 베이스 기판의 타면 상에 형성된 제2패턴 및 상기 제1패턴과 제2패턴을 전기적으로 연결하는 비아를 포함하는 회로층;
각각 제1면 및 제2면을 갖고, 상기 제1면이 상기 제1패턴 상에 접하도록 상기 베이스 기판상에 실장된 제1반도체칩 및 제2반도체칩; 및
일측 및 타측을 갖고, 상기 일측은 상기 제1반도체칩 및 제2반도체칩의 제2면과 접하고, 상기 타측은 외부로 돌출된 제1리드 및 일측 및 타측을 갖고, 상기 일측은 상기 제2패턴과 접하고, 상기 타측은 외부로 돌출된 제2리드를 포함하는 리드 프레임
을 포함하는 전력 모듈 패키지.
- 청구항 1에 있어서,
상기 제1반도체칩은 상기 제1면에 형성된 제1-1전극, 상기 제2면에 서로 이격 형성된 제1-2전극 및 제1-3전극을 포함하고,
상기 제2반도체칩은 상기 제1면에 형성된 제2-1전극, 상기 제2면에 형성된 제2-2전극을 포함하며,
상기 제1리드는,
일측 및 타측을 갖고, 상기 일측은 상기 제1반도체칩의 상기 제1-2전극 및 상기 제2반도체칩의 제2-2전극에 접하고, 상기 타측은 외부로 돌출된 제1-1리드; 및
일측 및 타측을 갖고, 상기 일측은 상기 제1반도체칩의 상기 제1-3전극과 접하고, 상기 타측은 외부로 돌출된 제1-2리드
를 포함하는 것을 특징으로 하는 전력 모듈 패키지.
- 청구항 2에 있어서,
상기 제1리드의 일측은 제1방향으로 단차진 형상이고, 상기 제2리드의 일측은 상기 제1방향과 반대 방향인 제2방향으로 단차진 형상이며,
상기 제1-1리드의 일측과 상기 제1-2리드의 일측은 서로 상이한 높이로 단차진 것을 특징으로 하는 전력 모듈 패키지.
- 청구항 1에 있어서,
상기 제1리드 및 제2리드에는 각각 상기 베이스 기판과 체결되는 체결부가 형성되고,
상기 베이스 기판에는 상기 체결부에 대응되는 체결홈이 형성된 것을 특징으로 하는 전력 모듈 패키지.
- 청구항 4에 있어서,
상기 체결부는 상기 제1리드 및 제2리드의 일측 단부에 형성된 것을 특징으로 하는 전력 모듈 패키지.
- 청구항 1에 있어서,
상기 제1반도체칩은 절연된 게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor:IGBT)이고, 상기 제2반도체칩은 다이오드(diode)인 것을 특징으로 하는 전력 모듈 패키지.
- 청구항 1에 있어서,
상기 베이스 기판, 회로층, 제1반도체칩, 제2반도체칩 및 리드 프레임 일부를 감싸도록 형성된 몰딩부재를 더 포함하는 전력 모듈 패키지.
- 일면 및 타면을 갖는 베이스 기판;
상기 베이스 기판의 일면 상에 형성된 제1패턴, 상기 베이스 기판의 타면 상에 형성된 제2패턴 및 상기 제1패턴과 제2패턴을 전기적으로 연결하는 비아를 포함하는 회로층;
각각 제1면 및 제2면을 갖고, 상기 제1면이 상기 제1패턴 상에 접하도록 상기 베이스 기판상에 실장된 제1반도체칩 및 제2반도체칩; 및
일측 및 타측을 갖고, 상기 일측은 상기 제1반도체칩 및 제2반도체칩의 제2면과 접하고, 상기 타측은 외부로 돌출된 제1리드 및 일측 및 타측을 갖고, 상기 일측은 상기 제2패턴과 접하고, 상기 타측은 외부로 돌출된 제2리드를 포함하는 리드 프레임
을 포함하고,
상기 제1리드 및 제2리드에는 각각 상기 베이스 기판과 체결되는 체결부가 형성되고, 상기 베이스 기판에는 상기 체결부에 대응되는 체결홈이 형성된 것을 특징으로 하는 전력 모듈 패키지.
- 청구항 8에 있어서,
상기 제1반도체칩은 상기 제1면에 형성된 제1-1전극, 상기 제2면에 서로 이격 형성된 제1-2전극 및 제1-3전극을 포함하고,
상기 제2반도체칩은 상기 제1면에 형성된 제2-1전극, 상기 제2면에 형성된 제2-2전극을 포함하며,
상기 제1리드는,
일측 및 타측을 갖고, 상기 일측은 상기 제1반도체칩의 상기 제1-2전극 및 상기 제2반도체칩의 제2-2전극에 접하고, 상기 타측은 외부로 돌출된 제1-1리드; 및
일측 및 타측을 갖고, 상기 일측은 상기 제1반도체칩의 상기 제1-3전극과 접하고, 상기 타측은 외부로 돌출된 제1-2리드
를 포함하는 것을 특징으로 하는 전력 모듈 패키지.
- 청구항 9에 있어서,
상기 제1리드의 일측은 제1방향으로 단차진 형상이고, 상기 제2리드의 일측은 상기 제1방향과 반대 방향인 제2방향으로 단차진 형상이며,
상기 제1-1리드의 일측과 상기 제1-2리드의 일측은 서로 상이한 높이로 단차진 것을 특징으로 하는 전력 모듈 패키지.
- 청구항 8에 있어서,
상기 체결부는 상기 제1리드 및 제2리드의 일측 단부에 형성된 것을 특징으로 하는 전력 모듈 패키지.
- 청구항 8에 있어서,
상기 제1반도체칩은 절연된 게이트 바이폴라 트랜지스터(Insulated Gate Bipolar Transistor:IGBT)이고, 상기 제2반도체칩은 다이오드(diode)인 것을 특징으로 하는 전력 모듈 패키지.
- 청구항 8에 있어서,
상기 베이스 기판, 회로층, 제1반도체칩, 제2반도체칩 및 리드 프레임 일부를 감싸도록 형성된 몰딩부재를 더 포함하는 전력 모듈 패키지.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20120121188A KR101367065B1 (ko) | 2012-10-30 | 2012-10-30 | 전력 모듈 패키지 |
| CN201210551627.7A CN103794590A (zh) | 2012-10-30 | 2012-12-18 | 功率模块封装 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20120121188A KR101367065B1 (ko) | 2012-10-30 | 2012-10-30 | 전력 모듈 패키지 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR101367065B1 true KR101367065B1 (ko) | 2014-02-24 |
Family
ID=50271901
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR20120121188A KR101367065B1 (ko) | 2012-10-30 | 2012-10-30 | 전력 모듈 패키지 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR101367065B1 (ko) |
| CN (1) | CN103794590A (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101847168B1 (ko) * | 2016-12-08 | 2018-04-09 | 현대오트론 주식회사 | 파워 모듈 패키지의 제조방법 및 이를 이용한 파워 모듈 패키지 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001291823A (ja) | 2000-04-05 | 2001-10-19 | Toshiba Digital Media Engineering Corp | 半導体装置 |
| KR20080083533A (ko) * | 2007-03-12 | 2008-09-18 | 페어차일드코리아반도체 주식회사 | 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법 |
| JP2009278103A (ja) | 2008-05-15 | 2009-11-26 | Gem Services Inc | 金属層の間に挟まれたフリップチップダイを特徴とする半導体パッケージ |
| KR20100008460A (ko) * | 2008-07-16 | 2010-01-26 | 주식회사 케이이씨 | 전력용 반도체 장치 및 그 제조 방법 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20090160039A1 (en) * | 2007-12-20 | 2009-06-25 | National Semiconductor Corporation | Method and leadframe for packaging integrated circuits |
| US20090212405A1 (en) * | 2008-02-26 | 2009-08-27 | Yong Liu | Stacked die molded leadless package |
| KR20120079325A (ko) * | 2011-01-04 | 2012-07-12 | 페어차일드코리아반도체 주식회사 | 반도체 패키지 및 그 제조방법 |
| US20120193772A1 (en) * | 2011-01-28 | 2012-08-02 | Hunt Hang Jiang | Stacked die packages with flip-chip and wire bonding dies |
| JP2013016629A (ja) * | 2011-07-04 | 2013-01-24 | Mitsubishi Electric Corp | 半導体モジュール |
-
2012
- 2012-10-30 KR KR20120121188A patent/KR101367065B1/ko not_active IP Right Cessation
- 2012-12-18 CN CN201210551627.7A patent/CN103794590A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001291823A (ja) | 2000-04-05 | 2001-10-19 | Toshiba Digital Media Engineering Corp | 半導体装置 |
| KR20080083533A (ko) * | 2007-03-12 | 2008-09-18 | 페어차일드코리아반도체 주식회사 | 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법 |
| JP2009278103A (ja) | 2008-05-15 | 2009-11-26 | Gem Services Inc | 金属層の間に挟まれたフリップチップダイを特徴とする半導体パッケージ |
| KR20100008460A (ko) * | 2008-07-16 | 2010-01-26 | 주식회사 케이이씨 | 전력용 반도체 장치 및 그 제조 방법 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101847168B1 (ko) * | 2016-12-08 | 2018-04-09 | 현대오트론 주식회사 | 파워 모듈 패키지의 제조방법 및 이를 이용한 파워 모듈 패키지 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103794590A (zh) | 2014-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101255946B1 (ko) | 전력 모듈 패키지 | |
| JP5492367B2 (ja) | 窒化ガリウム半導体デバイス用のパッケージ | |
| JP4195380B2 (ja) | 冷却を改善した半導体デバイスのパッケージ | |
| US11239132B2 (en) | Semiconductor power device with corresponding package and related manufacturing process | |
| KR101222831B1 (ko) | 전력 모듈 패키지 | |
| US20080054438A1 (en) | Semiconductor package structure having multiple heat dissipation paths and method of manufacture | |
| US20140167237A1 (en) | Power module package | |
| US20170221853A1 (en) | Electrode terminal, semiconductor device, and power conversion apparatus | |
| US9520369B2 (en) | Power module and method of packaging the same | |
| JP2005506691A5 (ko) | ||
| CN108155168B (zh) | 电子器件 | |
| US20170200666A1 (en) | Semiconductor chip package comprising laterally extending connectors | |
| US9666557B2 (en) | Small footprint semiconductor package | |
| US9373566B2 (en) | High power electronic component with multiple leadframes | |
| US9754862B2 (en) | Compound semiconductor device including a multilevel carrier | |
| KR101388857B1 (ko) | 반도체 패키지 및 반도체 패키지 제조 방법 | |
| KR101301387B1 (ko) | 전력 반도체 모듈 | |
| KR101766082B1 (ko) | 파워모듈 | |
| KR101367065B1 (ko) | 전력 모듈 패키지 | |
| US9281257B2 (en) | Semiconductor package including a connecting member | |
| JP2013214596A (ja) | 半導体デバイス | |
| US9379050B2 (en) | Electronic device | |
| KR20160038439A (ko) | 전력 모듈 패키지 | |
| US11862582B2 (en) | Package with elevated lead and structure extending vertically from encapsulant bottom | |
| KR102499825B1 (ko) | 패키지형 전력 반도체 장치 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20170102 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |