CN103794590A - 功率模块封装 - Google Patents

功率模块封装 Download PDF

Info

Publication number
CN103794590A
CN103794590A CN201210551627.7A CN201210551627A CN103794590A CN 103794590 A CN103794590 A CN 103794590A CN 201210551627 A CN201210551627 A CN 201210551627A CN 103794590 A CN103794590 A CN 103794590A
Authority
CN
China
Prior art keywords
lead
wire
semiconductor chip
electrode
power module
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201210551627.7A
Other languages
English (en)
Inventor
赵银贞
林栽贤
金泰贤
孙莹豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN103794590A publication Critical patent/CN103794590A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H01L2924/13034—Silicon Controlled Rectifier [SCR]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Inverter Devices (AREA)

Abstract

本发明的功率模块封装包括：基板，该基板具有一面和另一面；电路层，该电路层包括形成在所述基板的一面上的第1图案、形成在所述基板的另一面上的第2图案以及将所述第1图案和所述第2图案电连接的通孔；第1半导体芯片和第2半导体芯片，所述第1半导体芯片和所述第2半导体芯片分别具有第1面和第2面，并分别以所述第1面相接于所述第1图案上的方式安装在所述基板上；以及引线框，该引线框包括第1引线和第2引线，所述第1引线具有一侧和另一侧，所述一侧与所述第1半导体芯片和第2半导体芯片的第2面相接，所述另一侧向外部凸出，所述第2引线具有一侧和另一侧，所述一侧与所述第2图案相接，所述另一侧向外部凸出。

Description

功率模块封装
技术领域
本发明涉及一种功率模块封装。
背景技术
随着用于制造功率半导体器件的材料、设计以及工序的迅猛发展，在高电流、高电压下进行驱动的功率模块封装（Power module package）也在迅速发展。
过去，功率模块封装利用金属材质的电线（wire）将半导体芯片和引线框进行电连接。
另一方面，美国注册专利第6432750号公开了根据现有技术的功率模块封装。
发明内容
本发明的一个方面是，提供无需电线（wire）地将半导体芯片和起到外部连接端子作用的引线框进行电连接的功率模块封装。
此外，本发明的另一个方面是，提供结构简化的同时电性能以及热性能提高的功率模块封装。
根据本发明的功率模块封装包括：基板，该基板具有一面和另一面；电路层，该电路层包括形成在所述基板的一面上的第1图案、形成在所述基板的另一面上的第2图案以及将所述第1图案和第2图案电连接的通孔；第1半导体芯片和第2半导体芯片，所述第1半导体芯片和所述第2半导体芯片分别具有第1面和第2面，并分别以所述第1面相接于所述第1图案上的方式安装在所述基板上；引线框，该引线框包括第1引线和第2引线，所述第1引线具有一侧以及另一侧，所述第1引线的一侧与所述第1半导体芯片的第2面和所述第2半导体芯片的第2面相接，所述第1引线的另一侧向外部凸出，所述第2引线具有一侧以及另一侧，所述第2引线的一侧与所述第2图案相接，所述第2引线的另一侧向外部凸出。
其中，所述第1半导体芯片包括形成在所述第1面上的第1－1电极以及形成在所述第2面上的彼此分隔的第1－2电极和第1－3电极，所述第2半导体芯片包括形成在所述第1面上的第2－1电极以及形成在所述第2面上的第2－2电极，所述第1引线包括第1－1引线和第1－2引线，所述第1－1引线具有一侧以及另一侧，所述第1－1引线的一侧与所述第1半导体芯片的所述第1－2电极和所述第2半导体芯片的第2－2电极相接，所述第1－1引线的另一侧向外部凸出，所述第1－2引线具有一侧以及另一侧，所述第1－2引线的一侧与所述第1半导体芯片的所述第1－3电极相接，所述第1－2引线的另一侧向外部凸出。
此外，所述第1引线的一侧是向第1方向形成台阶的形状，所述第2引线的一侧是向与所述第1方向方向相反的第2方向形成台阶的形状，所述第1－1引线的一侧和所述第1－2引线的一侧可以以互不相同的高度形成台阶。
此外，可以在所述第1引线和第2引线上分别形成有与所述基板连接的连接部，在所述基板上形成有与所述连接部对应的连接槽。
其中，所述连接部也可以形成在所述第1引线一侧的端部和第2引线的一侧的端部。
此外，所述第1半导体芯片可以是绝缘栅双极型晶体管（Insulated GateBipolar Transistor：IGBT），所述第2半导体芯片可以是二极管（diode）。
此外，所述功率模块封装还可以包括成型构件，该成型构件以包裹所述基板、所述电路层、所述第1半导体芯片、所述第2半导体芯片以及所述引线框的一部分的方式形成。
此外，根据本发明的功率模块封装包括：基板，该基板具有一面和另一面；电路层，该电路层包括形成在所述基板的一面上的第1图案、形成在所述基板的另一面上的第2图案以及将所述第1图案和所述第2图案电连接的通孔；第1半导体芯片和第2半导体芯片，所述第1半导体芯片和所述第2半导体芯片分别具有第1面和第2面，并分别以所述第1面相接于所述第1图案上的方式安装在所述基板上；以及引线框，该引线框包括第1引线和第2引线，所述第1引线具有一侧以及另一侧，所述第1引线的一侧与所述第1半导体芯片的第2面和所述第2半导体芯片的第2面相接，所述第1引线的另一侧向外部凸出，所述第2引线具有一侧以及另一侧，所述第2引线的一侧与所述第2图案相接，所述第2引线的另一侧向外部凸出，在所述第1引线和所述第2引线上分别形成有与所述基板连接的连接部，在所述基板上形成有与所述连接部对应的连接槽。
其中，所述第1半导体芯片包括形成在所述第1面上的第1－1电极以及形成在所述第2面上彼此分隔的第1－2电极和第1－3电极，所述第2半导体芯片包括形成在所述第1面上的第2－1电极以及形成在所述第2面上的第2－2电极，所述第1引线包括第1－1引线和第1－2引线，所述第1－1引线具有一侧以及另一侧，所述第1－1引线的一侧与所述第1半导体芯片的所述第1－2电极和所述第2半导体芯片的第2－2电极相接，所述第1－1引线的另一侧向外部凸出，所述第1－2引线具有一侧以及另一侧，所述第1－2引线的一侧与所述第1半导体芯片的所述第1－3电极相接，所述第1－2引线的另一侧向外部凸出。
所述第1引线的一侧是向第1方向形成台阶的形状，所述第2引线的一侧是向与所述第1方向方向相反的第2方向形成台阶的形状，所述第1－1引线的一侧和所述第1-2引线的一侧可以以互不相同的高度形成台阶。
此外，所述连接部也可以形成在所述第1引线的一侧的端部和第2引线的一侧的端部。
此外，所述第1半导体芯片可以是绝缘栅双极型晶体管（Insulated GateBipolar Transistor：IGBT），所述第2半导体芯片可以是二极管（diode）。
此外，所述功率模块封装还可以包括成型构件，该成型构件以包裹所述基板、所述电路层、所述第1半导体芯片、所述第2半导体芯片以及所述引线框的一部分的方式形成。
通过以下结合附图进行的详细说明，本发明的特征和优点将更加明显。
在本说明书和权利要求书中使用的术语或者词语不应被解释为局限于典型的含义或词典的定义，而应立足于发明人能够适当地定义术语的概念从而以最优的方式描述他/她的发明的原则被解释为具有符合本发明的技术思想的含义和概念。
本发明使起到外部连接端子作用的引线框直接与半导体芯片相接，无需另外使用电线（wire），具有简化封装的结构，并且节约制造费用的效果。
此外，本发明通过代替电线（wire）使引线框直接与半导体芯片的电极连接，从而具有能提高封装的电性能以及热性能的效果。
附图说明
图1是显示根据本发明的一种实施方式的功率模块封装的结构的侧视图。
图2是图1中的功率模块封装的俯视图。
图3是图1中的功率模块封装的仰视图。
附图标记说明
100：功率模块封装，110：基板，120：电路层，120a：第1图案，120b：第2图案，120c：通孔，131：第1半导体芯片，131a：第1－1电极，131b：第1－2电极，131c：第1－3电极，133：第2半导体芯片，133a：第2－1电极，133b：第2－2电极，140：引线框，141：第1引线，141a：第1－1引线，141b：第1－2引线，143：第2引线，150：成型构件。
具体实施方式
通过下面结合附图对优选实施方式的详细说明，本发明的上述以及其它的目的、优点以及特征将更加明显。应注意的是，在本说明书中，在对各附图中的组件标注附图标记时，相同的参考标记指代相同的组件，即使各组件显示在不同的附图中。此外，“第1”、“第2”、“一面”、“另一面”等用语用于区分一个要素与其它要素，这些要素并不限制于所述用语。以下，在说明本发明时，将省略对与本发明相关的公知技术的详细说明，以免模糊本发明的主旨。
以下，将参照附图详细说明本发明的优选实施方式。
图1是显示根据本发明的一种实施方式的功率模块封装的结构的侧视图，图2是图1中的功率模块封装的俯视图，以及图3是图1中的功率模块封装的仰视图。
参见图1，根据本实施方式的功率模块封装100包括：基板110，该基板110具有一面和另一面；电路层120，该电路层120包括形成在基板110的一面上的第1图案120a、形成在另一面上的第2图案120b以及将第1图案120a和第2图案120b电连接的通孔120c；第1半导体芯片131和第2半导体芯片133，所述第1半导体芯片131和所述第2半导体芯片133分别具有第1面和第2面，并分别以所述第1面相接于第1图案120a上的方式安装在基板110上；以及引线框140，该引线框140包括与所述第1半导体芯片131和第2半导体芯片133的第2面相接的第1引线141以及与所述第二图案相接的第2引线143。
在本实施方式中，基板110可以使用陶瓷（ceramic）基板、具有阳极氧化层的金属基板、印刷电路板（Printed Circuit Board：PCB）、绝缘金属基板（Insulated Metal Substrate：IMS）、预成型（pre-molded）基板等，但并不特别限定于此。
所述陶瓷基板可以由金属类氮化物或者陶瓷材料构成，作为金属类氮化物，例如可以包括铝的氮化物（AlN）或者硅的氮化物（SiN），作为陶瓷材料，可以包括铝的氧化物（Al2O3）或者铍的氧化物（BeO），但并不特别限定于此。
此外，虽然未在图1中示出，但是在本实施方式中基板110可以是多层基板。
在本实施方式中，电路层120如图1所示，可以包括形成在基板110的一面上的第1图案120a、形成在基板110的另一面上的第2图案120b以及将第1图案120a和第2图案120b电连接的通孔120c。
这是为了之后将第1半导体芯片131和第2半导体芯片133与第2图案120b电连接，第1半导体芯片131和第2半导体芯片133以与形成在基板110的一面上的第1图案120a相接的方式安装，第2图案120b形成在基板110另一面上。
即，通过第1图案120a和通孔120c，第1半导体芯片131的第1-1电极131a和第2半导体芯片133的第2－1电极133a能分别与第2图案120b电连接。
其中，所述电路层120可以由铜（Cu）、镍（Ni）、银（Ag）以及金（Au）等构成，但并不特别限定与此。
此外，所述电路层120可以由常见的形成方法，例如化学气相沉积法（Chemical Vapor Deposition：CVD）、物理气相沉积法（Physical VaporDeposition：PVD）、电解镀金工序或者非电解镀金工序、溅射（sputtering）工序形成，但并不特别限定与此，本领域相关技术人员应认识到可以利用公知的所有电路层形成工序。
在本实施方式中，第1半导体芯片131和第2半导体芯片133可以是功率元件，但并不特别限定与此。
一般来说，功率元件可以包括：硅控整流器（Silicon Controlled Rectifier：SCR）、功率晶体管、绝缘栅双极晶体管（Insulated Gate Bipolar Transistor：IGBT）、金属氧化物半导体场效应管（MOSFET）、功率整流器、功率调整器、逆变器、变换器或者由它们组合而成的高功率半导体芯片或者二极管。
此外，虽然在图2和图3中，图示了在基板110上安装有多个第1半导体芯片131和第2半导体芯片133，但是也可以安装一个第1半导体芯片131和第2半导体芯片133。
在本实施方式中，虽然作为示例，使用绝缘栅双极晶体管（Insulated GateBipolar Transistor：IGBT）作为第1半导体芯片131，使用二极管（diode）作为第2半导体芯片133，但并不特别限定与此。
其中，如图1和图2所示，可以在第1半导体芯片131的第1面上形成有第1－1电极131a，在第1半导体芯片131的第2面上分别形成有第1－2电极131b和第1－3电极131c。
在此，所述第1－1电极131a可以是集电极（collector），所述第1－2电极131b可以是发射极（emitter），所述第1－3电极131c可以是栅极（gate）。
此外，可以在第2半导体芯片133的第1面上形成第2－1电极133a，在第2面上形成第2－2电极133b。
在此，所述第2－1电极133a可以是阴极（cathode）电极，所述第2－2电极133b可以是阳极（anode）电极。
应注意，这只是一种实施方式，可以根据所使用的半导体芯片的种类而有所不同。
其中，第1半导体芯片131的集电极（collector）和发射极（emitter）可以分别与第2半导体芯片133的阴极（cathode）电极和阳极（anode）电极连接。即，第1半导体芯片131的第1－1电极131a和第1－2电极131b可以分别与第2半导体芯片133的第2－1电极133a和第2－2电极133b连接。
由此，第1半导体芯片131和第2半导体芯片133能够以可相互连接的电极朝向相同的面的方式安装在基板110上，在本实施方式中，第1半导体芯片131和第2半导体芯片133分别如图1所示，以第1－1电极131a和第2－1电极133a与第1图案120a相接的方式安装在基板110上。
但是，这只是一种实施方式，只要是以能够相连的电极朝向相同的方向的方式进行安装，第1半导体芯片131和第2半导体芯片133的安装方向并不特别限定于此。
引线框140可以如图1所示，包括：第1引线141，该第1引线141与第1半导体芯片131的第2面和第2半导体芯片133的第2面相接；和第2引线143，该第2引线143与形成在基板110的另一面的第2图案120b相接。
其中，所述第1引线141具有一侧和另一侧，如图1所示，所述第1引线141的一侧是向第1方向形成有台阶的形状，所述第2引线143同样具有一侧和另一侧，所述第2引线143的一侧是向与所述第1方向相反的第2方向形成有台阶的形状，但并不特别限定于此。
例如，以图1为基准，第1引线141的一侧可以是向上形成台阶的形状，即，是上升（up-set）的形状，第2引线143的一侧可以是与上述的第1引线141沿相反方向的向下形成台阶的形状，即，是下降（down-set）的形状。
在此，向上形成台阶的第1引线141的一侧和向下形成台阶的第2引线143的一侧之间的间隔可以与将基板110的厚度、第1图案120a的厚度、第2图案120b的厚度以及安装的半导体芯片131、133的厚度加起来的值相对应，但并不特别限定于此。
此外，所述第1引线141的所述一侧可以与所述第1半导体芯片131的第2面和第2半导体芯片133的第2面相接，所述第1引线141的另一侧可以向外部凸出。
同样地，所述第2引线143的所述一侧可以与形成在所述基板110的另一面的第2图案120b相接，所述第2引线143的另一侧可以外部凸出。
如上所述，向外部凸出的第1引线141以及第2引线143各自的另一侧可以与单独的外部装置连接，发送或者接收电源和电信号。
此外，在本实施方式中，如图1和图2所示，与第1半导体芯片131和第2半导体芯片133的第2面相接的第1引线141可以包括：第1－1引线141a，该第1－1引线141a与第1半导体芯片131的第1－2电极131b和第2半导体芯片133的第2－2电极133b相接；和第1－2引线141b，该第1－2引线141b与第1半导体芯片131的第1－3电极131c相接。
其中，如图1所示，与第1半导体芯片131和第2半导体芯片133都相接的所述第1－1引线141a的一侧和只与第1半导体芯片131相接的第1－2引线141b的一侧可以以互不相同的高度形成台阶。
这是为了使第1－2引线141b不与第1半导体芯片131的第1－3电极131c以外的其它部分相接。
虽然在图1中图示为第1－2引线141b的一侧的位置比第1－1引线141a的一侧的位置高，但并不特别限定于此。
例如，在本实施方式中，第1－1引线141a的一侧以具有能直接与第1半导体芯片131的第1－2电极131b和第2半导体芯片133的第2－2电极133b相接的程度的台阶的方式形成（forming），第1-2引线141b的一侧以具有比所述第1－1引线141a高的台阶的方式形成（forming）。
由此，因为第1-2引线141b的一侧以不能与第1-3电极131c相接的高度的台阶形成（forming），所以如图1和图2的C部分所示，与第1－3电极131c相接的部分以下降（down－set）形状形成（forming）。
同样地，第2引线143的一侧也以具有能直接与形成在基板110的另一面的第2图案120b相接的程度的台阶的方式成型（forming）。
像这样，在本实施方式中，通过使起到外部连接端子作用的引线框的一侧与半导体芯片直接相接，从而不另外使用用于将半导体芯片和引线框进行电连接的电线（wire），与以往的利用电线（wire）将安装在基板上的半导体芯片和外部连接端子进行电连接的结构相比，能在简化结构的同时节约制造费用。
此外，通过引线框与半导体芯片的电极直接连接，从而能加宽连接面积，提高电性能、热性能以及产品可靠性。
此外，如图1所示，可以在第1引线141和第2引线143的一侧的端部形成与基板110连接的连接部A，并在基板110上形成与所述连接部A对应的连接槽B，但并不特别限定于此。
像这样形成连接部A与连接槽B，是为了不另外使用粘接剂固定第1引线141与第1半导体芯片131和第2半导体芯片133的连接状态，以及第2引线143和基板110的连接状态。
具体地，如图1所示，所述第1引线141和第2引线143的连接部A可以由一侧的端部弯曲而形成，但其形状以及部位并不特别限定于此。
此外，虽然未在附图中进行图示，但是还可以在连接槽B的内壁形成卡槽（未图示），在连接部A的外壁形成与所述卡槽（未图示）对应的卡台（未图示）。
由此，可以不在第1引线141与第1半导体芯片131和第2半导体芯片133之间以及第2引线143与第2图案120b之间另外使用用于进行固定的粘接剂，所以能简化工序、节约工序费用并缩短工序时间。
此外，如图1至图3所示，根据本实施方式的功率模块封装100还可以包括成型构件150，所述成型构件150以包裹基板110、电路层120、第1半导体芯片131、第2半导体芯片133以及引线框140的一部分的方式形成。
在此，可以使用环氧模塑化合物（Epoxy Molded Compound：EMC）等，但并不特别限定于此。
以上通过具体的实施方式详细地说明了本发明，但是这只是为了具体地说明本发明，本发明并不限定于此，本领域技术人员可以理解的是，在本发明的技术思想内，可以做出各种修改和变形。
本发明的单纯的变形和变更都属于本发明的范围，本发明的具体范围在附带的权利要求中公开。

Claims (13)

1.一种功率模块封装，其特征在于，该功率模块封装包括：基板，该基板具有一面和另一面；电路层，该电路层包括形成在所述基板的一面上的第1图案、形成在所述基板的另一面上的第2图案以及将所述第1图案和所述第2图案电连接的通孔；第1半导体芯片和第2半导体芯片，所述第1半导体芯片和所述第2半导体芯片分别具有第1面和第2面，并分别以所述第1面相接于所述第1图案上的方式安装在所述基板上；以及引线框，该引线框包括第1引线和第2引线，所述第1引线具有一侧和另一侧，所述第1引线的一侧与所述第1半导体芯片的第2面和所述第2半导体芯片的第2面相接，所述第1引线的另一侧向外部凸出，所述第2引线具有一侧以及另一侧，所述第2引线的一侧与所述第2图案相接，所述第2引线的另一侧向外部凸出。
2.根据权利要求1所述的功率模块封装，其中，所述第1半导体芯片包括形成在所述第1面上的第1－1电极以及形成在所述第2面上的彼此分隔的第1－2电极和第1－3电极，所述第2半导体芯片包括形成在所述第1面上的第2－1电极以及形成在所述第2面上的第2－2电极，所述第1引线包括第1－1引线和第1－2引线，所述第1－1引线具有一侧以及另一侧，所述第1－1引线的一侧与所述第1半导体芯片的所述第1－2电极和所述第2半导体芯片的第2－2电极相接，所述第1－1引线的另一侧向外部凸出，所述第1－2引线具有一侧以及另一侧，所述第1－2引线的一侧与所述第1半导体芯片的所述第1－3电极相接，所述第1－2引线的另一侧向外部凸出。
3.根据权利要求2所述的功率模块封装，其中，所述第1引线的一侧是向第1方向形成台阶的形状，所述第2引线的一侧是向与所述第1方向相反的第2方向形成台阶的形状，所述第1－1引线的一侧和所述第1－2引线的一侧以互不相同的高度形成台阶。
4.根据权利要求1所述的功率模块封装，其中，在所述第1引线和第2引线上分别形成有与所述基板连接的连接部，在所述基板上形成有与所述连接部对应的连接槽。
5.根据权利要求4所述的功率模块封装，其中，所述连接部形成在所述第1引线的一侧的端部和所述第2引线的一侧的端部。
6.根据权利要求1所述的功率模块封装，其中，所述第1半导体芯片是绝缘栅双极型晶体管，所述第2半导体芯片是二极管。
7.根据权利要求1所述的功率模块封装，其中，该功率模块封装还包括成型构件，该成型构件以包裹所述基板、所述电路层、所述第1半导体芯片、所述第2半导体芯片以及所述引线框的一部分的方式形成。
8.一种功率模块封装，其特征在于，该功率模块封装包括：基板，该基板具有一面和另一面；电路层，该电路层包括形成在所述基板的一面上的第1图案、形成在所述基板的另一面上的第2图案以及将所述第1图案和第2图案电连接的通孔；第1半导体芯片和第2半导体芯片，所述第1半导体芯片和所述第2半导体芯片分别具有第1面和第2面，并分别以所述第1面相接于所述第1图案上的方式安装在所述基板上；以及引线框，该引线框包括第1引线和第2引线，所述第1引线具有一侧以及另一侧，所述第1引线的一侧与所述第1半导体芯片的第2面和所述第2半导体芯片的第2面相接，所述第1引线的另一侧向外部凸出，所述第2引线具有一侧以及另一侧，所述第2引线的一侧与所述第2图案相接，所述第2引线的另一侧向外部凸出，在所述第1引线和所述第2引线上分别形成有与所述基板连接的连接部，在所述基板上形成有与所述连接部对应的连接槽。
9.根据权利要求8所述的功率模块封装，其中，所述第1半导体芯片包括形成在所述第1面上的第1－1电极以及形成在所述第2面上的彼此分隔的第1－2电极和第1－3电极，所述第2半导体芯片包括形成在所述第1面上的第2－1电极以及形成在所述第2面上的第2－2电极，所述第1引线包括第1－1引线和第1－2引线，所述第1－1引线具有一侧以及另一侧，所述第1－1引线的一侧与所述第1半导体芯片的所述第1－2电极和所述第2半导体芯片的第2－2电极相接，所述第1－1引线的另一侧向外部凸出，所述第1－2引线具有一侧以及另一侧，所述第1－2引线的一侧与所述第1半导体芯片的所述第1－3电极相接，所述第1－2引线的另一侧向外部凸出。
10.根据权利要求9所述的功率模块封装，其中，所述第1引线的一侧是向第1方向形成台阶的形状，所述第2引线的一侧是向与所述第1方向相反的第2方向形成台阶的形状，所述第1－1引线的一侧和所述第1－2引线的一侧以互不相同的高度形成台阶。
11.根据权利要求8所述的功率模块封装，其中，所述连接部形成在所述第1引线的一侧的端部和所述第2引线的一侧的端部。
12.根据权利要求8所述的功率模块封装，其中，所述第1半导体芯片是绝缘栅双极型晶体管，所述第2半导体芯片是二极管。
13.根据权利要求8所述的功率模块封装，其中，该功率模块封装还包括成型构件，该成型构件以包裹所述基板、所述电路层、所述第1半导体芯片、所述第2半导体芯片以及所述引线框的一部分的方式形成。
CN201210551627.7A 2012-10-30 2012-12-18 功率模块封装 Pending CN103794590A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20120121188A KR101367065B1 (ko) 2012-10-30 2012-10-30 전력 모듈 패키지
KR10-2012-0121188 2012-10-30

Publications (1)

Publication Number Publication Date
CN103794590A true CN103794590A (zh) 2014-05-14

Family

ID=50271901

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210551627.7A Pending CN103794590A (zh) 2012-10-30 2012-12-18 功率模块封装

Country Status (2)

Country Link
KR (1) KR101367065B1 (zh)
CN (1) CN103794590A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101847168B1 (ko) * 2016-12-08 2018-04-09 현대오트론 주식회사 파워 모듈 패키지의 제조방법 및 이를 이용한 파워 모듈 패키지

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090160039A1 (en) * 2007-12-20 2009-06-25 National Semiconductor Corporation Method and leadframe for packaging integrated circuits
US20090212405A1 (en) * 2008-02-26 2009-08-27 Yong Liu Stacked die molded leadless package
US20120168919A1 (en) * 2011-01-04 2012-07-05 Eom Joo-Yang Semiconductor package and method of fabricating the same
CN102569270A (zh) * 2011-01-28 2012-07-11 成都芯源系统有限公司 堆叠式芯片封装结构、同步整流模块和变换器模块
CN102623428A (zh) * 2011-07-04 2012-08-01 三菱电机株式会社 半导体模块

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001291823A (ja) 2000-04-05 2001-10-19 Toshiba Digital Media Engineering Corp 半導体装置
KR101489325B1 (ko) * 2007-03-12 2015-02-06 페어차일드코리아반도체 주식회사 플립-칩 방식의 적층형 파워 모듈 및 그 파워 모듈의제조방법
US8358017B2 (en) 2008-05-15 2013-01-22 Gem Services, Inc. Semiconductor package featuring flip-chip die sandwiched between metal layers
KR20100008460A (ko) * 2008-07-16 2010-01-26 주식회사 케이이씨 전력용 반도체 장치 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090160039A1 (en) * 2007-12-20 2009-06-25 National Semiconductor Corporation Method and leadframe for packaging integrated circuits
US20090212405A1 (en) * 2008-02-26 2009-08-27 Yong Liu Stacked die molded leadless package
US20120168919A1 (en) * 2011-01-04 2012-07-05 Eom Joo-Yang Semiconductor package and method of fabricating the same
CN102569270A (zh) * 2011-01-28 2012-07-11 成都芯源系统有限公司 堆叠式芯片封装结构、同步整流模块和变换器模块
CN102623428A (zh) * 2011-07-04 2012-08-01 三菱电机株式会社 半导体模块

Also Published As

Publication number Publication date
KR101367065B1 (ko) 2014-02-24

Similar Documents

Publication Publication Date Title
US7504733B2 (en) Semiconductor die package
US11239132B2 (en) Semiconductor power device with corresponding package and related manufacturing process
US7972906B2 (en) Semiconductor die package including exposed connections
US8314489B2 (en) Semiconductor module and method for production thereof
KR101255946B1 (ko) 전력 모듈 패키지
US20080054438A1 (en) Semiconductor package structure having multiple heat dissipation paths and method of manufacture
US8343811B2 (en) Semiconductor device
US20060151868A1 (en) Package for gallium nitride semiconductor devices
CN101556946B (zh) 形成半导体封装件的方法及其结构
CN108155168B (zh) 电子器件
KR20140055514A (ko) 일체형 전력 반도체 모듈
US9748166B2 (en) Semiconductor devices including control and load leads of opposite directions
US7821116B2 (en) Semiconductor die package including leadframe with die attach pad with folded edge
CN109698178A (zh) 半导体装置设备及其形成方法
US10290567B2 (en) Transistor package with three-terminal clip
KR101301387B1 (ko) 전력 반도체 모듈
KR101766082B1 (ko) 파워모듈
CN102395981B (zh) Ic封装的引线框架和制造方法
CN103794590A (zh) 功率模块封装
CN104247012B (zh) 半导体装置及其制造方法
US9806008B1 (en) Clip based semiconductor package for increasing exposed leads
US20140239359A1 (en) Semiconductor device
US9379050B2 (en) Electronic device
KR102016019B1 (ko) 고열전도성 반도체 패키지
KR20200093636A (ko) 전력 반도체 패치 패키징 구조

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140514

WD01 Invention patent application deemed withdrawn after publication