JP4195380B2 - 冷却を改善した半導体デバイスのパッケージ - Google Patents

冷却を改善した半導体デバイスのパッケージ Download PDF

Info

Publication number
JP4195380B2
JP4195380B2 JP2003535253A JP2003535253A JP4195380B2 JP 4195380 B2 JP4195380 B2 JP 4195380B2 JP 2003535253 A JP2003535253 A JP 2003535253A JP 2003535253 A JP2003535253 A JP 2003535253A JP 4195380 B2 JP4195380 B2 JP 4195380B2
Authority
JP
Japan
Prior art keywords
electrically conductive
web portion
clip
die
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003535253A
Other languages
English (en)
Other versions
JP2005506691A5 (ja
JP2005506691A (ja
Inventor
エス．カードウェル チャールズ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies Americas Corp
Original Assignee
International Rectifier Corp USA
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Rectifier Corp USA filed Critical International Rectifier Corp USA
Publication of JP2005506691A publication Critical patent/JP2005506691A/ja
Publication of JP2005506691A5 publication Critical patent/JP2005506691A5/ja
Application granted granted Critical
Publication of JP4195380B2 publication Critical patent/JP4195380B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73151—Location prior to the connecting process on different surfaces
    • H01L2224/73153—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3185—Partial encapsulation or coating the coating covering also the sidewalls of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3733—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon having a heterogeneous or anisotropic structure, e.g. powder or fibres in a matrix, wire mesh, porous structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/166—Material
    • H01L2924/167—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

本発明は、半導体デバイスのパッケージに関し、より詳細には、冷却を改善するためのフィン式ヒートシンクを備える新規な半導体デバイスのパッケージに関する。
本発明は、参照により本明細書に組み込まれている、「ＳＥＭＩＣＯＮＤＵＣＴＯＲ ＤＥＶＩＣＥ ＰＡＣＫＡＧＥ ＷＩＴＨ ＩＭＰＲＯＶＥＤ ＣＯＯＬＩＮＧ」の名称で２００１年１０月１０日に出願した米国特許仮出願第６０／３２８，３６２号の優先権を主張するものである。
本発明は、半導体デバイスに関し、より詳細には新規な半導体デバイスの低コストの製造プロセスに関する。
従来技術の半導体デバイスでは、多くの場合、ハウジング面積はその中に含まれる半導体ダイの面積の数倍である。
さらに、多くの周知の半導体デバイスでは、熱はダイの一側面、通常は底面からのみ取り除かれる。
加えて、従来技術の半導体デバイスを製造するプロセスは、特に単一デバイス取り扱い技法を用いたときコストがかかる。
現在知られているダイ、特にパワーＭＯＳゲートダイにおいて、頂部電極（ソース）は一般に約１．０％のケイ素を含むアルミニウム接点（以降アルミニウム接点）である。アルミニウム接点はそれがウェハ製造プロセスに良く適合する理由で使用される。
米国特許第５，４５１，５４４号 米国特許第５，０４７，８３３号 米国特許第５，７９５，７９３号
しかし、それらのアルミニウム接点に電気的な接続を形成するのは困難であり、したがって、ワイアを超音波で下地のアルミニウム接点に接合するワイアボンドプロセスが通常用いられる。これらのワイアボンド接続は面積に制限があり、したがって電気抵抗（ＲDSON）と動作中の熱の発生の発生源になっている。
しかし、従来のＭＯＳゲートダイの底部ドレイン接点は、例えば特許文献（特許文献１参照）に示されているように、多くの場合三元金属であって、容易にはんだ付け可能であり、あるいは、ワイアボンディングしないで広い接触面積での電気的な接続が可能である。
したがって、大部分の熱が頂部表面の接合部およびワイアボンド部で発生するにもかかわらず、熱は主に裏面の接点表面でのシリコンダイから除去される。熱をそれらの底部ドレインから改善された方法で除去することが望ましい。
特許文献（例えば特許文献２参照）に示されているように、はんだ付け可能な頂部接点をダイの頂部表面に作製できることが知られている。しかし、それらのはんだ付け可能な頂部接点構造に用いられるパッケージは、ダイ面積に比べて非常に大きな「設置面積」を有していた。
周知の半導体デバイスよりも回路上の占有面積がより小さく、ＲDSONの低い半導体デバイスおよびその製造プロセスが望まれている。
さらに、それらのデバイスを、装置数の少ない生産ラインと低いコストでバッチ処理を可能にするプロセスで製造することが望まれている。
ＭＯＳゲートデバイスのソース側が不動態層、好ましくは感光性液体エポキシまたは窒化ケイ素層などで被覆されているデバイスが知られている。不動態層を形成するには、液体エポキシをウェハ表面上にスピン塗布、スクリーン印刷、または堆積して、ウェハを被覆する。次いで、材料を乾燥し、被覆したウェハを標準的なフォトリソグラフィおよびマスキング技術を用いて露光し、下地のソース金属に間隔を置いて露出した複数の表面領域を作るための不動態層の開口、およびウェハの各ダイの下地ゲート電極層を露出するための類似した開口を形成する。したがって、不動態層は従来の不動態層として働くが、さらにめっきレジスト（必要な場合）およびはんだ領域を画定し形作るはんだマスクとして働く。新規な不動態層の開口はチタン／タングステン／ニッケル／銀金属など、従来のはんだ付け可能な下地頂部金属まで貫通して作製することができる。
別法として、下地金属がより従来的なアルミニウム金属の場合、不動態層をめっきレジストとして用いて、露出したアルミニウムをニッケルおよび金のフラッシュめっきまたは他の一連の金属でめっきし、はんだ付け可能な表面にすることができる。めっき金属区画の頂部は、はんだ付けが容易であり、そうでない場合は通常のアルミニウム電極へのワイアボンドの高い接続抵抗に比べて低い抵抗で接続される。
ソース接点領域は様々な幾何形状を有することができ、また、単一の大面積領域で構成することができる。
次いでウェハはソーイングなどによって個々のダイに単一にされる。次いで個々のダイをソース側を下にして置き、Ｕ形状、Ｌ形状、またはカップ状の部分的にめっきしたドレインクリップを伝導性エポキシまたははんだなどを用いてダイのはんだ付け可能なドレイン側に接続し、ドレインクリップをダイの底部ドレイン電極に接合する。ドレインクリップのポストの底部はダイのソース側表面（すなわち接点突起の頂部）と同一平面であることができ、またはソース側表面は信頼性を向上させるためにポストの底部に関して内部方向に段差を付けてもよい。ダイの外側表面は次いで成形トレイ中でオーバーモールドされる。そのドレインクリップを備える多数のダイはモールドトレイの中で同時にモールドすることができる。
ボンディング材料は、不動態材料のフィレットで、または全てをオーバーモールドすることによって、または組み立て体の一部で保護することができる。部品は、リードフレームや連続ストリップを用いて、またはデバイスを単一ブロックに成形し、そのブロックからデバイスをシンギュレーションすることによって製造中に作製することができる。
モールドの後、デバイスは試験を行い、レーザー刻印し、再び個々のデバイスにソーイングされる。
この種のデバイスは、「ＣＨＩＰ ＳＣＡＬＥ ＳＵＲＦＡＣＥ ＭＯＵＮＴＥＤ ＤＥＶＩＣＥ ＡＮＤ ＰＲＯＣＥＳＳ ＯＦ ＭＡＮＵＦＡＣＴＵＲＥ」の名称で２００１年３月２８日に出願された同時係属出願整理番号第０９／８１９，７７４号に示されており、その開示は参照により本明細書に組み込まれている。
本発明によれば、ダイの底部、すなわち半導体ダイの上方向に面するドレインまたは他の電源接点は、フィン構造を備える伝導性ヒートシンクへ少なくとも熱的に接続されている。その構造は、ヒートシンクを数ミリメートルの厚さにすることのできる、サーバなど強制空気冷却を用いる用途、またはヒートシンクをわずかに１／２ミリメートルの厚さにしかできないラップトップまたは他の用途に特に有用である。
ヒートシンクは、伝導性はんだまたは銀充填エポキシなどの伝導性接着剤によってダイに接続することができる。
ヒートシンク自体は、アルミニウムまたは金属−母材ポリマー／エポキシなどの任意の適切な伝導性材料から作ることができ、かつ押し出し成形、成形またはモールドすることができる。
本発明は、ダイの両側に電源または他の電極を有する型の半導体ダイの新規なパッケージを提供し、低コスト製造技法で、冷却を改善して両方の電極を共通の支持表面、例えば印刷回路基板の金属化パターン上へ表面実装するのに利用することを可能にする。
本発明をゲートおよびソース電極を一方の表面に有し、ドレイン電極を反対側の表面に有する縦型伝導パワーＭＯＳＦＥＴを参照して説明するが、本発明は様々なトポロジーのＩＧＢＴ、サイリスタ、ダイオード、などに等しく応用可能である。
したがって、図面で見ることができるように、新規なダイクリップが裏側の電極（ＭＯＳＦＥＴのドレイン電極）の少なくとも一部を取り囲んで接触し、クリップの少なくとも１個のポストがダイの端部を超えて延伸して同一面上の面で終端するが、前面の接点（ＭＯＳＦＥＴ中のゲートおよびソース）からは絶縁され、ダイクリップが効率良く良好なヒートシンクとして働く。次いで、デバイスはダイおよびクリップの裏側および側部を囲んでオーバーモールドすることができ、ダイの全ての電極に、搭載表面への平坦で同一面上にあるはんだ付け可能な接点表面を提供する。
全ての頂部接点表面は、ダイがウェハ段階であるときに、ダイの頂部面に容易にはんだ付け可能な表面を形成するための新規なはんだマスクを用いて形成される。次いで、ドレインクリップは単一にした後にダイに取り付け、バッチ式のモールドプロセスでオーバーモールドする。
図１は、本発明を応用することのできる典型的なパワーＭＯＳＦＥＴを示す。
ダイ３０は特許（例えば特許文献３参照）に示されている種類にすることができるが、シリコン本体３１、頂部アルミニウム（すなわち１．０％のケイ素を含むアルミニウム）ソース電極３２、アルミニウムゲート電極３３、および底部ドレイン電極３４（図２）を含む接合を有するダイの任意の種類とすることができ、これらの電極は従来の容易にはんだ付け可能な三元金属とすることができる。頂部アルミニウム層は他の任意の適切な金属材料とすることができる。接続は通常アルミニウム電極３２と３３へワイアボンディングによって行われる。
後で説明するが、図３および図４で示したように、容易にはんだ付け可能な複数の接点ポスト３６はソース電極３２に固定され（形成され）、接点ポスト３７はゲート電極３３に固定される。接点ポスト３６および３７は、頂部金属が銀のダイの場合には不動態層の厚さと半ば平らであり、頂部金属がめっきアルミニウムのダイの場合には不動態層の約１／２の厚さである。平坦な接点頂部は同一平面にある。これらの接点への接続ははんだペーストによって行われ、印刷可能な最低のはんだ厚さは、ダイの頂部表面に残る不動態層３８の厚さの約４〜５倍である。
接点ポスト３６のパターンは、図５、図１１、図１８に示したもののように、異なる形状とすることができる。さらに、図６および図７、図８のダイのソース接点４０など、大面積のはんだ付け可能な接点を用いることもできる。接点ポスト３６、３７、ソース接点４０を形成する金属化プロセスは後で説明する。
図３〜図８に示したように用意したダイを備えるパッケージの形成には、図９の伝導性めっき（または部分的なめっき）金属のクリップ４５を使用する。クリップ４５は、他の表面への接点が作製される少なくとも部分的にめっきした銀表面を備える銅合金とすることができる。後に説明するが、クリップ４５は冷却を改善するためのフィンで修正される。
クリップ４５は全体的な「Ｕ形状」を有し、内部表面４７から接点ポスト３６、３７の自由表面までを測定したダイ３０よりもわずかに厚い高さに、クリップ４５の平坦で薄いウェブ４８のめっきされた内部表面４７にドレインを接続するために使用する接着剤の厚さを加えた、浅いポスト４６を備えている。例えば、クリップ４５はポスト４６の全長にわたる０．７ｍｍの全厚さ、および内部表面４７からポスト４６の自由端までの厚さ約０．３９ｍｍを有することができる。ポスト４６の間の距離はダイのサイズにより、各ポスト４６の全幅が約１．５ｍｍのＩｎｔｅｒｎａｔｉｏｎａｌ Ｒｅｃｔｉｆｉｅｒ Ｃｏｒｐｏｒａｔｉｏｎ製のサイズ４．６のダイには、５．６ｍｍの距離が使用されてきた。
また、図１０に示すように、成形固定開口４９をクリップ４５の中に形成することができる。
ダイ３０のはんだ付け可能な底部ドレイン電極３４は、図１２、２９、３０、３１に示すように、クリップ４５のめっきされた内部に、伝導性接着剤６０などによって電気的に接続および固定される。接着剤は、例えば、銀充填エポキシ材料とすることができ、適切に硬化される。ダイ３０の側部端とクリップ４５のポスト４６の両側の間に間隔６１および６２が残る。
示した実施形態において、構造体はポスト４６（ドレインコネクタ）の自由表面と接点ポスト３６および３７が同一面上にあるような寸法にされる。好ましい実施形態では、ダイのソース電極は、デバイスの信頼性を向上させるために、ポスト４６の自由表面に関して内方向に段差を付けることができる。
図１３、１４、１５に示すように、その後図１１および１２のデバイスは成形トレイの中で、成形化合物７０でオーバーモールドされる。成形化合物７０は、ポスト４６の外側の自由表面を除いてクリップ４５の露出した外側表面の全てを被覆する。成形化合物は図１３および図１５に示すように間隔６１および６２の中を充填する。ここで、デバイスは、接点３６、３７、４６との正しい位置関係を占める印刷回路板の導電性配線の上に表面搭載する準備が完了する。
図１６〜図１９は、異なる幾何形状のクリップを用いる、本発明によって修正することのできるデバイスの他の実施形態を示している。このように、図１６および図１７のクリップ８０はウェブ８１と３つの区画に分かれた突起ポスト８２、８３、８４を有する。接点ポスト３６および３７を有するダイ３０は、図１８および図１９に示すように、接点ポスト３６、３７および突起ポスト８２、８３、８４の自由表面が共通の平面に在るように、ウェブ８１にそのドレイン接点（図示せず）で最初に接着される。次いでデバイスは適切な成形トレイの中で、成形化合物７０でオーバーモールドされる。
図２０および図２１は、本発明によって修正することのできるパッケージのさらに他の実施形態を示しており、図７および図８のダイはカップ形状の銀めっきした銅合金クリップ１００に搭載される。クリップ１００は、長さと幅がダイ３０よりも大きな内部領域を有し、ダイ３０の底部ドレイン電極は、内部ウェブの表面１０１（図２１）に銀充填（伝導性）エポキシ１０２によって接続して硬化する。最適には低応力の高接着性エポキシ１０３の輪をダイの端部周囲に付着することができ、パッケージの封止と構造的な強度を与える。
はんだ付け可能なソース接点４０の頂部表面はドレイン突起表面１０５と同一面上にある。したがって、接点１０５、４０、３７の全ては印刷回路板上の接点配線と正しい位置関係を占める。ドレイン接点は任意の適切な形状をとることができ、必要であれば単一接点または側部接点を含むことができる。
図２２〜図２４は、従来のダイのアルミニウム電極上に伝導性ポストを形成するプロセスを示す。
このように各々ゲートの接点ポスト３７および分離したソース電極（番号を付けていない）を有する複数の個々のダイは、ダイを単一にする前のウェハ１１０内に示されている。ウェハ形状に保ったまま、ウェハ１１０の頂部表面は感光性はんだマスク１１１で被覆される。マスク１１１は感光性液体エポキシであり、不動態層、めっきレジスト（必要な場合）およびはんだ領域を画定し形成するはんだマスクとして働く。しかし、他のマスク材料、例えば窒化ケイ素を使用することができる。従来のレチクルを使用して、複数の開口１１１ａ〜１１１ｄが、ダイの頂部金属上の下地のソースおよびゲート接点までマスクを経て形成される。レーザーエッチングプロセスもこれらの開口を形成するのに用いることができる。
図２４に示したように、次いで一連の金属１１２ａ−１１２ｄがウェハの表面上にめっきされ、めっきは開口１１１ａ〜１１１ｄを経て露出されたソース電極３２（および他の電極）に付着し、ソース電極３２との接点およびゲートへの類似の接点を形成する。金属１１２ａ〜１１２ｄはアルミニウムに良好に接触するニッケルの第１の層、続く金フラッシュめっきから構成することができる。別法として、ニッケルに続いて、銀のように容易にはんだ付け可能な頂部表面を与える銅またはスズなどの層とすることができる。
次いで、ウェハを例えば線でソーイングして分離し、ダイを単一にする。典型的なダイ３０は図３〜図８に示した外観を有し、絶縁表面３８の上に突起するはんだ付け可能な複数のソース接点およびゲート接点を有する。
次いで単一にしたダイをドレインソース側を下にして、内部を銀または他の伝導性被覆でめっきした伝導性クリップの中に置く。ダイは、前に説明したように伝導性エポキシなどの従来の接合材料を用いてクリップに接合される。クリップはリードフレームの形で提供することができ、デバイスは後でリードフレームから単一にすることができる。
本発明によれば、クリップ４５（または８０または１００）はダイ３０が発生する熱の放散を改善するために修正することができる。図２５〜図２７を参照すれば、例えば、修正されたクリップ４５は、自由表面を有し、複数の冷却フィン２００がそこから離れて延伸する、ウェブ部２０１を含む。本発明の一態様によれば、ウェブ部２０１は熱の抽出と拡散をより良好にするために、厚さを増すことができる。図２５〜図２７に示した実施形態では、クリップ４５は、ウェブ部２０１の対向する端部に配設された、後に説明するが、ダイ３０の電極に電気的に接続されたウェブ部２０１の表面から離れて延伸する２個のポスト４６を含む。複数の冷却フィン２００と２個のポスト４６、およびウェブ部２０１は互いに一体的に接続されて一体化された本体を形成し、押し出し成形、モールド、または他の適切な方法によって、アルミニウム、金属母材ポリマー、銅、銅合金、または他の適切な熱伝導性材料から作ることができる。無論、本発明によるクリップは必ずしも図２５〜図２７に示した構成に制限する必要はなく、例えば、他の位置に配設されたより少数または多くのポストを含むことができる。
ここで、図２８〜図２９を参照すれば、ダイ３０の裏のドレイン電極３４は、はんだまたは伝導性銀充填エポキシによって伝導的にクリップ４５に取り付けられている。したがって、構造体は、ソースおよびゲート電極３２、３３を受容する適切な配線（図示せず）を有するＰＣＢまたは他の搭載基板２１０に取り付けることができ、一方、ポスト４６を基板２１０のドレイン接点パターンに接続することもできる。図３０および図３１を詳細に参照すれば、ポスト４６は絶縁充填剤１０３によってダイ３０の端部から絶縁されている。
ゲートとソース３２、３３、およびドレイン４６は、前に説明した製造プロセスに用いられるものに類似した不動態化プロセスを用いて、ダイ／基板２１０の接合境界内部で分離されている。
本発明によるデバイスは発生した熱を放散するためのフィンを有するクリップに制限されず、他の熱放散構造を用いることができる。例えば、図３２ａおよび図３２ｂに示したように、本発明の他の実施形態によれば、熱放散ピンアレイを有するクリップを使用して、空気の流れを向上することができる。それらのクリップの各ピンはメサ型構造であり、熱を放散することは可能であるが熱放出表面の空気の流れは制限しない。
回路板上の接点へのクリップのはんだ付け性を向上させるために、クリップは、例えば、ニッケル、ニッケル−金、ニッケル−白金、または銀などのはんだ付けの容易な材料で被覆することができる。さらに、本発明によるクリップは、放射率の高い被覆で被覆して、輻射による熱放散を向上させることができる。
本発明をその特定の実施形態に関して説明したが、当業者であれば、多くの他の変形と修正および用途は明らかであろう。したがって、本発明は本明細書の特定の開示によって制限されず、付属の請求項によってのみ制限されることが好ましい。
本発明によって筐体に収容することのできる、単一にしたパワーＭＯＳＦＥＴダイの平面図である。 図１の断面線２〜２で描いた図１の断面図である。 図１のダイを、複数の分離した「はんだ付け可能な」ソース接点領域と「はんだ付け可能な」ゲート領域に画定する加工を行った後の平面図である。 図３の断面線４〜４で描いた図３の断面図である。 図３のパターンに類似した修正ソース接点パターンを備えるダイの図である。 図３および５のパターンに類似した、さらに他の大面積の「はんだ付け可能な」ソース接点パターンを備えるダイの図である。 さらに他の接点トポロジー（コーナー部のゲートを備える）の平面図である。 図７の断面線８〜８で描いた図７の断面図である。 本発明によって修正することのできるドレインクリップの俯瞰図である。 クリップに形成した成形固定開口を備える図９のクリップの平面図である。 図３および４のダイと図９のクリップのサブアセンブリ品の底面図である。 図１１の断面線１２〜１２で描いた図１１の断面図である。 モールドトレイ中でオーバーモールドした後の図１１と１２のサブアセンブリ品の図である。 図１３の断面線１４〜１４で描いた図１３の断面図である。 図１３の断面線１５〜１５で描いた図１３の断面図である。 本発明によって修正することのできるドレインクリップの他の実施形態の俯瞰図である。 図１６のクリップの平面図である。 図１６および１７のクリップと図３および４の一般的な種類のダイを組み立てたオーバーモールド後の底面図である。 図１８の断面線１９〜１９で描いた図１８の断面図である。 図７および８のトポロジーのダイを備えるカップ状ドレインクリップの底面図である。 図２０の断面線２１〜２１で描いた図２０の断面図である。 単一にする前のＭＯＳＦＥＴダイのウェハを示す図である。 図２２のウェハのソース表面への不動態層の形成およびパターン形成のプロセスステップを示す図である。 図２３の不動態層上の金属化を示す図である。 本発明による新規なドレインクリップの等角図である。 図２５のクリップの平面図である。 図２６の側面図である。 ダイおよび支持基板に用いられた本発明の修正ドレインクリップの展開俯瞰図である。 組み立て後の図２５の構造を示す図である。 図２９の前面平面図である。 図３０に示したデバイスの一部の拡大図である。 代替の実施形態によるクリップの側面図である。 代替の実施形態によるクリップの平面図である。

Claims (13)

  1. 半導体デバイスであって、
    第１の表面上に配設された第１の電極と第２の表面上に配設された第２の電極とを有する半導体ダイと、
    少なくとも部分的に金属めっきされた表面を有するクリップと
    を具え、該クリップは、
    第１の表面と該第１の表面に対向する第２の表面とを有する電気伝導性のウェブ部と、
    前記電気伝導性のウェブ部の前記第１の表面の端部から延在した少なくとも１つの電気伝導性のポストと、
    前記電気伝導性のウェブ部の前記第２の表面の全面に渡ってかつ該第２の表面から延伸する複数の熱伝導性構造体とを有し、
    前記半導体ダイの前記第１の電極は、前記ウェブ部の第１の表面上に電気的に接続されて配設され、
    前記複数の熱伝導性構造体と前記少なくとも１つの電気伝導性のポストとは、前記電気伝導性のウェブ部と一体化され、該一体化された本体を形成することを特徴とする半導体デバイス。
  2. 前記電気伝導性のウェブ部は、電気伝導性接着剤によって前記半導体ダイの第１の電極に電気的に接続されていることを特徴とする請求項１記載の半導体デバイス。
  3. 前記電気伝導性接着剤は、はんだを含むことを特徴とする請求項２記載の半導体デバイス。
  4. 前記電気伝導性接着剤は、電気伝導性エポキシを含むことを特徴とする請求項２記載の半導体デバイス。
  5. 前記一体化された本体は、熱伝導性材料を含むことを特徴とする請求項４記載の半導体デバイス。
  6. 前記一体化された本体は、アルミニウムおよび金属母材ポリマーの１つを含むことを特徴とする請求項５記載の半導体デバイス。
  7. 前記半導体ダイと前記少なくとも１個の電気伝導性のポストとの間に配設された絶縁充填材をさらに具えたことを特徴とする請求項１記載の半導体デバイス。
  8. 前記電気伝導性のウェブ部の前記第１の主要な表面から離れる方向に、前記電気伝導性のウェブ部の他の端部から延伸する少なくとも１個の他の電気伝導性のポストをさらに具えたことを特徴とする請求項１記載の半導体デバイス。
  9. 半導体デバイスを構成する半導体ダイを装着するための、少なくとも部分的に金属めっきされた表面を有するクリップであって、
    前記半導体ダイの電極を電気的に接続するための第１の表面と該第１の表面に対向する第２の表面とを有する電気伝導性のウェブ部と、
    前記電気伝導性のウェブ部の前記第１の表面の端部から延在した少なくとも１つの電気伝導性のポストと、
    前記電気伝導性のウェブ部の前記第２の表面の全面に渡ってかつ該第２の表面から延伸する複数の熱伝導性構造体と
    を具え、
    前記複数の熱伝導性構造体と前記少なくとも１つの電気伝導性のポストとは、前記電気伝導性のウェブ部と一体化され、該一体化された本体を形成することを特徴とするクリップ。
  10. 前記複数のフィンと前記少なくとも１個の電気的コネクタとは、前記電気伝導性のウェブ部に一体的に接続され、該一体化した本体を形成することを特徴とする請求項９記載のクリップ。
  11. 前記一体化された本体は、アルミニウムからなることを特徴とする請求項１０記載のクリップ。
  12. 前記一体化された本体は、金属母材ポリマーからなることを特徴とする請求項１０記載のクリップ。
  13. 前記電気伝導性のウェブ部の他の端部に接続され、前記ウェブ部の前記第１の主要な表面から離れて延伸する少なくとも１個の他の電気的コネクタをさらに具えたことを特徴とする請求項９ないし１２のいずれかに記載のクリップ。
JP2003535253A 2001-10-10 2002-10-09 冷却を改善した半導体デバイスのパッケージ Expired - Fee Related JP4195380B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US32836201P 2001-10-10 2001-10-10
US10/267,142 US6784540B2 (en) 2001-10-10 2002-10-08 Semiconductor device package with improved cooling
PCT/US2002/032678 WO2003032388A1 (en) 2001-10-10 2002-10-09 Semiconductor device package with improved cooling

Publications (3)

Publication Number Publication Date
JP2005506691A JP2005506691A (ja) 2005-03-03
JP2005506691A5 JP2005506691A5 (ja) 2008-02-07
JP4195380B2 true JP4195380B2 (ja) 2008-12-10

Family

ID=26952244

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003535253A Expired - Fee Related JP4195380B2 (ja) 2001-10-10 2002-10-09 冷却を改善した半導体デバイスのパッケージ

Country Status (5)

Country Link
US (2) US6784540B2 (ja)
JP (1) JP4195380B2 (ja)
CN (1) CN1311548C (ja)
TW (1) TW574749B (ja)
WO (1) WO2003032388A1 (ja)

Families Citing this family (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1336199A2 (en) * 2000-11-14 2003-08-20 Honeywell International, Inc. Lid and heat spreader design for a semiconductor package
US6930397B2 (en) * 2001-03-28 2005-08-16 International Rectifier Corporation Surface mounted package with die bottom spaced from support board
US7416922B2 (en) * 2003-03-31 2008-08-26 Intel Corporation Heat sink with preattached thermal interface material and method of making same
US7014093B2 (en) * 2003-06-26 2006-03-21 Intel Corporation Multi-layer polymer-solder hybrid thermal interface material for integrated heat spreader and method of making same
US7527090B2 (en) * 2003-06-30 2009-05-05 Intel Corporation Heat dissipating device with preselected designed interface for thermal interface materials
US7098082B2 (en) * 2004-04-13 2006-08-29 Taiwan Semiconductor Manufacturing Company, Ltd. Microelectronics package assembly tool and method of manufacture therewith
US7678680B2 (en) * 2004-06-03 2010-03-16 International Rectifier Corporation Semiconductor device with reduced contact resistance
CN100437991C (zh) * 2004-12-08 2008-11-26 鸿富锦精密工业（深圳）有限公司 散热装置及其制备方法
US20070013053A1 (en) * 2005-07-12 2007-01-18 Peter Chou Semiconductor device and method for manufacturing a semiconductor device
US7504733B2 (en) 2005-08-17 2009-03-17 Ciclon Semiconductor Device Corp. Semiconductor die package
US7560808B2 (en) * 2005-10-19 2009-07-14 Texas Instruments Incorporated Chip scale power LDMOS device
US7446375B2 (en) * 2006-03-14 2008-11-04 Ciclon Semiconductor Device Corp. Quasi-vertical LDMOS device having closed cell layout
US20070215997A1 (en) * 2006-03-17 2007-09-20 Martin Standing Chip-scale package
US7812437B2 (en) * 2006-05-19 2010-10-12 Fairchild Semiconductor Corporation Flip chip MLP with folded heat sink
US7719096B2 (en) * 2006-08-11 2010-05-18 Vishay General Semiconductor Llc Semiconductor device and method for manufacturing a semiconductor device
US20080036078A1 (en) 2006-08-14 2008-02-14 Ciclon Semiconductor Device Corp. Wirebond-less semiconductor package
DE102007002157A1 (de) * 2007-01-15 2008-07-17 Infineon Technologies Ag Halbleiteranordnung und zugehörige Herstellungsverfahren
US7447041B2 (en) * 2007-03-01 2008-11-04 Delphi Technologies, Inc. Compression connection for vertical IC packages
US7838985B2 (en) * 2007-07-12 2010-11-23 Vishay General Semiconductor Llc Semiconductor assembly that includes a power semiconductor die located on a cell defined by first and second patterned polymer layers
US8421214B2 (en) * 2007-10-10 2013-04-16 Vishay General Semiconductor Llc Semiconductor device and method for manufacturing a semiconductor device
US7955893B2 (en) * 2008-01-31 2011-06-07 Alpha & Omega Semiconductor, Ltd Wafer level chip scale package and process of manufacture
US8373257B2 (en) * 2008-09-25 2013-02-12 Alpha & Omega Semiconductor Incorporated Top exposed clip with window array
DE102008049188A1 (de) * 2008-09-26 2010-04-01 Osram Opto Semiconductors Gmbh Optoelektronisches Modul mit einem Trägersubstrat und einer Mehrzahl von strahlungsemittierenden Halbleiterbauelementen und Verfahren zu dessen Herstellung
US7898067B2 (en) * 2008-10-31 2011-03-01 Fairchild Semiconductor Corporaton Pre-molded, clip-bonded multi-die semiconductor package
US8049312B2 (en) * 2009-01-12 2011-11-01 Texas Instruments Incorporated Semiconductor device package and method of assembly thereof
JP5343574B2 (ja) * 2009-01-20 2013-11-13 トヨタ自動車株式会社 ヒートシンクのろう付け方法
US8222078B2 (en) * 2009-07-22 2012-07-17 Alpha And Omega Semiconductor Incorporated Chip scale surface mounted semiconductor device package and process of manufacture
US8213180B2 (en) * 2010-01-21 2012-07-03 Broadcom Corporation Electromagnetic interference shield with integrated heat sink
US8362606B2 (en) * 2010-07-29 2013-01-29 Alpha & Omega Semiconductor, Inc. Wafer level chip scale package
JP5511621B2 (ja) * 2010-10-13 2014-06-04 三菱電機株式会社 半導体装置
US20120175688A1 (en) * 2011-01-10 2012-07-12 International Rectifier Corporation Semiconductor Package with Reduced On-Resistance and Top Metal Spreading Resistance with Application to Power Transistor Packaging
US8536697B2 (en) * 2011-11-30 2013-09-17 Freescale Semiconductor, Inc. Packaged die for heat dissipation and method therefor
KR102290015B1 (ko) * 2013-12-06 2021-08-17 마르세시 메탈 테크놀로지 (수조우) 컴퍼니 리미티드 집적된 냉각 핀을 갖는 열 방출 밀봉체
US9536800B2 (en) 2013-12-07 2017-01-03 Fairchild Semiconductor Corporation Packaged semiconductor devices and methods of manufacturing
CN107346348A (zh) * 2016-05-06 2017-11-14 上海海拉电子有限公司 一种电子助力转向系统的散热效率计算方法
DE102018201326B4 (de) * 2018-01-29 2022-06-15 Vitesco Technologies Germany Gmbh Kontaktanordnung, elektronisches Leistungsmodul und Verfahren zur Herstellung eines elektronischen Leistungsmoduls

Family Cites Families (73)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3403438A (en) 1964-12-02 1968-10-01 Corning Glass Works Process for joining transistor chip to printed circuit
US3871014A (en) 1969-08-14 1975-03-11 Ibm Flip chip module with non-uniform solder wettable areas on the substrate
US3972062A (en) 1973-10-04 1976-07-27 Motorola, Inc. Mounting assemblies for a plurality of transistor integrated circuit chips
GB1487945A (en) 1974-11-20 1977-10-05 Ibm Semiconductor integrated circuit devices
US4092697A (en) * 1976-12-06 1978-05-30 International Business Machines Corporation Heat transfer mechanism for integrated circuit package
JPS6020943Y2 (ja) 1979-08-29 1985-06-22 三菱電機株式会社 半導体装置
US4415025A (en) * 1981-08-10 1983-11-15 International Business Machines Corporation Thermal conduction element for semiconductor devices
US4454454A (en) 1983-05-13 1984-06-12 Motorola, Inc. MOSFET "H" Switch circuit for a DC motor
US4646129A (en) 1983-09-06 1987-02-24 General Electric Company Hermetic power chip packages
US4604644A (en) 1985-01-28 1986-08-05 International Business Machines Corporation Solder interconnection structure for joining semiconductor devices to substrates that have improved fatigue life, and process for making
JPH0744243B2 (ja) * 1985-09-27 1995-05-15 株式会社日立製作所 半導体集積回路モジユ−ル
US4639760A (en) 1986-01-21 1987-01-27 Motorola, Inc. High power RF transistor assembly
JPS6413142A (en) 1987-07-06 1989-01-18 Fuji Photo Film Co Ltd Photopolymerizable composition
US5184211A (en) * 1988-03-01 1993-02-02 Digital Equipment Corporation Apparatus for packaging and cooling integrated circuit chips
US4914551A (en) * 1988-07-13 1990-04-03 International Business Machines Corporation Electronic package with heat spreader member
US5075759A (en) 1989-07-21 1991-12-24 Motorola, Inc. Surface mounting semiconductor device and method
US5182632A (en) 1989-11-22 1993-01-26 Tactical Fabs, Inc. High density multichip package with interconnect structure and heatsink
US5057909A (en) * 1990-01-29 1991-10-15 International Business Machines Corporation Electronic device and heat sink assembly
JP2984068B2 (ja) 1991-01-31 1999-11-29 株式会社日立製作所 半導体装置の製造方法
JPH0541471A (ja) * 1991-08-07 1993-02-19 Hitachi Ltd 半導体集積回路装置
JPH05129516A (ja) 1991-11-01 1993-05-25 Hitachi Ltd 半導体装置
CA2089435C (en) 1992-02-14 1997-12-09 Kenzi Kobayashi Semiconductor device
JP2833326B2 (ja) 1992-03-03 1998-12-09 松下電器産業株式会社 電子部品実装接続体およびその製造方法
JPH065401A (ja) 1992-06-23 1994-01-14 Mitsubishi Electric Corp チップ型抵抗素子及び半導体装置
JPH0637143A (ja) 1992-07-15 1994-02-10 Toshiba Corp 半導体装置および半導体装置の製造方法
US5394490A (en) 1992-08-11 1995-02-28 Hitachi, Ltd. Semiconductor device having an optical waveguide interposed in the space between electrode members
US5313366A (en) 1992-08-12 1994-05-17 International Business Machines Corporation Direct chip attach module (DCAM)
JPH06244231A (ja) 1993-02-01 1994-09-02 Motorola Inc 気密半導体デバイスおよびその製造方法
US5371404A (en) 1993-02-04 1994-12-06 Motorola, Inc. Thermally conductive integrated circuit package with radio frequency shielding
JP2795788B2 (ja) 1993-02-18 1998-09-10 シャープ株式会社 半導体チップの実装方法
US5703405A (en) 1993-03-15 1997-12-30 Motorola, Inc. Integrated circuit chip formed from processing two opposing surfaces of a wafer
JPH06275677A (ja) * 1993-03-23 1994-09-30 Shinko Electric Ind Co Ltd 半導体装置用パッケージおよび半導体装置
US5510758A (en) 1993-04-07 1996-04-23 Matsushita Electric Industrial Co., Ltd. Multilayer microstrip wiring board with a semiconductor device mounted thereon via bumps
JP3258764B2 (ja) 1993-06-01 2002-02-18 三菱電機株式会社 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
US5397921A (en) 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array
US5455456A (en) 1993-09-15 1995-10-03 Lsi Logic Corporation Integrated circuit package lid
US5368094A (en) * 1993-11-02 1994-11-29 Hung; Chin-Ping Bipartite heat sink positioning device for computer chips
US5734201A (en) 1993-11-09 1998-03-31 Motorola, Inc. Low profile semiconductor device with like-sized chip and mounting substrate
US5367435A (en) 1993-11-16 1994-11-22 International Business Machines Corporation Electronic package structure and method of making same
US5454160A (en) 1993-12-03 1995-10-03 Ncr Corporation Apparatus and method for stacking integrated circuit devices
JPH07193184A (ja) 1993-12-27 1995-07-28 Fujitsu Ltd マルチチップモジュールの製造方法及びマルチチップモジュール
JP3073644B2 (ja) 1993-12-28 2000-08-07 株式会社東芝 半導体装置
US5578869A (en) 1994-03-29 1996-11-26 Olin Corporation Components for housing an integrated circuit device
JP3377867B2 (ja) 1994-08-12 2003-02-17 京セラ株式会社 半導体素子収納用パッケージ
JP2546192B2 (ja) 1994-09-30 1996-10-23 日本電気株式会社 フィルムキャリア半導体装置
US5532512A (en) 1994-10-03 1996-07-02 General Electric Company Direct stacked and flip chip power semiconductor device structures
JP3138159B2 (ja) 1994-11-22 2001-02-26 シャープ株式会社 半導体装置、半導体装置実装体、及び半導体装置の交換方法
JPH08335653A (ja) 1995-04-07 1996-12-17 Nitto Denko Corp 半導体装置およびその製法並びに上記半導体装置の製造に用いる半導体装置用テープキャリア
JP3004578B2 (ja) * 1995-05-12 2000-01-31 財団法人工業技術研究院 熱放散増強のための多熱導伝路とパッケージ統合性及び信頼性向上のための縁の周りを囲むキャップからなる集積回路パッケージ
US5655703A (en) 1995-05-25 1997-08-12 International Business Machines Corporation Solder hierarchy for chip attachment to substrates
US5674785A (en) 1995-11-27 1997-10-07 Micron Technology, Inc. Method of producing a single piece package for semiconductor die
US5578841A (en) * 1995-12-18 1996-11-26 Motorola, Inc. Vertical MOSFET device having frontside and backside contacts
US5977629A (en) * 1996-01-24 1999-11-02 Micron Technology, Inc. Condensed memory matrix
US5726502A (en) 1996-04-26 1998-03-10 Motorola, Inc. Bumped semiconductor device with alignment features and method for making the same
US6051888A (en) 1997-04-07 2000-04-18 Texas Instruments Incorporated Semiconductor package and method for increased thermal dissipation of flip-chip semiconductor package
JPH1154673A (ja) 1997-07-31 1999-02-26 Nec Kansai Ltd 半導体装置
GB9725960D0 (en) 1997-12-08 1998-02-04 Westinghouse Brake & Signal Encapsulating semiconductor chips
JP3097644B2 (ja) 1998-01-06 2000-10-10 日本電気株式会社 半導体装置接続構造及び接続方法
US6423623B1 (en) 1998-06-09 2002-07-23 Fairchild Semiconductor Corporation Low Resistance package for semiconductor devices
EP0966038A3 (en) 1998-06-15 2001-02-28 Ford Motor Company Bonding of semiconductor power devices
EP0978871A3 (en) 1998-08-05 2001-12-19 Harris Corporation A low power packaging design
US6133634A (en) * 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
JP4408475B2 (ja) 1999-02-23 2010-02-03 三洋電機株式会社 ボンディングワイヤを採用しない半導体装置
US6093961A (en) * 1999-02-24 2000-07-25 Chip Coolers, Inc. Heat sink assembly manufactured of thermally conductive polymer material with insert molded metal attachment
US6262489B1 (en) 1999-11-08 2001-07-17 Delphi Technologies, Inc. Flip chip with backside electrical contact and assembly and method therefor
US6744124B1 (en) 1999-12-10 2004-06-01 Siliconix Incorporated Semiconductor die package including cup-shaped leadframe
US6219243B1 (en) 1999-12-14 2001-04-17 Intel Corporation Heat spreader structures for enhanced heat removal from both sides of chip-on-flex packaged units
US6212074B1 (en) 2000-01-31 2001-04-03 Sun Microsystems, Inc. Apparatus for dissipating heat from a circuit board having a multilevel surface
US6624522B2 (en) 2000-04-04 2003-09-23 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
US6550531B1 (en) * 2000-05-16 2003-04-22 Intel Corporation Vapor chamber active heat sink
JP3467454B2 (ja) 2000-06-05 2003-11-17 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US6391687B1 (en) 2000-10-31 2002-05-21 Fairchild Semiconductor Corporation Column ball grid array package
US6566164B1 (en) * 2000-12-07 2003-05-20 Amkor Technology, Inc. Exposed copper strap in a semiconductor package

Also Published As

Publication number Publication date
USRE41559E1 (en) 2010-08-24
CN1311548C (zh) 2007-04-18
US20030067071A1 (en) 2003-04-10
JP2005506691A (ja) 2005-03-03
CN1568541A (zh) 2005-01-19
US6784540B2 (en) 2004-08-31
TW574749B (en) 2004-02-01
WO2003032388A1 (en) 2003-04-17

Similar Documents

Publication Publication Date Title
JP4195380B2 (ja) 冷却を改善した半導体デバイスのパッケージ
JP2005506691A5 (ja)
JP4343158B2 (ja) 半導体デバイスのパッケージ製造方法
US9824949B2 (en) Packaging solutions for devices and systems comprising lateral GaN power transistors
JP5492367B2 (ja) 窒化ガリウム半導体デバイス用のパッケージ
US5710695A (en) Leadframe ball grid array package
US7390698B2 (en) Packaged semiconductor device and method of manufacture using shaped die
JP4850184B2 (ja) 標準占有面積を含む半導体ダイパッケージ及びその製造方法
US6566164B1 (en) Exposed copper strap in a semiconductor package
KR101561684B1 (ko) 반도체 다이 패키지 및 그의 제조 방법
JP6509885B2 (ja) 半導体チップの端子を有するｄｃ−ｄｃコンバータ
KR20090052688A (ko) 전력 소자 패키지 및 그 제조 방법
US20090127677A1 (en) Multi-Terminal Package Assembly For Semiconductor Devices
JPH04293259A (ja) 半導体装置およびその製造方法
US20080111227A1 (en) Semiconductor package structure for vertical mount and method
US7579675B2 (en) Semiconductor device having surface mountable external contact areas and method for producing the same

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070903

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071206

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20071206

RD13 Notification of appointment of power of sub attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7433

Effective date: 20080130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20080130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080616

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080829

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080925

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111003

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121003

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131003

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees