JP2795788B2 - 半導体チップの実装方法 - Google Patents

半導体チップの実装方法

Info

Publication number
JP2795788B2
JP2795788B2 JP5029046A JP2904693A JP2795788B2 JP 2795788 B2 JP2795788 B2 JP 2795788B2 JP 5029046 A JP5029046 A JP 5029046A JP 2904693 A JP2904693 A JP 2904693A JP 2795788 B2 JP2795788 B2 JP 2795788B2
Authority
JP
Japan
Prior art keywords
semiconductor chip
circuit board
jig
mounting
printed circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP5029046A
Other languages
English (en)
Other versions
JPH06244242A (ja
Inventor
明照 頼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Consejo Superior de Investigaciones Cientificas CSIC
Original Assignee
Consejo Superior de Investigaciones Cientificas CSIC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Consejo Superior de Investigaciones Cientificas CSIC filed Critical Consejo Superior de Investigaciones Cientificas CSIC
Priority to JP5029046A priority Critical patent/JP2795788B2/ja
Priority to US08/191,923 priority patent/US5447886A/en
Publication of JPH06244242A publication Critical patent/JPH06244242A/ja
Application granted granted Critical
Publication of JP2795788B2 publication Critical patent/JP2795788B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】この発明は、ハンダバンプを用い
たフリップチップボンディング・プロセスによる半導体
チップの実装方法に関する。
【０００２】
【従来の技術】近年、半導体素子の微細化に伴って、接
続端子数は多端子化の傾向にある。そのために、半導体
チップの実装工程においては従来のワイヤボンディング
による端子接続方法では処理しきれず、新たにフリップ
チップボンディングによる端子接続方法が脚光を浴びる
ようになってきている。
【０００３】上記フリップチップボンディングとは、半
導体チップの外部端子取り出し電極部にハンダよって突
起電極(ハンダバンプ)を形成した後に、この突起電極を
回路基板上へファイスダウンボンディングする実装方法
である。
【０００４】図９に一般的なフリップチップボンディン
グによる半導体実装のプロセスを示す。先ず、図９(a)
に示すように回路基板２上にフラクッス７を塗布する。
次に、図９(b)に示すように、半導体チップ１をハンダ
バンプ３が回路基板２上のボンディングパッド６に対向
するように位置合わせしてフラクッス７の粘着性によっ
て半導体チップ１と回路基板２とを仮接着する。更に、
図９(c)に示すように、得られたサンプルをピーク温度
が２００℃〜２５０℃のリフロー炉に通してハンダを熔
融固着する。最後に、フラクッス残渣を溶剤洗浄によっ
て取り除いて半導体チップの実装を終了する。
【０００５】このようなフリップチップボンディング・
プロセスが実施される回路基板の材質としてはセラミッ
ク,ガラス,プリント基板あるいはフィルム基板等がある
が、この技術を広く民生機器へ応用するには、低コスト
化という観点から上記プリント基板を用いたフリップチ
ップボンディング・プロセスによる半導体実装が最も有
効である。
【０００６】
【発明が解決しようとする課題】しかしながら、上記プ
リント基板に対して上述のようなフリップチップボンデ
ィング・プロセスを適用した場合には、リフロー処理中
にリフロー炉の熱によってプリント基板自体が膨張/変
形して、プリント基板に反りが生じ易いという問題があ
る。このプリント基板の反りはプリント基板の厚みが薄
いほど生じ易く、特にプリント基板厚が０.５mm以下に
なると著しくなってくる。
【０００７】上記プリント基板に反りが生ずると、図１
０に示すように、ボンディング後の半導体チップ１とプ
リント基板２との間のギャップ寸法が半導体チップ１の
位置によって異なることになり、その結果ハンダバンプ
３がプリント基板１２のボンディングパッド６に届かず
に接続されない箇所が発生してしまうのである。
【０００８】そこで、この発明の目的は、リフロー処理
中に回路基板に反りが生じないような半導体チップの実
装方法を提供することにある。
【０００９】
【課題を解決するための手段】上記目的を達成するた
め、第１の発明は、回路基板上にフリップチップボンディ
ングによって半導体チップを実装する半導体チップの実
装方法であって、半導体チップのハンダバンプと回路基
板上のボンディングパッドとを当接させて上記回路基板
上に半導体チップを仮止めし、上記半導体チップが仮止
めされた回路基板をリフロー温度によって反らないよう
に反り防止手段によって固定し、リフロー処理によって
上記ハンダバンプをリフローさせて上記ハンダバンプを
ボンディングパッドに接続することを特徴としている。
【００１０】また、第２の発明は、第１の発明の半導体
チップの実装方法であって、上記反り防止手段は、上記
半導体チップが仮止めされた回路基板上における上記半
導体チップが存在しない領域に載置されて自重によって
上記回路基板の反りを防止する反り矯正治具であること
を特徴としている。
【００１１】また、第３の発明は、第１の発明の半導体
チップの実装方法であって、上記反り防止手段は、上記
半導体チップが仮止めされた回路基板における上記半導
体チップが存在しない領域の両面に設置されて、上記回
路基板を両側から磁力で挟むことによって上記回路基板
の反りを防止するマグネットとこのマグネットの磁力に
作用する治具であることを特徴としている。
【００１２】また、第４の発明は、第１の発明の半導体
チップの実装方法であって、上記反り防止手段は、上記
半導体チップが仮止めされた回路基板の裏面を真空吸着
することによって上記回路基板の反りを防止する真空吸
着機構であることを特徴としている。
【００１３】
【実施例】以下、この発明を図示の実施例により詳細に
説明する。 ＜第１例＞本例は、フリップチップボンディングによっ
てプリント基板上に半導体チップを実装する際に、リフ
ロー処理時にプリント基板上に反り矯正治具を設置する
ものである。以下、各実施例に従って説明する。
【００１４】図１は、本実施例におけるリフロー処理時
における半導体チップ周辺の斜視図である。本実施例の
フリップチップボンディング・プロセスにおいては、従
来例の場合と同様に、先ずプリント基板２上にフラクッ
スを塗布する。そして、半導体チップ１をハンダバンプ３
がプリント基板２上のボンディングパッドに対向するよ
うに位置合わせしてプリント基板２に押し付けて、フラ
クッスの粘着性によって半導体チップ１とプリント基板
２とを仮接着する。
【００１５】こうして、上記半導体チップ１が仮止めさ
れたプリント基板２上に、図１に示すように“ロ"字型
にステンレス鋼で形成された反り矯正治具１１を半導体
チップ１を取り囲むように載置するのである。そして、
反り矯正治具１１が載置されたサンプルをピーク温度が
２５０℃のリフロー炉に入れてハンダを熔融固着した
後、フラクッス残渣を溶剤洗浄によって取り除く。その
結果、上記反り矯正治具１１の重さによってプリント基
板２に発生しようとする反りが抑制されてプリント基板
２には全く反りは生じず、良好なボンディングが実施で
きる。
【００１６】図２は、図１とは異なる他の実施例におけ
る反り矯正治具を示す図である。この反り矯正治具１２
はステンレス鋼によって形成されて矩形の平面形状を有
し、プリント基板２上における仮止めされた半導体チッ
プ１の各辺に沿って設置される。つまり、図２に示すよ
うな矩形の半導体チップ１の場合には４個の反り矯正治
具１２を設置するのである。
【００１７】図３は、図１および図２とは異なる他の実
施例における反り矯正治具を示す図である。この反り矯
正治具は、プリント基板２上に仮止めされた２つの半導
体チップ１,１'の形状にくりぬかれた平板状の上側矯正
治具１３とくりぬかれていない平板状の下側矯正治具１
４とのステンレス鋼で形成された２枚の矯正治具１３,
１４から成る。そして、図３(a)に示すように下側矯正
治具１４の上にプリント基板２を載置した後に、図３
(b)に示すように上側矯正治具１３のくりぬき部に半導
体チップ１,１'を位置させてプリント基板２上に上側矯
正治具１３をかぶせてプリント基板２を２枚の矯正治具
１３,１４で挟み込むのである。
【００１８】図２に示す反り矯正治具１２あるいは図３
に示す反り矯正治具１３,１４を用いた場合にも、ピーク
温度が２５０℃のリフロー炉に入れてハンダを熔融固着
してもプリント基板２には全く反りは生じず、良好なボ
ンディングが実施できる。
【００１９】このように、本例においては、フリップチ
ップボンディング・プロセスにおけるリフロー処理を実
施するに際して、プリント基板２上にフラックスによっ
て仮止めされた半導体チップ１の周囲にステンレス鋼で
形成された反り矯正治具１１,１２,１３を設けるので、
リフロー処理中にプリント基板２が反り矯正治具１１,1
2,１３の重さで固定される。したがって、ピーク温度が
２５０℃程度に加熱されてもプリント基板２には全く反
りは生じない。
【００２０】上記各実施例における反り矯正治具１１,
１２,１３・１４はステンレス鋼で形成するようにしてい
るが、この発明はこれに限定されるものではなく、リフ
ロー温度に耐え得る材質であればよい。
【００２１】＜第２例＞本例は、フリップチップボンデ
ィングによってプリント基板上に半導体チップを実装す
る際に、リフロー処理時に半導体チップ周辺のプリント
基板をマグネットとこのマグネットの磁力に作用する治
具とで挟み込むものである。尚、本例の場合にも、第１
例と同様にしてフラクッスの粘着性によって半導体チッ
プをプリント基板上に仮止めする。以下、こうして半導
体チップが仮止めされたプリント基板の各部には第１例
と同じ番号を付す。
【００２２】図４に示すように、上記半導体チップ１が
仮止めされたプリント基板２をステンレス鋼製の治具１
６上に設置する。そして、“ロ"字型に形成されたマグ
ネット１５を半導体チップ１を取り囲むようにプリント
基板２上に設置して磁力によって吸着させる。こうし
て、治具１６とマグネット１５とで挟み込まれたサンプ
ルをピーク温度が２５０℃のリフロー炉に入れてハンダ
を熔融固着した後、フラクッス残渣を溶剤洗浄によって
取り除く。その結果、上記プリント基板２は治具１６と
マグネット１５との間の吸着力によって固定されている
ので、リフロー処理に際してプリント基板２には全く反
りは生じず良好なボンディングが実施できる。
【００２３】図５は図４とは異なる実施例におけるマグ
ネットを示す図である。このマグネット１７は矩形の平
面形状を有している。そして、図４に示す実施例の場合
と同様にステンレス鋼製の治具１６に設置されたプリン
ト基板２上に、仮止めされている半導体チップ１の各辺
に沿って設置されて磁力によって吸着される。こうし
て、４個のマグネット１７によって半導体チップ１周囲
のプリント基板２を治具１６に固定するのである。
【００２４】図６は図４および図５とは異なる実施例に
おけるマグネットを示す図である。このマグネット１８
はプリント基板２と同程度の大きさを有して平板状を成
している。そして、このマグネット１８上に半導体チッ
プ１が仮止めされたプリント基板２を設置し、“ロ"字型
に形成されたステンレス鋼製の治具１９を半導体チップ
１を取り囲むようにプリント基板２上に設置して磁力に
よって吸着させる。こうして、半導体チップ１周囲のプ
リント基板２をマグネット１８と治具１９との間の吸着
力によって固定するのである。
【００２５】図５に示すマグネット１７と治具１６ある
いは図６に示すマグネット１８と治具１９を用いた場合
にも、ピーク温度が２５０℃のリフロー炉に入れてハン
ダを熔融固着してもプリント基板２には全く反りは生じ
ず、良好なボンディングが実施できる。
【００２６】このように、本例においては、フリップチッ
プボンディング・プロセスにおけるリフロー処理を実施
するに際して、フラックスによって仮止めされた半導体
チップ１の周囲のプリント基板２をマグネット１５(１
７,１８)でステンレス鋼製の治具１６(１９)に固定する
ので、ピーク温度が２５０℃程度に加熱されてもプリン
ト基板２には全く反りは生じない。また、上記マグネッ
ト１５(１７,１８)と治具１６(１９)とはプリント基板
２を挟んで互いに磁力によって固定されているので、プ
リント基板２が傾斜したり振動したりしてもずれること
がない。したがって、運搬時やリフロー処理時に振動に
よる位置ずれを起こすことがない。
【００２７】＜第３例＞本例は、フリップチップボンデ
ィングによってプリント基板上に半導体チップを実装す
る際に、リフロー処理時にプリント基板を真空吸着によ
って平坦化するものである。尚、本例の場合にも、第１
例と同様にしてフラクッスの粘着性によって半導体チッ
プをプリント基板上に仮止めする。以下、こうして半導
体チップが仮止めされたプリント基板の各部には第１例
と同じ番号を付す。
【００２８】図７は本例を実現するベルト炉の概略図で
ある。上記フラックスの粘着性によって半導体チップ１
が仮止めされたプリント基板２は、真空吸着機構を備え
た真空吸着治具２２上に真空固定されてベルト炉２１の
コンベア２３上に設置される。
【００２９】図８は、図７における(Ａ)部の拡大図であ
る。半導体チップ１のハンダバンプ３とプリント基板２
のボンディングパッド６との位置を合わせて、フラクッ
ス７によって半導体チップ１がプリント基板２上に仮止
めされている。そして、半導体チップ１が仮止めされた
状態のプリント基板２は、真空吸着治具２２の表面に開
口された複数の吸引口２６を塞ぐように載置される。そ
して、真空ポンプ(図示せず)で吸引口２６に連通する真
空穴２５内を真空引きすることによって、プリント基板
２を真空吸着治具２２上に吸着固定される。
【００３０】こうして上記真空吸着治具２２上に真空固
定されてコンベア２３上に固定されたプリント基板２
は、コンベア２３の移動によってベルト炉２１内に導か
れ、ヒータ２４によってピーク温度が２５０℃に加熱さ
れてハンダが熔融固着される。こうして、上記リフロー
処理が終了した後にフラックス洗浄を行ってフラクッス
残渣を取り除く。その結果、プリント基板２には全く反
りは生じず良好なボンディングが実施できる。
【００３１】このように、本実施例においては、上記フ
リップチップボンディング・プロセスにおけるリフロー
処理を実施するに際して、半導体チップ１が仮止めされ
たプリント基板２を真空吸着治具２２上に真空固定して
平坦化するので、ピーク温度が２５０℃程度に加熱され
てもプリント基板２には全く反りは生じない。
【００３２】上記実施例においては、上記半導体チップ
１が仮止めされたプリント基板２を真空吸着機構を備え
た真空吸着治具２２に真空固定する場合を例に説明した
が、この発明はこれに限定されるものではない。例え
ば、上記ベルト炉２１に代表されるリフロー装置自体に
真空吸着機構を持たせてもよい。
【００３３】上記各実施例においては、プリント基板２
上に１枚あるいは２枚の半導体チップ１を実装する場合
を例に説明したが、多数の半導体チップをプリント基板
２上に実装してマルチチップモジュールを形成する場合
であっても適用可能であることは言うまでもない。ま
た、上記各実施例においては、半導体チップ１を実装す
る回路基板としてプリント基板２を例に説明したが、フ
ィルム基板のようなリフロー処理において反りが生じ易
い回路基板であれば適用可能である。
【００３４】
【発明の効果】以上より明らかなように、第１の発明の
半導体チップの実装方法は、リフロー処理時において、
半導体チップが仮止めされた回路基板を反り防止手段に
よって固定するので、リフロー処理の際に上記回路基板
がリフロー温度に加熱されても上記回路基板には全く反
りは生じない。したがって、この発明によれば、上記半
導体チップの総てのハンダバンプが上記回路基板のボン
ディングパッドに確実に接続されて、フリップチップボ
ンディングの歩留りが飛躍的に向上する。
【００３５】また、第２の発明の半導体チップの実装方
法は、上記反り防止手段を反り矯正治具で成したので、
半導体チップが仮止めされた回路基板上における上記半
導体チップが存在しない領域に上記反り矯正治具を載置
することによって、上記回路基板に生じようとする反り
が上記反り矯正治具の自重により簡単に抑制される。
【００３６】また、第３の発明の半導体チップの実装方
法は、上記反り防止手段をマグネットとこのマグネット
の磁力に作用する治具とで成したので、半導体チップが
仮止めされた回路基板における上記半導体チップが存在
しない領域を上記マグネットで治具に固定することによ
って、上記回路基板に生じようとする反りが上記マグネ
ットと治具と間の圧力で確実に抑制される。さらに、上
記マグネットおよび治具は互いに磁力で上記回路基板に
固定されているので、サンプルの持ち運びの際やリフロ
ー処理時の振動等によって位置ずれを起こすことがな
い。
【００３７】また、第４の発明の半導体チップの実装方
法は、上記反り防止手段を真空吸着機構で成したので、
半導体チップが仮止めされた回路基板の裏面を真空吸着
して平坦化することによって、上記回路基板に生じよう
とする反りが確実に抑制される。したがって、この発明
によれば、反り防止用の治具やマグネットを回路基板に
設置する必要がなく、リフロー処理時の作業性が向上す
る。
【図面の簡単な説明】
【図１】この発明の半導体チップの実装方法を実施する
際のリフロー処理時における反り矯正治具の設置状態の
一例を示す図である。
【図２】図１とは異なる反り矯正治具の設置状態を示す
図である。
【図３】図１および図２とは異なる反り矯正治具の設置
方法の説明図である。
【図４】この発明の半導体チップの実装方法を実施する
際のリフロー処理時におけるマグネットの設置状態の一
例を示す図である。
【図５】図４とは異なるマグネットの設置状態を示す図
である。
【図６】図４および図５とは異なるマグネットの設置状
態を示す図である。
【図７】この発明の半導体チップの実装方法を実施する
際のリフロー処理時に使用されるベルト炉の断面図であ
る。
【図８】図７における(Ａ)部の拡大図である。
【図９】フリップチップボンディング・プロセスの各工
程における断面図である。
【図１０】図９に示すフリップチップボンディング・プ
ロセスによって実装された半導体チップおよび回路基板
の断面図である。
【符号の説明】
１…半導体チップ、 ２…プリント基
板、３…ハンダバンプ、 ６…ボンディ
ングパッド、１１,１２…反り矯正治具、 １３
…上側矯正治具、１４…下側矯正治具、
１５,１７,１８…マグネット、１６,１９…治具、
２１…ベルト炉、２２…真空吸着治具、
２５…真空穴、２６…吸引口。

Claims (4)

    (57)【特許請求の範囲】
  1. 【請求項１】 回路基板上にフリップチップボンディン
    グによって半導体チップを実装する半導体チップの実装
    方法であって、 半導体チップのハンダバンプと回路基板上のボンディン
    グパッドとを当接させて上記回路基板上に半導体チップ
    を仮止めし、 上記半導体チップが仮止めされた回路基板をリフロー温
    度によって反らないように反り防止手段によって固定
    し、 リフロー処理によって上記ハンダバンプをリフローさせ
    て上記ハンダバンプをボンディングパッドに接続するこ
    とを特徴とする半導体チップの実装方法。
  2. 【請求項２】 請求項１に記載の半導体チップの実装方
    法であって、 上記反り防止手段は、上記半導体チップが仮止めされた
    回路基板上における上記半導体チップが存在しない領域
    に載置されて、自重によって上記回路基板の反りを防止
    する反り矯正治具であることを特徴とする半導体チップ
    の実装方法。
  3. 【請求項３】 請求項１に記載の半導体チップの実装方
    法であって、 上記反り防止手段は、上記半導体チップが仮止めされた
    回路基板における上記半導体チップが存在しない領域の
    両面に設置されて、上記回路基板を両側から磁力で挟む
    ことによって上記回路基板の反りを防止するマグネット
    とこのマグネットの磁力に作用する治具であることを特
    徴とする半導体チップの実装方法。
  4. 【請求項４】 請求項１に記載の半導体チップの実装方
    法であって、 上記反り防止手段は、上記半導体チップが仮止めされた
    回路基板の裏面を真空吸着することによって上記回路基
    板の反りを防止する真空吸着機構であることを特徴とす
    る半導体チップの実装方法。
JP5029046A 1993-02-18 1993-02-18 半導体チップの実装方法 Expired - Fee Related JP2795788B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP5029046A JP2795788B2 (ja) 1993-02-18 1993-02-18 半導体チップの実装方法
US08/191,923 US5447886A (en) 1993-02-18 1994-02-04 Method for mounting semiconductor chip on circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP5029046A JP2795788B2 (ja) 1993-02-18 1993-02-18 半導体チップの実装方法

Publications (2)

Publication Number Publication Date
JPH06244242A JPH06244242A (ja) 1994-09-02
JP2795788B2 true JP2795788B2 (ja) 1998-09-10

Family

ID=12265452

Family Applications (1)

Application Number Title Priority Date Filing Date
JP5029046A Expired - Fee Related JP2795788B2 (ja) 1993-02-18 1993-02-18 半導体チップの実装方法

Country Status (2)

Country Link
US (1) US5447886A (ja)
JP (1) JP2795788B2 (ja)

Families Citing this family (107)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5744752A (en) * 1995-06-05 1998-04-28 International Business Machines Corporation Hermetic thin film metallized sealband for SCM and MCM-D modules
US5686318A (en) * 1995-12-22 1997-11-11 Micron Technology, Inc. Method of forming a die-to-insert permanent connection
US6404063B2 (en) 1995-12-22 2002-06-11 Micron Technology, Inc. Die-to-insert permanent connection and method of forming
EP1448033A1 (en) * 1996-12-27 2004-08-18 Matsushita Electric Industrial Co., Ltd. Method and device for mounting electronic component on a circuit board
US5888849A (en) * 1997-04-07 1999-03-30 International Business Machines Corporation Method for fabricating an electronic package
KR100251350B1 (ko) * 1997-04-18 2000-05-01 김영환 액정 표시 모듈 및 그 제조방법(Liquid crystal display module and method for manufacturing the same)
US6162661A (en) * 1997-05-30 2000-12-19 Tessera, Inc. Spacer plate solder ball placement fixture and methods therefor
US5893726A (en) * 1997-12-15 1999-04-13 Micron Technology, Inc. Semiconductor package with pre-fabricated cover and method of fabrication
US5988485A (en) * 1998-03-17 1999-11-23 Advanced Micro Devices, Inc. Flux cleaning for flip chip technology using environmentally friendly solvents
SG75841A1 (en) 1998-05-02 2000-10-24 Eriston Invest Pte Ltd Flip chip assembly with via interconnection
US6406939B1 (en) 1998-05-02 2002-06-18 Charles W. C. Lin Flip chip assembly with via interconnection
US6423623B1 (en) 1998-06-09 2002-07-23 Fairchild Semiconductor Corporation Low Resistance package for semiconductor devices
US6161749A (en) * 1998-07-13 2000-12-19 Ericsson, Inc. Method and apparatus for holding a printed circuit board during assembly
US6337509B2 (en) 1998-07-16 2002-01-08 International Business Machines Corporation Fixture for attaching a conformal chip carrier to a flip chip
US6045032A (en) * 1998-07-31 2000-04-04 Delco Electronics Corp. Method of preventing solder reflow of electrical components during wave soldering
US6133634A (en) 1998-08-05 2000-10-17 Fairchild Semiconductor Corporation High performance flip chip package
US6100175A (en) 1998-08-28 2000-08-08 Micron Technology, Inc. Method and apparatus for aligning and attaching balls to a substrate
DE19840210A1 (de) * 1998-09-03 2000-03-09 Fraunhofer Ges Forschung Verfahren zur Handhabung einer Mehrzahl von Schaltungschips
US6569710B1 (en) * 1998-12-03 2003-05-27 International Business Machines Corporation Panel structure with plurality of chip compartments for providing high volume of chip modules
SG78324A1 (en) 1998-12-17 2001-02-20 Eriston Technologies Pte Ltd Bumpless flip chip assembly with strips-in-via and plating
SG82591A1 (en) 1998-12-17 2001-08-21 Eriston Technologies Pte Ltd Bumpless flip chip assembly with solder via
TW444236B (en) 1998-12-17 2001-07-01 Charles Wen Chyang Lin Bumpless flip chip assembly with strips and via-fill
US6291896B1 (en) * 1999-02-16 2001-09-18 Alien Technology Corporation Functionally symmetric integrated circuit die
US6142361A (en) * 1999-12-09 2000-11-07 International Business Machines Corporation Chip C4 assembly improvement using magnetic force and adhesive
US6186392B1 (en) * 2000-01-21 2001-02-13 Micron Technology, Inc. Method and system for forming contacts on a semiconductor component by aligning and attaching ferromagnetic balls
US6624522B2 (en) 2000-04-04 2003-09-23 International Rectifier Corporation Chip scale surface mounted device and process of manufacture
JP2001352035A (ja) * 2000-06-07 2001-12-21 Sony Corp 多層半導体装置の組立治具及び多層半導体装置の製造方法
US6562657B1 (en) 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6660626B1 (en) 2000-08-22 2003-12-09 Charles W. C. Lin Semiconductor chip assembly with simultaneously electrolessly plated contact terminal and connection joint
US6551861B1 (en) 2000-08-22 2003-04-22 Charles W. C. Lin Method of making a semiconductor chip assembly by joining the chip to a support circuit with an adhesive
US6436734B1 (en) 2000-08-22 2002-08-20 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6402970B1 (en) 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a support circuit for a semiconductor chip assembly
US6350633B1 (en) 2000-08-22 2002-02-26 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6562709B1 (en) 2000-08-22 2003-05-13 Charles W. C. Lin Semiconductor chip assembly with simultaneously electroplated contact terminal and connection joint
US6403460B1 (en) 2000-08-22 2002-06-11 Charles W. C. Lin Method of making a semiconductor chip assembly
US6350386B1 (en) 2000-09-20 2002-02-26 Charles W. C. Lin Method of making a support circuit with a tapered through-hole for a semiconductor chip assembly
US6350632B1 (en) 2000-09-20 2002-02-26 Charles W. C. Lin Semiconductor chip assembly with ball bond connection joint
US6511865B1 (en) 2000-09-20 2003-01-28 Charles W. C. Lin Method for forming a ball bond connection joint on a conductive trace and conductive pad in a semiconductor chip assembly
US6980184B1 (en) 2000-09-27 2005-12-27 Alien Technology Corporation Display devices and integrated circuits
US6544813B1 (en) 2000-10-02 2003-04-08 Charles W. C. Lin Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6448108B1 (en) 2000-10-02 2002-09-10 Charles W. C. Lin Method of making a semiconductor chip assembly with a conductive trace subtractively formed before and after chip attachment
US6440835B1 (en) 2000-10-13 2002-08-27 Charles W. C. Lin Method of connecting a conductive trace to a semiconductor chip
US7319265B1 (en) 2000-10-13 2008-01-15 Bridge Semiconductor Corporation Semiconductor chip assembly with precision-formed metal pillar
US6576493B1 (en) 2000-10-13 2003-06-10 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
US6740576B1 (en) 2000-10-13 2004-05-25 Bridge Semiconductor Corporation Method of making a contact terminal with a plated metal peripheral sidewall portion for a semiconductor chip assembly
US7009297B1 (en) 2000-10-13 2006-03-07 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal particle
US7094676B1 (en) 2000-10-13 2006-08-22 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
US6699780B1 (en) 2000-10-13 2004-03-02 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using plasma undercut etching
US7262082B1 (en) 2000-10-13 2007-08-28 Bridge Semiconductor Corporation Method of making a three-dimensional stacked semiconductor package with a metal pillar and a conductive interconnect in an encapsulant aperture
US6548393B1 (en) 2000-10-13 2003-04-15 Charles W. C. Lin Semiconductor chip assembly with hardened connection joint
US6872591B1 (en) 2000-10-13 2005-03-29 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a conductive trace and a substrate
US7129575B1 (en) 2000-10-13 2006-10-31 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped metal pillar
US7264991B1 (en) 2000-10-13 2007-09-04 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using conductive adhesive
US6537851B1 (en) 2000-10-13 2003-03-25 Bridge Semiconductor Corporation Method of connecting a bumped compliant conductive trace to a semiconductor chip
US7129113B1 (en) 2000-10-13 2006-10-31 Bridge Semiconductor Corporation Method of making a three-dimensional stacked semiconductor package with a metal pillar in an encapsulant aperture
US6908788B1 (en) 2000-10-13 2005-06-21 Bridge Semiconductor Corporation Method of connecting a conductive trace to a semiconductor chip using a metal base
US6492252B1 (en) 2000-10-13 2002-12-10 Bridge Semiconductor Corporation Method of connecting a bumped conductive trace to a semiconductor chip
US6876072B1 (en) 2000-10-13 2005-04-05 Bridge Semiconductor Corporation Semiconductor chip assembly with chip in substrate cavity
US6984576B1 (en) 2000-10-13 2006-01-10 Bridge Semiconductor Corporation Method of connecting an additively and subtractively formed conductive trace and an insulative base to a semiconductor chip
US7132741B1 (en) 2000-10-13 2006-11-07 Bridge Semiconductor Corporation Semiconductor chip assembly with carved bumped terminal
US6667229B1 (en) 2000-10-13 2003-12-23 Bridge Semiconductor Corporation Method of connecting a bumped compliant conductive trace and an insulative base to a semiconductor chip
US7075186B1 (en) 2000-10-13 2006-07-11 Bridge Semiconductor Corporation Semiconductor chip assembly with interlocked contact terminal
US7071089B1 (en) 2000-10-13 2006-07-04 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with a carved bumped terminal
US7190080B1 (en) 2000-10-13 2007-03-13 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
US6949408B1 (en) 2000-10-13 2005-09-27 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip using multiple etch steps
US6576539B1 (en) 2000-10-13 2003-06-10 Charles W.C. Lin Semiconductor chip assembly with interlocked conductive trace
US6673710B1 (en) 2000-10-13 2004-01-06 Bridge Semiconductor Corporation Method of connecting a conductive trace and an insulative base to a semiconductor chip
US7414319B2 (en) 2000-10-13 2008-08-19 Bridge Semiconductor Corporation Semiconductor chip assembly with metal containment wall and solder terminal
US6444489B1 (en) 2000-12-15 2002-09-03 Charles W. C. Lin Semiconductor chip assembly with bumped molded substrate
US6653170B1 (en) 2001-02-06 2003-11-25 Charles W. C. Lin Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit
US7119447B2 (en) * 2001-03-28 2006-10-10 International Rectifier Corporation Direct fet device for high frequency application
US6930397B2 (en) 2001-03-28 2005-08-16 International Rectifier Corporation Surface mounted package with die bottom spaced from support board
JP2002368388A (ja) * 2001-06-11 2002-12-20 Murata Mfg Co Ltd 回路基板の反り防止方法、反り矯正方法およびそれに用いる治具
US7476964B2 (en) * 2001-06-18 2009-01-13 International Rectifier Corporation High voltage semiconductor device housing with increased clearance between housing can and die for improved flux flushing
US6582990B2 (en) * 2001-08-24 2003-06-24 International Rectifier Corporation Wafer level underfill and interconnect process
US6784540B2 (en) 2001-10-10 2004-08-31 International Rectifier Corp. Semiconductor device package with improved cooling
US7397137B2 (en) * 2002-07-15 2008-07-08 International Rectifier Corporation Direct FET device for high frequency application
US7579697B2 (en) 2002-07-15 2009-08-25 International Rectifier Corporation Arrangement for high frequency application
US6841865B2 (en) * 2002-11-22 2005-01-11 International Rectifier Corporation Semiconductor device having clips for connecting to external elements
US7993983B1 (en) 2003-11-17 2011-08-09 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with chip and encapsulant grinding
US7425759B1 (en) 2003-11-20 2008-09-16 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal and filler
US7538415B1 (en) 2003-11-20 2009-05-26 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal, filler and insulative base
US20050269677A1 (en) * 2004-05-28 2005-12-08 Martin Standing Preparation of front contact for surface mounting
US7145179B2 (en) * 2004-10-12 2006-12-05 Gelcore Llc Magnetic attachment method for LED light engines
US7750483B1 (en) 2004-11-10 2010-07-06 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar and enlarged plated contact terminal
US7268421B1 (en) 2004-11-10 2007-09-11 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar that includes enlarged ball bond
US7446419B1 (en) 2004-11-10 2008-11-04 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar of stacked metal balls
US7524701B2 (en) * 2005-04-20 2009-04-28 International Rectifier Corporation Chip-scale package
US7230333B2 (en) 2005-04-21 2007-06-12 International Rectifier Corporation Semiconductor package
US8466546B2 (en) 2005-04-22 2013-06-18 International Rectifier Corporation Chip-scale package
JP4110421B2 (ja) * 2005-07-27 2008-07-02 セイコーエプソン株式会社 半導体装置の製造方法
US20090242023A1 (en) * 2005-11-25 2009-10-01 Israel Aircraft Industries Ltd. System and method for producing a solar cell array
JP2007208231A (ja) * 2006-01-06 2007-08-16 Nisshinbo Ind Inc 太陽電池セルへのタブリードのハンダ付け方法
JP4795883B2 (ja) * 2006-07-21 2011-10-19 株式会社日立ハイテクノロジーズ パターン検査・計測装置
US7811863B1 (en) 2006-10-26 2010-10-12 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with metal pillar and encapsulant grinding and heat sink attachment
US7494843B1 (en) 2006-12-26 2009-02-24 Bridge Semiconductor Corporation Method of making a semiconductor chip assembly with thermal conductor and encapsulant grinding
JP2009130269A (ja) * 2007-11-27 2009-06-11 Nec Electronics Corp 半導体製造装置および半導体装置の製造方法
US8561976B2 (en) * 2008-03-27 2013-10-22 American Panel Corporation Transportable carrier compatable with a retractable pin tool
KR101984064B1 (ko) 2011-04-27 2019-05-30 아이엠아이 유에스에이, 인코포레이션 진공 팰렛 리플로우
US9538582B2 (en) * 2012-07-26 2017-01-03 Taiwan Semiconductor Manufacturing Company, Ltd. Warpage control in the packaging of integrated circuits
JP5874683B2 (ja) * 2013-05-16 2016-03-02 ソニー株式会社 実装基板の製造方法、および電子機器の製造方法
US8940550B1 (en) 2013-08-22 2015-01-27 International Business Machines Corporation Maintaining laminate flatness using magnetic retention during chip joining
JP6151461B2 (ja) * 2014-09-27 2017-06-21 インテル コーポレイション 単一方向の加熱を用いる強化ガラスを使用する基板の反り制御
JP6499886B2 (ja) * 2015-03-11 2019-04-10 田中貴金属工業株式会社 電子部品封止用キャップ
US20170170087A1 (en) 2015-12-14 2017-06-15 Intel Corporation Electronic package that includes multiple supports
JP7293056B2 (ja) * 2019-09-12 2023-06-19 キオクシア株式会社 半導体装置およびその製造方法
CN112911829B (zh) * 2021-02-04 2022-02-11 深圳市福瑞祥电器有限公司 一种fc-bga过炉保护装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3798762A (en) * 1972-08-14 1974-03-26 Us Army Circuit board processing
US4017963A (en) * 1973-02-26 1977-04-19 Signetics Corporation Semiconductor assembly and method
US3905038A (en) * 1973-02-26 1975-09-09 Signetics Corp Semiconductor assembly and method
JPS512382A (ja) * 1974-06-24 1976-01-09 Hitachi Ltd
US4747209A (en) * 1986-07-17 1988-05-31 Amp Incorporated Contact alignment tool
JPS644051A (en) * 1987-06-26 1989-01-09 Hitachi Ltd Formation of bump of hand drum shape
JPH03270030A (ja) * 1990-03-19 1991-12-02 Hitachi Ltd 電子装置
JPH0437137A (ja) * 1990-06-01 1992-02-07 Hitachi Ltd 半導体チップ又は半導体装置及びその製造方法
JPH04137541A (ja) * 1990-09-27 1992-05-12 Sharp Corp 突起電極の形成方法
JP2633386B2 (ja) * 1990-11-14 1997-07-23 松下電子工業株式会社 半導体装置の製造方法および半導体装置の製造装置
JPH09188155A (ja) * 1995-12-29 1997-07-22 Suzuki Motor Corp 動力伝達装置

Also Published As

Publication number Publication date
JPH06244242A (ja) 1994-09-02
US5447886A (en) 1995-09-05

Similar Documents

Publication Publication Date Title
JP2795788B2 (ja) 半導体チップの実装方法
KR100331666B1 (ko) 소형다이패드를갖고있는반도체디바이스및이의제조방법
JP3180800B2 (ja) 半導体装置及びその製造方法
US20060169488A1 (en) Circuit board mounted with surface mount type circuit component and method for producing the same
JPH0997856A (ja) 半導体装置
US5844319A (en) Microelectronic assembly with collar surrounding integrated circuit component on a substrate
KR20020044577A (ko) 개선된 플립-칩 결합 패키지
JPH08139233A (ja) モジュール部品
US7378616B2 (en) Heating apparatus and method for semiconductor devices
JP2000150584A (ja) 半導体素子実装装置
KR100769204B1 (ko) 반도체 패키지 및 그 제조방법
JPH0236556A (ja) ピングリッドアレイおよび半導体素子塔載方法
JPH0437137A (ja) 半導体チップ又は半導体装置及びその製造方法
CN219778841U (zh) 用于基板的调整治具
CN115020259B (zh) 一种半导体结构及其封装方法
JP2626081B2 (ja) フィルムキャリヤ半導体装置
JP3759703B2 (ja) Ｃｏｆフィルムを用いた半導体装置及びその製造方法
JPH08107164A (ja) 半導体装置
JPH11345823A (ja) 半導体チップのフリップチップ実装方法及び実装治具
JP3650853B2 (ja) プリント配線板の製造方法
JPH07161766A (ja) 半導体装置およびその製造方法
JPH10189816A (ja) 半導体装置
JPH07297325A (ja) リードレスチップキャリア型電子部品
JPH1146060A (ja) 印刷配線板の反り防止方法
JP2002190547A (ja) 半導体装置

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees