JPH11345823A - 半導体チップのフリップチップ実装方法及び実装治具 - Google Patents
半導体チップのフリップチップ実装方法及び実装治具Info
- Publication number
- JPH11345823A JPH11345823A JP10150122A JP15012298A JPH11345823A JP H11345823 A JPH11345823 A JP H11345823A JP 10150122 A JP10150122 A JP 10150122A JP 15012298 A JP15012298 A JP 15012298A JP H11345823 A JPH11345823 A JP H11345823A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- mounting
- chip
- flip
- mounting substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 113
- 238000000034 method Methods 0.000 title claims abstract description 47
- 229910000679 solder Inorganic materials 0.000 claims abstract description 44
- 239000000758 substrate Substances 0.000 claims abstract description 44
- 238000010438 heat treatment Methods 0.000 claims description 15
- 238000005476 soldering Methods 0.000 claims description 6
- 239000004020 conductor Substances 0.000 claims description 5
- 238000005452 bending Methods 0.000 claims description 3
- 239000002923 metal particle Substances 0.000 claims description 2
- 239000000203 mixture Substances 0.000 claims description 2
- 229920002379 silicone rubber Polymers 0.000 claims description 2
- 239000011347 resin Substances 0.000 abstract description 10
- 229920005989 resin Polymers 0.000 abstract description 10
- 239000012141 concentrate Substances 0.000 abstract description 5
- 230000004907 flux Effects 0.000 abstract description 5
- 239000000945 filler Substances 0.000 abstract 1
- 238000007789 sealing Methods 0.000 description 10
- 238000004140 cleaning Methods 0.000 description 8
- 239000007788 liquid Substances 0.000 description 7
- 238000010586 diagram Methods 0.000 description 6
- 239000003795 chemical substances by application Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000008602 contraction Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 239000007864 aqueous solution Substances 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 230000000149 penetrating effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 239000004094 surface-active agent Substances 0.000 description 2
- 239000002699 waste material Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000003912 environmental pollution Methods 0.000 description 1
- 238000002474 experimental method Methods 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 238000002203 pretreatment Methods 0.000 description 1
- 238000003303 reheating Methods 0.000 description 1
- 238000005406 washing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
- H01L2224/1701—Structure
- H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
- H01L2224/75—Apparatus for connecting with bump connectors or layer connectors
- H01L2224/7525—Means for applying energy, e.g. heating means
- H01L2224/753—Means for applying energy, e.g. heating means by means of pressure
- H01L2224/75301—Bonding head
- H01L2224/75302—Shape
- H01L2224/75303—Shape of the pressing surface
- H01L2224/75304—Shape of the pressing surface being curved
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3511—Warping
Abstract
(57)【要約】
【課題】 はんだ接合部への応力集中を抑制して、アン
ダーフィル剤等による樹脂封止を必要としない、従って
実装基板のフラックスを洗浄除去する必要の無い、半導
体チップのフリップチップ実装方法を提供する。 【解決手段】 本フリップチップ実装方法は、チップ厚
さが３００μｍ以下の半導体チップを実装基板にはんだ
接合によりフリップチップ実装する方法である。本方法
では、実装基板１２にフリップチップ実装された半導体
チップ１６が実装基板とは反対の方向に凸状に又は実装
基板に向かって凸状に湾曲しているように、半導体チッ
プ１６を実装基板１２上にはんだ接合する。本方法で
は、実装基板と半導体チップとの熱膨張、熱収縮の差に
起因する応力は、半導体チップの湾曲形状により吸収さ
れるので、はんだ接合部に応力が集中しない。
ダーフィル剤等による樹脂封止を必要としない、従って
実装基板のフラックスを洗浄除去する必要の無い、半導
体チップのフリップチップ実装方法を提供する。 【解決手段】 本フリップチップ実装方法は、チップ厚
さが３００μｍ以下の半導体チップを実装基板にはんだ
接合によりフリップチップ実装する方法である。本方法
では、実装基板１２にフリップチップ実装された半導体
チップ１６が実装基板とは反対の方向に凸状に又は実装
基板に向かって凸状に湾曲しているように、半導体チッ
プ１６を実装基板１２上にはんだ接合する。本方法で
は、実装基板と半導体チップとの熱膨張、熱収縮の差に
起因する応力は、半導体チップの湾曲形状により吸収さ
れるので、はんだ接合部に応力が集中しない。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体チップのフ
リップチップ実装方法に関し、更に詳細には、はんだ接
合による電気的及び機械的接続について信頼性の高いフ
リップチップ実装方法、その際に使用する実装治具、及
びフリップチップ実装に適する半導体チップに関するも
のである。
リップチップ実装方法に関し、更に詳細には、はんだ接
合による電気的及び機械的接続について信頼性の高いフ
リップチップ実装方法、その際に使用する実装治具、及
びフリップチップ実装に適する半導体チップに関するも
のである。
【０００２】
【従来の技術】電子機器の小型化に伴い、半導体チップ
を実装基板に実装する際の実装密度を高めるために、従
来のＤＩＰタイプ、ＰＧＡタイプ等のパッケージ形態に
代わって、ベアチップ形態で半導体チップを実装基板上
に実装することが盛んになっている。ベアチップ実装方
法のなかでも、フリップチップ実装方法は、半導体チッ
プを実装基板に実装する際に要する実装基板の面積を著
しく小さくできる実装方法として、注目されている。
を実装基板に実装する際の実装密度を高めるために、従
来のＤＩＰタイプ、ＰＧＡタイプ等のパッケージ形態に
代わって、ベアチップ形態で半導体チップを実装基板上
に実装することが盛んになっている。ベアチップ実装方
法のなかでも、フリップチップ実装方法は、半導体チッ
プを実装基板に実装する際に要する実装基板の面積を著
しく小さくできる実装方法として、注目されている。
【０００３】ここで、図７を参照して、半導体ベアチッ
プの従来のフリップチップ実装方法を説明する。図７は
従来の方法によりフリップチップ実装を行った半導体チ
ップと実装基板の断面図である。従来のフリップチップ
実装方法では、先ず、実装基板１２上のパターン１４に
フラックスを塗布する。パターン１４は、はんだでプリ
コートされているパターンである。次いで、実装する半
導体チップ１６の電極上に形成されたはんだバンプ１８
をパターン１４に位置合わせしてマウントする。続い
て、半導体チップ１６がマウントされた実装基板１２を
リフロー炉に送入して、はんだバンプ１８をリフローさ
せることにより、パターン１４とはんだバンプ１８とを
はんだ接合して、半導体チップ１６の電極を実装基板１
４のパターン１４に電気的及び機械的に接続する。
プの従来のフリップチップ実装方法を説明する。図７は
従来の方法によりフリップチップ実装を行った半導体チ
ップと実装基板の断面図である。従来のフリップチップ
実装方法では、先ず、実装基板１２上のパターン１４に
フラックスを塗布する。パターン１４は、はんだでプリ
コートされているパターンである。次いで、実装する半
導体チップ１６の電極上に形成されたはんだバンプ１８
をパターン１４に位置合わせしてマウントする。続い
て、半導体チップ１６がマウントされた実装基板１２を
リフロー炉に送入して、はんだバンプ１８をリフローさ
せることにより、パターン１４とはんだバンプ１８とを
はんだ接合して、半導体チップ１６の電極を実装基板１
４のパターン１４に電気的及び機械的に接続する。
【０００４】半導体チップ１６の熱膨張係数は比較的小
さく、一方、実装基板１２の熱膨張係数は、半導体チッ
プ１６の熱膨張係数に比べて大きい。そのために、半導
体チップ１６が実装基板１２に実装されている組み合わ
せ体の温度が変化すると、実装基板１２と半導体チップ
１６との熱膨張、熱収縮の違いに起因する応力が発生
し、はんだ接合部に集中する。例えば、はんだをリフロ
ーさせて溶融した後に、はんだを冷却、固化させて、は
んだ接合を終了する冷却過程で、実装基板１２が半導体
チップ１６に比べて大きく収縮し、発生した応力がはん
だ接合部に集中する。従って、この状態のままで製品化
すると、はんだ接合部に割れ等の欠陥が発生し、はんだ
接合部の電気的及び機械的接続の信頼性が低下し、更に
は接続寿命が短くなる。
さく、一方、実装基板１２の熱膨張係数は、半導体チッ
プ１６の熱膨張係数に比べて大きい。そのために、半導
体チップ１６が実装基板１２に実装されている組み合わ
せ体の温度が変化すると、実装基板１２と半導体チップ
１６との熱膨張、熱収縮の違いに起因する応力が発生
し、はんだ接合部に集中する。例えば、はんだをリフロ
ーさせて溶融した後に、はんだを冷却、固化させて、は
んだ接合を終了する冷却過程で、実装基板１２が半導体
チップ１６に比べて大きく収縮し、発生した応力がはん
だ接合部に集中する。従って、この状態のままで製品化
すると、はんだ接合部に割れ等の欠陥が発生し、はんだ
接合部の電気的及び機械的接続の信頼性が低下し、更に
は接続寿命が短くなる。
【０００５】そこで、従来は、図７に示すように、実装
基板１２と半導体チップ１６との間に、アンダーフィル
剤と呼ばれるエポキシ系の封止樹脂１９を注入し、硬化
させ、樹脂封止体を形成し、これにより、はんだ接合部
を機械的に補強している。そして、樹脂封止に先立っ
て、半導体チップ１６のはんだバンプ１８を実装基板１
２のパターン１４上に接合する際の前処理としてパター
ン１４上に塗布したフラックス残渣を洗浄液により洗
浄、除去している。洗浄液として、有機溶剤や、表面活
性剤水溶液などを使用している。
基板１２と半導体チップ１６との間に、アンダーフィル
剤と呼ばれるエポキシ系の封止樹脂１９を注入し、硬化
させ、樹脂封止体を形成し、これにより、はんだ接合部
を機械的に補強している。そして、樹脂封止に先立っ
て、半導体チップ１６のはんだバンプ１８を実装基板１
２のパターン１４上に接合する際の前処理としてパター
ン１４上に塗布したフラックス残渣を洗浄液により洗
浄、除去している。洗浄液として、有機溶剤や、表面活
性剤水溶液などを使用している。
【０００６】
【発明が解決しようとする課題】しかし、従来のフリッ
プチップ実装方法では、樹脂封止にもかかわらず、はん
だ接合部に応力が集中して接続の信頼性が低いと言う問
題があった。更には、樹脂封止工程及びその前処理とし
て洗浄液による洗浄工程が必要であって、プロセスが複
雑であると共に封止剤及び洗浄液のコストが嵩むと言う
問題があった。また、有機溶剤や、表面活性剤水溶液な
どの洗浄液の洗浄後廃液をそのまま排出すると、環境汚
染の問題が発生するので、環境に影響しない程度に廃液
を処理して排出する必要がある。そのために、特別の処
理装置が必要となる上に処理コストが嵩むという問題が
あった。そこで、本発明の目的は、はんだ接合部への応
力集中を抑制して、アンダーフィル剤等による樹脂封止
を必要としない、従って実装基板のフラックスを洗浄除
去する必要の無い、半導体チップのフリップチップ実装
方法を提供することである。
プチップ実装方法では、樹脂封止にもかかわらず、はん
だ接合部に応力が集中して接続の信頼性が低いと言う問
題があった。更には、樹脂封止工程及びその前処理とし
て洗浄液による洗浄工程が必要であって、プロセスが複
雑であると共に封止剤及び洗浄液のコストが嵩むと言う
問題があった。また、有機溶剤や、表面活性剤水溶液な
どの洗浄液の洗浄後廃液をそのまま排出すると、環境汚
染の問題が発生するので、環境に影響しない程度に廃液
を処理して排出する必要がある。そのために、特別の処
理装置が必要となる上に処理コストが嵩むという問題が
あった。そこで、本発明の目的は、はんだ接合部への応
力集中を抑制して、アンダーフィル剤等による樹脂封止
を必要としない、従って実装基板のフラックスを洗浄除
去する必要の無い、半導体チップのフリップチップ実装
方法を提供することである。
【０００７】
【課題を解決するための手段】従来のフリップチップ実
装方法で、実装基板と半導体チップとの熱収縮に起因す
る応力は、はんだ接合部に集中している。そこで、本発
明者は、はんだ接合部に応力を集中させず、半導体チッ
プ全体に分散させることを考え、本発明を完成するに到
った。
装方法で、実装基板と半導体チップとの熱収縮に起因す
る応力は、はんだ接合部に集中している。そこで、本発
明者は、はんだ接合部に応力を集中させず、半導体チッ
プ全体に分散させることを考え、本発明を完成するに到
った。
【０００８】上記目的を達成するために、上述の知見に
基づいて、本発明に係る半導体チップのフリップチップ
実装方法は、チップ厚さが３００μｍ以下の半導体ベア
チップを実装基板にはんだ接合によりフリップチップ実
装する方法であって、実装基板にフリップチップ実装さ
れた半導体チップが実装基板とは反対の方向に凸状に又
は実装基板に向かって凸状に湾曲しているように、半導
体チップを実装基板上にはんだ接合することを特徴とし
ている。
基づいて、本発明に係る半導体チップのフリップチップ
実装方法は、チップ厚さが３００μｍ以下の半導体ベア
チップを実装基板にはんだ接合によりフリップチップ実
装する方法であって、実装基板にフリップチップ実装さ
れた半導体チップが実装基板とは反対の方向に凸状に又
は実装基板に向かって凸状に湾曲しているように、半導
体チップを実装基板上にはんだ接合することを特徴とし
ている。
【０００９】本発明では、実装基板に実装された後の半
導体チップが実装基板に対して凸状又は凹状に湾曲した
形態になるように、半導体チップを実装基板上にはんだ
接合することにより、半導体チップと実装基板との熱膨
張係数の差異に起因して発生する応力を半導体チップの
湾曲形状により吸収し、はんだ接合部に集中しないよう
にしている。本発明方法を適用する半導体チップの厚さ
は、３００μm 以下、好適には３０〜５０μm の範囲で
ある。また、半導体チップを湾曲させた湾曲面の曲率半
径は、半導体チップと実装基板との熱膨張係数の差異に
起因して発生する応力を吸収できる半径であって、半導
体チップの厚さ、チップの材料によって異なるので、実
験等により定める。
導体チップが実装基板に対して凸状又は凹状に湾曲した
形態になるように、半導体チップを実装基板上にはんだ
接合することにより、半導体チップと実装基板との熱膨
張係数の差異に起因して発生する応力を半導体チップの
湾曲形状により吸収し、はんだ接合部に集中しないよう
にしている。本発明方法を適用する半導体チップの厚さ
は、３００μm 以下、好適には３０〜５０μm の範囲で
ある。また、半導体チップを湾曲させた湾曲面の曲率半
径は、半導体チップと実装基板との熱膨張係数の差異に
起因して発生する応力を吸収できる半径であって、半導
体チップの厚さ、チップの材料によって異なるので、実
験等により定める。
【００１０】本発明では、半導体チップを湾曲させるや
り方には制約はないが、本発明に係る実装治具を利用す
ると、容易に実施することができる。本発明に係る実装
治具は、凹状又凸状の曲面に形成された端面を有する部
材と、部材を貫通して端面で開口した孔であって、真空
吸引手段に連通して半導体チップを端面に吸着する吸着
孔と、部材に内蔵された加熱手段とを有する。
り方には制約はないが、本発明に係る実装治具を利用す
ると、容易に実施することができる。本発明に係る実装
治具は、凹状又凸状の曲面に形成された端面を有する部
材と、部材を貫通して端面で開口した孔であって、真空
吸引手段に連通して半導体チップを端面に吸着する吸着
孔と、部材に内蔵された加熱手段とを有する。
【００１１】半導体チップを実装基板上にマウントする
際に、本発明に係る実装治具を使って、半導体チップを
端面に吸着しつつ端面に沿って湾曲させて実装基板上に
マウントし、次いで実装治具の加熱手段により加熱して
はんだ接合する。
際に、本発明に係る実装治具を使って、半導体チップを
端面に吸着しつつ端面に沿って湾曲させて実装基板上に
マウントし、次いで実装治具の加熱手段により加熱して
はんだ接合する。
【００１２】フリップチップ実装型半導体チップの電極
は、通常、チップの最外周に一列で配置されているが、
ＣＰＵ等の半導体チップは多数個の電極を有するので、
最外周の列に加えてその内側の周に電極の列が設けてあ
る。この種の半導体チップを湾曲させると、チップ中央
部の電極では、はんだ接合部の変形が大きく、通常のは
んだ材では、追随できなくなるおそれがある。そこで、
本発明に係るフリップチップ実装型半導体チップは、フ
リップチップ実装型の半導体チップの電極上に設けられ
たはんだバンプが弾力性導電性材で形成されていること
を特徴としている。弾力性導電性材の種類は、特に制約
はないものの、好適な材料は、例えばシリコンゴムと金
属粒子との混合体である。
は、通常、チップの最外周に一列で配置されているが、
ＣＰＵ等の半導体チップは多数個の電極を有するので、
最外周の列に加えてその内側の周に電極の列が設けてあ
る。この種の半導体チップを湾曲させると、チップ中央
部の電極では、はんだ接合部の変形が大きく、通常のは
んだ材では、追随できなくなるおそれがある。そこで、
本発明に係るフリップチップ実装型半導体チップは、フ
リップチップ実装型の半導体チップの電極上に設けられ
たはんだバンプが弾力性導電性材で形成されていること
を特徴としている。弾力性導電性材の種類は、特に制約
はないものの、好適な材料は、例えばシリコンゴムと金
属粒子との混合体である。
【００１３】
【発明の実施の形態】以下に、実施形態例を挙げ、添付
図面を参照して、本発明の実施の形態を具体的かつ詳細
に説明する。実施形態例１ 本実施形態例は、半導体チップの本発明に係るフリップ
チップ実装方法の実施形態の一例であって、図１は本実
施形態例のフリップチップ実装方法を説明するための模
式的側面図である。本実施形態例は、チップの厚みが３
００μm 以下、好適には３０〜５０μm の範囲の半導体
チップをフリップチップ実装する際の方法であって、図
１に示すように、フリップチップ実装した後、実装基板
１２にフリップチップ実装された半導体チップ１６が実
装基板１２とは反対の方向に凸状に湾曲しているよう
に、半導体チップ１６を実装基板１２上にはんだ接合す
る。図１中、１４は実装基板１２上のはんだでプリコー
トされたパターン、及び１８ははんだバンプである。半
導体チップ１６を実装基板１２上にフリップチップ実装
した後、熱膨張係数差により実装基板１２が半導体チッ
プ１６よりも膨張したとき、半導体チップ１６は、反り
を緩和する方向に延びる。この結果、半導体チップ１６
自身の膨張量が少なくても、実装基板１２の膨張量に対
応することが出来る。実装後、半導体チップ１６を反ら
せた状態にするためには、種々のやり方があるが、例え
ば、厚みの薄い半導体チップ１６の場合には、特に凸状
にしなくても半導体チップ１６が反らせた状態になる。
例えば、厚みの薄い半導体チップ１６を実装基板１２に
通常通りに位置合わせしてマウントし、はんだ付け時の
約２３０℃の温度で、半導体チップ１６及び実装基板１
２が膨張し、それが接続した状態で常温に戻ることによ
り、図１に示すように、半導体チップ１６が実装基板１
２に対して凸状に湾曲した実装構造が得られる。
図面を参照して、本発明の実施の形態を具体的かつ詳細
に説明する。実施形態例１ 本実施形態例は、半導体チップの本発明に係るフリップ
チップ実装方法の実施形態の一例であって、図１は本実
施形態例のフリップチップ実装方法を説明するための模
式的側面図である。本実施形態例は、チップの厚みが３
００μm 以下、好適には３０〜５０μm の範囲の半導体
チップをフリップチップ実装する際の方法であって、図
１に示すように、フリップチップ実装した後、実装基板
１２にフリップチップ実装された半導体チップ１６が実
装基板１２とは反対の方向に凸状に湾曲しているよう
に、半導体チップ１６を実装基板１２上にはんだ接合す
る。図１中、１４は実装基板１２上のはんだでプリコー
トされたパターン、及び１８ははんだバンプである。半
導体チップ１６を実装基板１２上にフリップチップ実装
した後、熱膨張係数差により実装基板１２が半導体チッ
プ１６よりも膨張したとき、半導体チップ１６は、反り
を緩和する方向に延びる。この結果、半導体チップ１６
自身の膨張量が少なくても、実装基板１２の膨張量に対
応することが出来る。実装後、半導体チップ１６を反ら
せた状態にするためには、種々のやり方があるが、例え
ば、厚みの薄い半導体チップ１６の場合には、特に凸状
にしなくても半導体チップ１６が反らせた状態になる。
例えば、厚みの薄い半導体チップ１６を実装基板１２に
通常通りに位置合わせしてマウントし、はんだ付け時の
約２３０℃の温度で、半導体チップ１６及び実装基板１
２が膨張し、それが接続した状態で常温に戻ることによ
り、図１に示すように、半導体チップ１６が実装基板１
２に対して凸状に湾曲した実装構造が得られる。
【００１４】本実施形態例では、半導体チップ１６の湾
曲形状が、熱膨張係数の差による熱膨張、熱収縮の差異
を吸収するので、従来、半導体チップ１６と実装基板１
２との電気的及び機械的接続の信頼性を向上させるため
に実施していたアンダーフィル剤の樹脂封止によるはん
だ接合部の補強が不要になる。従って、その前処理作業
として必要であったフラックスの洗浄除去作業も不要と
なるので、実装プロセスをローコスト化でき、また環境
的にも有利なプロセスにすることができる。
曲形状が、熱膨張係数の差による熱膨張、熱収縮の差異
を吸収するので、従来、半導体チップ１６と実装基板１
２との電気的及び機械的接続の信頼性を向上させるため
に実施していたアンダーフィル剤の樹脂封止によるはん
だ接合部の補強が不要になる。従って、その前処理作業
として必要であったフラックスの洗浄除去作業も不要と
なるので、実装プロセスをローコスト化でき、また環境
的にも有利なプロセスにすることができる。
【００１５】尚、半導体チップの厚みは、反りを発生さ
せても、半導体チップ自体が破損したり、半導体装置の
動作に異常を来さない厚みを維持する必要があるので、
３００μm 以下３０μm 以上の範囲が望ましい。本実施
形態例では、５０μm の厚みの半導体チップを使用する
ことにより、半導体チップの動作に悪影響を及ぼさず、
しかもはんだ接合に十分な信頼性を確保することができ
る。
せても、半導体チップ自体が破損したり、半導体装置の
動作に異常を来さない厚みを維持する必要があるので、
３００μm 以下３０μm 以上の範囲が望ましい。本実施
形態例では、５０μm の厚みの半導体チップを使用する
ことにより、半導体チップの動作に悪影響を及ぼさず、
しかもはんだ接合に十分な信頼性を確保することができ
る。
【００１６】実施形態例２ 本実施形態例は、半導体チップの本発明に係るフリップ
チップ実装方法の実施形態の別の例であって、図２は本
実施形態例のフリップチップ実装方法を説明する模式的
側面図である。本実施形態例は、チップの厚みが３００
μm 以下、好適には３０〜５０μm の範囲の半導体チッ
プをフリップチップ実装する際の別の方法であって、図
２に示すように、フリップチップ実装した後、実装基板
１２にフリップチップ実装された半導体チップ１６が実
装基板１２に向けて凸状に湾曲しているように、半導体
チップ１６を実装基板１２上にはんだ接合する。図２
中、１４は実装基板１２上のパターン、及び１８ははん
だバンプである。なお、半導体チップ１６を実装基板１
２に向けて凸状に湾曲させると、半導体チップ１６と実
装基板１２とが接触して不測の事故を引き起こすおそれ
が無いとは言えないので、実施形態例１の方法の方が望
ましいと言える。
チップ実装方法の実施形態の別の例であって、図２は本
実施形態例のフリップチップ実装方法を説明する模式的
側面図である。本実施形態例は、チップの厚みが３００
μm 以下、好適には３０〜５０μm の範囲の半導体チッ
プをフリップチップ実装する際の別の方法であって、図
２に示すように、フリップチップ実装した後、実装基板
１２にフリップチップ実装された半導体チップ１６が実
装基板１２に向けて凸状に湾曲しているように、半導体
チップ１６を実装基板１２上にはんだ接合する。図２
中、１４は実装基板１２上のパターン、及び１８ははん
だバンプである。なお、半導体チップ１６を実装基板１
２に向けて凸状に湾曲させると、半導体チップ１６と実
装基板１２とが接触して不測の事故を引き起こすおそれ
が無いとは言えないので、実施形態例１の方法の方が望
ましいと言える。
【００１７】実施形態例３ 本実施形態例は、本発明に係るフリップチップ実装方法
の実施形態の更に別の例であって、図３は本実施形態例
のフリップチップ実装方法を適用する際の実装治具の断
面模式図、図４は本実施形態例のフリップチップ実装方
法を説明する模式的側面図である。実装治具２０は、図
３に示すように、凹状曲面に形成された端面２２を有す
る部材２３と、部材２３を貫通して端面２２で開口した
孔であって、真空吸引手段（図示せず）に連通して半導
体チップを端面に吸着する吸着孔２４と、電熱線からな
る加熱手段２６とを備えている。端面２２の曲率半径
は、実装基板にマウントする際に湾曲させる半導体チッ
プの湾曲形状と同じ湾曲面になるように設定されてい
る。また、加熱手段２４は、電熱線を発熱体として有
し、常時加熱や瞬間加熱ができる。
の実施形態の更に別の例であって、図３は本実施形態例
のフリップチップ実装方法を適用する際の実装治具の断
面模式図、図４は本実施形態例のフリップチップ実装方
法を説明する模式的側面図である。実装治具２０は、図
３に示すように、凹状曲面に形成された端面２２を有す
る部材２３と、部材２３を貫通して端面２２で開口した
孔であって、真空吸引手段（図示せず）に連通して半導
体チップを端面に吸着する吸着孔２４と、電熱線からな
る加熱手段２６とを備えている。端面２２の曲率半径
は、実装基板にマウントする際に湾曲させる半導体チッ
プの湾曲形状と同じ湾曲面になるように設定されてい
る。また、加熱手段２４は、電熱線を発熱体として有
し、常時加熱や瞬間加熱ができる。
【００１８】本実施形態例の方法は、図４に示すよう
に、半導体チップ１６を実装治具２０で吸着して端面２
２に沿って反らせた状態で実装基板１２にマウントし、
同時に実装治具２０の加熱手段２４により半導体チップ
１６を加熱して、はんだバンプ１８をリフローさせて半
導体チップ１６を実装基板１２に実装する。本実施形態
例のフリップチップ実装方法は、はんだバンプの設計的
なバランスが取れていない半導体チップをフリップチッ
プ実装したり、一旦実装基板上に実装した半導体チップ
をリペアーするために、その半導体チップだけ部分的に
再加熱したりするときには、実装治具２０を使用して、
好適に適用することができる。
に、半導体チップ１６を実装治具２０で吸着して端面２
２に沿って反らせた状態で実装基板１２にマウントし、
同時に実装治具２０の加熱手段２４により半導体チップ
１６を加熱して、はんだバンプ１８をリフローさせて半
導体チップ１６を実装基板１２に実装する。本実施形態
例のフリップチップ実装方法は、はんだバンプの設計的
なバランスが取れていない半導体チップをフリップチッ
プ実装したり、一旦実装基板上に実装した半導体チップ
をリペアーするために、その半導体チップだけ部分的に
再加熱したりするときには、実装治具２０を使用して、
好適に適用することができる。
【００１９】実施形態例４ 本実施形態例は、本発明に係るフリップチップ実装型半
導体チップの実施形態の一例であって、図５（ａ）及び
（ｂ）はそれぞれ半導体チップの電極の配置図、図６
（ａ）及び（ｂ）はそれぞれ本発明に係る半導体チップ
のフリップチップ実装方法を説明する模式的側面図であ
る。フリップチップ実装型半導体チップ１６では、外部
との接続用電極２６が、通常、図５（ａ）に示すよう
に、半導体チップ１６の最外周に一列で配置されてい
る。しかし、外部との接続電極の数が多いＣＰＵのよう
な半導体チップ１６では、電極２６が、最外周に加え
て、図５（ｂ）に示すように、最外周の内側の周にも配
列されているものがある。
導体チップの実施形態の一例であって、図５（ａ）及び
（ｂ）はそれぞれ半導体チップの電極の配置図、図６
（ａ）及び（ｂ）はそれぞれ本発明に係る半導体チップ
のフリップチップ実装方法を説明する模式的側面図であ
る。フリップチップ実装型半導体チップ１６では、外部
との接続用電極２６が、通常、図５（ａ）に示すよう
に、半導体チップ１６の最外周に一列で配置されてい
る。しかし、外部との接続電極の数が多いＣＰＵのよう
な半導体チップ１６では、電極２６が、最外周に加え
て、図５（ｂ）に示すように、最外周の内側の周にも配
列されているものがある。
【００２０】このような複数列で電極が配置されている
半導体チップを、図６（ａ）に示すように、反らせなが
ら実装基板上に実装した場合、実装基板１２の膨張によ
り、反りが少なくなると、図６（ｂ）に示すように、半
導体チップ１６の中心に近いはんだバンプ１８Ａほど高
さが低くなる必要がある。しかし、はんだバンプ１８Ａ
のバンプ材料が、はんだ合金のような金属であるとバン
プ高さが低くならず、結果として、半導体チップ１６が
実装基板１２の膨張に合わせて延びなくなって、はんだ
接合部に応力が集中し、接合の信頼性が低下する。
半導体チップを、図６（ａ）に示すように、反らせなが
ら実装基板上に実装した場合、実装基板１２の膨張によ
り、反りが少なくなると、図６（ｂ）に示すように、半
導体チップ１６の中心に近いはんだバンプ１８Ａほど高
さが低くなる必要がある。しかし、はんだバンプ１８Ａ
のバンプ材料が、はんだ合金のような金属であるとバン
プ高さが低くならず、結果として、半導体チップ１６が
実装基板１２の膨張に合わせて延びなくなって、はんだ
接合部に応力が集中し、接合の信頼性が低下する。
【００２１】そこで、このような複数列で電極が配置さ
れている半導体チップを反らせながら実装基板上に実装
する際には、半導体チップのはんだバンプ１８が、弾力
性を有し、半導体チップの反りが小さくなったときに
は、バンプ高さが低くなるように自在に変形することが
必要である。そこで、本実施形態例では、はんだバンプ
が自在に変形するように、はんだバンプは、はんだ合金
のような金属に代えて、弾力性導電性材、例えばシリコ
ーン樹脂と金属粒子を混合した弾力性導電性材で形成さ
れている。
れている半導体チップを反らせながら実装基板上に実装
する際には、半導体チップのはんだバンプ１８が、弾力
性を有し、半導体チップの反りが小さくなったときに
は、バンプ高さが低くなるように自在に変形することが
必要である。そこで、本実施形態例では、はんだバンプ
が自在に変形するように、はんだバンプは、はんだ合金
のような金属に代えて、弾力性導電性材、例えばシリコ
ーン樹脂と金属粒子を混合した弾力性導電性材で形成さ
れている。
【００２２】
【発明の効果】本発明によれば、半導体チップを反らせ
て実装基板に実装することにより、実装基板と半導体チ
ップの熱膨張、熱収縮の差に起因する応力は、湾曲した
半導体チップにより吸収され、はんだ接合部に応力が集
中しない。よって、従来、はんだ接合による半導体チッ
プと実装基板との電気的及び機械的接続の信頼性を確保
するために必要であったパターン洗浄及び封止樹脂の注
入プロセスが不要になり、コスト面及び環境汚染防止面
で大幅に改善されたフリップチップ実装方法が実現され
る。
て実装基板に実装することにより、実装基板と半導体チ
ップの熱膨張、熱収縮の差に起因する応力は、湾曲した
半導体チップにより吸収され、はんだ接合部に応力が集
中しない。よって、従来、はんだ接合による半導体チッ
プと実装基板との電気的及び機械的接続の信頼性を確保
するために必要であったパターン洗浄及び封止樹脂の注
入プロセスが不要になり、コスト面及び環境汚染防止面
で大幅に改善されたフリップチップ実装方法が実現され
る。
【図１】実施形態例１のフリップチップ実装方法を説明
するための模式図である。
するための模式図である。
【図２】実施形態例２のフリップチップ実装方法を説明
するための模式図である。
するための模式図である。
【図３】実施形態例３のフリップチップ実装方法を適用
する際の実装治具の断面模式図である。
する際の実装治具の断面模式図である。
【図４】実施形態例３のフリップチップ実装方法を説明
する模式図である。
する模式図である。
【図５】図５（ａ）及び（ｂ）は、それぞれ、半導体チ
ップの電極の配置図である。
ップの電極の配置図である。
【図６】図６（ａ）及び（ｂ）は、それぞれ、本発明に
係る半導体チップの実施形態例のフリップチップ実装を
説明する図である。
係る半導体チップの実施形態例のフリップチップ実装を
説明する図である。
【図７】従来の方法によりフリップチップ実装を行った
半導体チップと実装基板の断面図である。
半導体チップと実装基板の断面図である。
１２……実装基板、１４……はんだでプリコートされた
パターン、１６……半導体チップ、１８……はんだバン
プ、１９……封止樹脂、２０……実装治具、２２……端
面、２４……吸着開口、２６……電熱線。
パターン、１６……半導体チップ、１８……はんだバン
プ、１９……封止樹脂、２０……実装治具、２２……端
面、２４……吸着開口、２６……電熱線。
Claims (5)
- 【請求項１】 チップ厚さが３００μｍ以下の半導体ベ
アチップを実装基板にはんだ接合によりフリップチップ
実装する方法であって、 実装基板にフリップチップ実装された半導体チップが実
装基板とは反対の方向に凸状に又は実装基板に向かって
凸状に湾曲しているように、半導体チップを実装基板上
にはんだ接合することを特徴とする半導体チップのフリ
ップチップ実装方法。 - 【請求項２】 凹状又凸状の曲面に形成された端面を有
する部材と、 部材を貫通して端面で開口した孔であって、真空吸引手
段に連通して半導体チップを端面に吸着する吸着孔と、 部材に内蔵された加熱手段とを有することを特徴とする
実装治具。 - 【請求項３】 半導体チップを実装基板上にマウントす
る際に、請求項２に記載の実装治具を使って、半導体チ
ップを端面に吸着しつつ端面に沿って湾曲させて実装基
板上にマウントし、次いで実装治具の加熱手段により加
熱してはんだ接合することを特徴とする請求項１に記載
の半導体チップのフリップチップ実装方法。 - 【請求項４】 フリップチップ実装型の半導体チップの
電極上に設けられたはんだバンプが、弾力性導電性材で
形成されていることを特徴とするフリップチップ実装型
の半導体チップ。 - 【請求項５】 弾力性導電性材が、シリコンゴムと金属
粒子との混合体であることを特徴とする請求項４に記載
のフリップチップ実装型の半導体チップ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10150122A JPH11345823A (ja) | 1998-05-29 | 1998-05-29 | 半導体チップのフリップチップ実装方法及び実装治具 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10150122A JPH11345823A (ja) | 1998-05-29 | 1998-05-29 | 半導体チップのフリップチップ実装方法及び実装治具 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11345823A true JPH11345823A (ja) | 1999-12-14 |
Family
ID=15489973
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10150122A Pending JPH11345823A (ja) | 1998-05-29 | 1998-05-29 | 半導体チップのフリップチップ実装方法及び実装治具 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11345823A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6472730B1 (en) * | 1999-04-23 | 2002-10-29 | Sharp Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
| WO2004015758A1 (ja) * | 2002-08-09 | 2004-02-19 | Fujitsu Limited | 半導体装置及びその製造方法 |
| US7317254B2 (en) | 2004-09-03 | 2008-01-08 | Nec Electronics Corporation | Semiconductor device mounting structure for reducing thermal stress and warpage |
-
1998
- 1998-05-29 JP JP10150122A patent/JPH11345823A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6472730B1 (en) * | 1999-04-23 | 2002-10-29 | Sharp Kabushiki Kaisha | Semiconductor device and method of manufacturing the same |
| WO2004015758A1 (ja) * | 2002-08-09 | 2004-02-19 | Fujitsu Limited | 半導体装置及びその製造方法 |
| US7138723B2 (en) | 2002-08-09 | 2006-11-21 | Fujitsu Limited | Deformable semiconductor device |
| CN100401486C (zh) * | 2002-08-09 | 2008-07-09 | 富士通株式会社 | 半导体装置及其制造方法 |
| US7317254B2 (en) | 2004-09-03 | 2008-01-08 | Nec Electronics Corporation | Semiconductor device mounting structure for reducing thermal stress and warpage |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2795788B2 (ja) | 半導体チップの実装方法 | |
| KR100555354B1 (ko) | 단일화된 칩을 기판 패키지에 연결하는 방법, 플립 칩 방법, 및 칩 상에 접촉점을 형성하는 방법 | |
| US6969636B1 (en) | Semiconductor package with stress inhibiting intermediate mounting substrate | |
| KR100571081B1 (ko) | 범프 및 그 제조 방법 | |
| JP4720438B2 (ja) | フリップチップ接続方法 | |
| KR20030092026A (ko) | 무세척 플럭스를 사용한 플립칩 상호 접속 | |
| US7919356B2 (en) | Method and structure to reduce cracking in flip chip underfill | |
| JP2001085470A (ja) | 半導体装置及びその製造方法 | |
| KR20010030703A (ko) | 반도체 패키지 및 그에 있어서의 플립 칩 접합 방법 | |
| KR20020044577A (ko) | 개선된 플립-칩 결합 패키지 | |
| JPH11265967A (ja) | Ｌｓｉ実装基板の構造及びその製造方法 | |
| JPH11345823A (ja) | 半導体チップのフリップチップ実装方法及び実装治具 | |
| JPS6349900B2 (ja) | ||
| JP2010123676A (ja) | 半導体装置の製造方法、半導体装置 | |
| JPH10125734A (ja) | 半導体ユニットおよびその製造方法 | |
| KR101939563B1 (ko) | 플럭스 리스 플립칩 패키지 제조장치 및 제조방법 | |
| JP3947502B2 (ja) | 異方導電性フィルムからなる封止部材の製造方法 | |
| JP2000164636A (ja) | 半導体発光素子の実装方法及びこれに用いるボンディングツール | |
| JPH05218136A (ja) | フリップチップ・ボンディング方法 | |
| JP4992760B2 (ja) | 半導体装置の実装方法 | |
| US8604356B1 (en) | Electronic assembly having increased standoff height | |
| JP2000332052A (ja) | 半導体装置の製造方法および半導体装置 | |
| JP3183278B2 (ja) | ボールグリッドアレイ型半導体パッケージおよびその実装構造 | |
| JP2000200798A (ja) | 半導体装置及びその実装基板 | |
| KR100379561B1 (ko) | 반도체 패키지의 범프 제조 공정용 스텐실 구조 및 이를이용한 범프 형성방법 |