KR100571081B1 - 범프 및 그 제조 방법 - Google Patents

범프 및 그 제조 방법 Download PDF

Info

Publication number
KR100571081B1
KR100571081B1 KR1019990036792A KR19990036792A KR100571081B1 KR 100571081 B1 KR100571081 B1 KR 100571081B1 KR 1019990036792 A KR1019990036792 A KR 1019990036792A KR 19990036792 A KR19990036792 A KR 19990036792A KR 100571081 B1 KR100571081 B1 KR 100571081B1
Authority
KR
South Korea
Prior art keywords
solder
bump
bumps
ball
solder ball
Prior art date
Application number
KR1019990036792A
Other languages
English (en)
Other versions
KR20000022829A (ko
Inventor
야나기다도시하루
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20000022829A publication Critical patent/KR20000022829A/ko
Application granted granted Critical
Publication of KR100571081B1 publication Critical patent/KR100571081B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02377—Fan-in arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334—Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/1183—Reworking, e.g. shaping
    • H01L2224/1184—Reworking, e.g. shaping involving a mechanical process, e.g. planarising the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/119—Methods of manufacturing bump connectors involving a specific sequence of method steps
    • H01L2224/1191—Forming a passivation layer after forming the bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13024—Disposition the bump connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81193—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed on both the semiconductor or solid-state body and another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0379—Stacked conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

반도체 장치와 인쇄 회로 보드 사이에 가해지는 열적 스트레스를 확실히 완화하고 봉합 수지를 사용하지 않고도 접합 부분의 강도를 강화하도록 디자인된 범프, 및 이러한 범프의 제조 방법이 개시된다. 범프는 반도체 장치 상에 구비된 전극 패드 상에 형성된 비교적 탄성의 제1 볼 범프와, 전극 패드에 적어도 수직인 방향으로 상기 제1 볼 범프를 중첩하도록 형성된 제2 볼 범프를 포함한다. 제2 볼 범프는 물질이나 성분이 제1 볼 범프와 다르고, 인쇄 회로 보드의 접속 랜드 상에 미리 코팅된 공융(eutectic) 땜납과 접촉하도록 채택된다.
Figure 111999010511053-pat00001
플립-칩 타입 반도체 IC, 인쇄 회로 보드, 볼 범프, 땜납 볼 범프, 전극 패드, 접속 랜드, 공융 땜납

Description

범프 및 그 제조 방법 {BUMP AND MANUFACTURING METHOD THEREOF}
도 1a 내지 도 1e는 본 발명의 제1 실시예에 따른 범프 제조 공정의 연속적 단계들을 나타낸 개략적인 단면도들.
도 2a 내지 도 2f는 본 발명의 제2 실시예에 따른 범프 제조 공정의 연속적 단계들을 나타낸 개략적인 단면도들.
도 3은 도 2a 내지 도 2f에 나타낸 제조 방법에 사용된 폴리싱 장치의 한 구성을 나타낸 개략적인 측면도.
도 4a 내지 도 4e는 종래 기술의 제조 방법에 따라 땜납 범프를 제조하는 연속적인 단계들을 나타낸 개략적인 단면도들.
도 5는 도 4a 내지 도 4e에 도시된 제조 방법에 의해 제조된 범프들을 포함하는 플립-칩 타입 반도체 IC의 상태를 나타낸 개략적인 단면도들.
<도면의 주요 부호에 대한 부호 설명>
11 : 플립-칩 타입 반도체 IC
11a : 전극 부분
12 : 반도체 기판
13 : 전극 패드
14 : 표면 보호막
14a : 개구
15 : BLM막
16 : 폴리이미드 막
20 : 제1 땜납 볼 범프
21 : 수지층
22 : 제2 땜납 볼 범프
23 : 땜납 범프
30 : 인쇄 회로 보드
31 : 랜드
32 : 땜납 레지스트
33 : 공융 땜납막
본 발명은 반도체 IC와 같은 반도체 장치를 탑재시키기 위해 반도체 기판의 접속 단자들 상에 형성된 범프들, 및 그 제조 방법에 관한 것이다.
최근 들어, 디지탈 비디오 카메라, 디지탈 휴대폰, 또는 노트북 타입 개인용 컴퓨터와 같은 휴대 전자 장치가 널리 보급됨에 따라, 이러한 휴대 전자 장치를 소형화하고, 얇고 가볍게 만드는 것에 대한 요구가 강해져 왔다.
휴대 전자 장치를 소형으로 얇고 가볍게 만드는 것을 실현하기 위해, 부품들 의 탑재 밀도를 향상시키는 것이 중요하다.
특히, 반도체 IC와 같은 반도체 장치에 대해서는, 플립-칩(flip-chip) 타입 반도체 장치를 사용하는 고밀도 탑재 기술이 개발되어 왔고, 특히 종래의 패키지 타입 반도체 장치 대신 사용되어 왔다.
예를 들어, 플립-칩 타입 반도체 장치의 탑재는 (플립-칩 탑재) 반도체 IC 상에 구비된 Al 전극 패드들 상에 땜납 볼 범프들을 형성하고, 칩 상태의 반도체 IC의 땜납 볼 범프들을 인쇄 회로 보드의 접속 단자들에 접촉시켜, IC 칩을 인쇄 회로 보드 상에 직접 탑재하여 수행된다.
상기 땜납 볼 범프들은 전기 도금 공정을 사용하여 제조된다. 이 공정에서, 전기 도금에 의해 형성된 땜납층의 두께는 하부층의 표면 상태와 전기 저항의 작은 변화에 의해 영향을 받는다. 이것은 하나의 IC 칩에 균일한 높이들을 갖는 땜납 볼 범프들을 형성시키는 것을 근본적으로 어렵게 만드는 문제점을 야기한다.
이와 대조적으로, 땜납 볼 범프들의 높이의 변화를 억제하도록 땜납 볼 범프들을 제조하는 방법으로서는, 진공 증착으로 막을 형성하고 포토레지스트 막을 들어 올려 땜납 볼 범프들의 패턴을 형성하는 방법이 공지되어 있다.
후자의 방법이 도 4a 내지 도 4e를 참조하여 설명된다.
도 4a를 참조하면, 플립-칩 타입 반도체 IC(1)의 전극부(1a)는 다음과 같이 형성된다.
Al-Cu 합금으로 통상적으로 만들어진 전극 패드(3)는 실리콘으로 전형적으로 만들어진 반도체 기판(2) 상에 스퍼터링, 에칭 등과 같은 방법에 의해 형성된다. 실리콘 질화물과 폴리이미드로 전형적으로 만들어진 표면 보호막(4)은 전극 패드(3)를 커버하는 방식으로 반도체 기판(2)의 전체 표면 위에 형성된다. 개구(4a)가 표면 보호막(4) 내의 전극 패드(3)의 영역에서 형성된다. Cr, Cu, Au 등으로 전형적으로 만들어진 금속 다중-층 막(5)은, 소위 BLM(Ball Limiting Metal)막으로 일컬어지고, 개구(4a)의 측면과 최하부에 노출된 전극 패드(3)의 표면을 커버하는 방식으로 통상의 스퍼터링에 의해 형성된다. 전극 부분(1a)은 전극 패드(3), 표면 보호막(4), 개구(4a), 및 BLM막(5)을 포함한다.
상술한 바와 같이 반도체 IC(1) 상에 구비된 전극 부분(1a) 상에 땜납 범프를 형성하기 위해, 도 4b에 도시한 바와 같이, BLM막(5) 영역에서 개구(6a)를 갖는 레지스트막(6)이 형성된다.
도 4c를 참조하면, 땜납 증착막(7)은 레지스트막(6)을 개재하여 반도체 기판(2)의 전체 표면 상에 형성된다.
도 4d를 참조하면, 레지스트 막(6)은 땜납 증착막(7)의 불필요한 부분을 제거하도록 벗겨져서, 특정 패턴을 갖는 땜납 증착막이 형성된다.
도 4e를 참조하면, 반도체 기판(2)은 땜납 증착막(7)의 땜납을 녹이도록 열처리를 받고, 이에 의해 땜납의 표면 장력(surface tension)에 기인하여 대략 구형의 땜납 볼 범프(7a)가 형성된다.
대체적으로, 땜납 볼 범프들(7a)의 형성은 반도체 웨이퍼 상태로 있는, 즉 반도체 웨이퍼가 개개의 반도체 IC들(1)로 잘려지기 전의 상태의 반도체 IC들(1)에 대해 수행된다.
땜납 볼 범프들(7a)이 반도체 IC들(1) 상에 구비된 개개의 전극 부분들(1a) 상에 형성된 후, 웨이퍼 모양의 반도체 기판(2)이 전형적인 절단(dicing)에 의해 개개의 칩 모양의 반도체 IC들(1)로 잘려진다.
도 5를 참조하면, 개개의 반도체 IC(1)의 땜납 볼 범프들(7a)은 반도체 IC(1)가 탑재되는 인쇄 회로 보드(8) 상에 Cu로 전형적으로 만들어진 접속부들인 랜드들(8a)에 접속된다.
인쇄 회로 보드(8)의 표면은 랜드들(8a)과 공융(eutectic) 땜납막(8c)을 제외하고 땜납 레지스트(8b)로 커버된다.
리플로우 단계에서, 공융 땜납막(8c)은 용융된다. 용융된 공융 땜납은 땜납 볼 범프들(7a)과 랜드들(8a) 사이에 침투하고, 냉각 및 경화되어, 각각의 볼 범프(7a)가 랜드(8a)에 납땜되는데, 다시 말하면, 각각의 볼 범프(7a)가 랜드(8a)에 접속된다.
땜납 볼 범프(7a)와 랜드(8a) 사이의 상기 땜납 접합은, 반도체 기판(2)의 열적 팽창 계수가 인쇄 회로 보드(8)의 그것과 다르기 때문에, 주위 온도의 변화에 기인하여 열적 스트레스를 받는다.
더 구체적으로는, 인쇄 회로 보드(8)로서 통상 사용되는 에폭시 수지로 강화된 유리 기판의 열 팽창 계수는 약 15ppm/℃인데 반해, 반도체 기판(2)을 형성하는 실리콘의 열적 팽창 계수는 3.4ppm/℃ 정도로 작다. 이에 따라, 반도체 IC(1)의 온/오프 동작의 반복에 의해 유발되는 온도차에 기인하여 땜납 볼 범프(7a)와 랜드(8a) 사이의 땜납 접합 부분에 열적 스트레스가 반복적으로 가해지는 경우, 땜납 접합 부분에 금이 생길 수 있고, 최악의 경우, 부서시게 되어, 땜납 접합 부분에서 전기적 비접속을 유발하여, 소위 파손 고장을 유발한다. 즉, 상술한 구조는 땜납 접합의 신뢰도와 연관된 문제점을 갖는다.
열적 스트레스로 인한 땜납 접합 부분의 파손을 억제하기 위해, 도 5에 도시된 바와 같이 반도체 IC(1)와 인쇄 회로 보드(8) 사이에 봉합 수지(9)가 주입되는 방법이 통상적으로 채택되어 왔다. 이 방법에서는, 전체 봉합 수지(9)가 상술한 열적 스트레스를 견디어, 땜납 접합 부분에 가해지는 열적 스트레스를 완화시켜, 열적 스트레스에 견디는 대항력을 강화한다.
봉합 수지(9)를 사용하는 상기 방법에서, 반도체 IC(1)는 봉합 수지(9)에 의해 전체적으로 인쇄 회로 보드(8) 상에 고정된다. 이에 따라, 반도체 IC(1)가 고장이라면, 고장난 반도체 IC(1)가 탑재되어 있는 인쇄 회로 보드(8)가 전체적으로 교환되어 결함있는 것으로 버려지거나, 고장난 반도체 IC(1)에 외부의 화학 물질이나 기계적 힘을 가해 강제로 인쇄 회로 보드(8)로부터 떼어진다.
인쇄 회로 기판(8)을 전체적으로 교환하는 전자의 방법은 비용 증가의 문제를 유발하고, 반도체 IC(1)를 강제로 떼어내는 후자의 방법은 인쇄 회로 보드(8)를 손상시키는 문제를 유발한다.
이러한 방식으로, 봉합 수지(9)를 사용하는 방법은, 반도체 IC(1)가 고장나거나, 교환 작업, 즉 고장난 부품을 재처리하는 것이 쉽게 수행될 수 없는 경우에 매우 불리하다. 이것은 플립-칩 탑재 방법이 널리 보급되지 않는 한가지 이유이다.
봉합 수지(9)를 사용하는 방법은 또 다른 문제점을 갖는다. 반도체 장치의 소형화에 의해 수반된 소위 좁은 피치 경향에 따라, 반도체 IC(1)와 인쇄 회로 보드(8) 사이에 주입된 봉합 수지(9)의 흐름이 불량해지고, 그 결과 봉합 수지(9)의 완전한 주입을 실현하기가 어려워진다. 이에 따라, 불완전하게 주입된 봉합 수지(9)는 땜납 접합 부분에 가해지는 열적 스트레스를 충분히 완화하지 못한다.
본 발명의 목적은 반도체 장치와 인쇄 회로 보드 사이에 가해지는 열적 스트레스를 확실히 완화하고 봉합 수지를 사용하지 않고 접합 부분의 강도를 강화하도록 디자인된 범프를 제공하고, 이러한 범프를 제조하는 방법을 제공하고자 하는 것이다.
상기 목적을 달성하기 위한 본 발명의 제1 특징에 따르면, 반도체 장치 상에 구비된 전극 패드 상에 형성된 비교적 탄성의 제1 볼 범프 또는 제1 땜납 볼 범프; 및 상기 제1 볼 범프 또는 상기 제1 땜납 볼 범프 상에 중첩되도록 상기 전극 패드에 적어도 수직인 방향으로 형성된 제2 볼 범프 또는 제2 땜납 볼 범프 - 상기 제2 볼 범프 또는 상기 제2 땜납 볼 범프는 그 물질 및 성분이 상기 제1 볼 범프 또는 상기 제1 땜납 볼 범프와 다르고 인쇄 회로 보드의 접속 랜드 상에 미리 코팅된 땜납과 접촉하도록 채택됨 - 를 포함하는 범프 또는 땜납 범프를 제공한다.
상기 목적을 달성하기 위한 본 발명의 제2 특징에 따르면, 반도체 장치 상에 구비된 전극 패드 상에 비교적 탄성의 제1 볼 범프 또는 제1 땜납 볼 범프를 형성 하는 제1 단계; 및 상기 제1 볼 범프 또는 상기 제1 땜납 볼 범프 상에 상기 전극 패드에 적어도 수직인 방향으로 제2 볼 범프 또는 제2 땜납 볼 범프를 형성하는 제2 단계 - 상기 제2 볼 범프 또는 상기 제2 땜납 볼 범프는 그 물질이나 성분이 상기 제1 볼 범프 또는 상기 제1 땜납 볼 범프와 다르고, 인쇄 회로 보드의 접속 랜드 상에 미리 코팅된 땜납과 접촉하도록 채택됨 -를 포함하는 범프 또는 땜납 범프 제조 방법이 제공된다.
본 발명에 따른 범프 또는 땜납 범프와 그 제조 방법에 의하면, 범프나 땜납 범프의 코어 부분은 비교적 탄성의 제1 볼 범프 또는 제1 땜납 볼 범프로 형성되고, 이에 따라 반도체 장치가 구비되는 반도체 기판을 구성하는 실리콘 칩과 인쇄 회로 기판 사이의 열 팽창 계수가 달라서 열적 스트레스가 발생하더라도, 상기 범프 또는 땜납 범프의 탄성적인 변형에 의해 열적 스트레스가 완화된다.
또한, 인쇄 회로 보드의 접속 랜드 상에 미리 코팅된 땜납과 접촉될 상기 범프 또는 땜납 범프의 부분은 제1 볼 범프 또는 제1 땜납 볼 범프와 그 물질 또는 성분이 다른 제2 볼 범프 또는 제2 땜납 볼 범프에 의해 형성되고, 이에 따라 제2 볼 범프 또는 제2 땜납 볼 범프가 상기 접속 랜드 상에 미리 코팅된 땜납에 대해 젖는 성질이 우수하다면, 상기 범프 또는 땜납 범프가 상기 접속 랜드에 확실하게 접합될 수 있다.
이에 따라, 반도체 장치를 인쇄 회로 보드 상에 탑재할 때, 열적 스트레스가 완화되고, 접합력이 강화된다. 이것은 탑재 오류를 현저하게 줄이고 범프 또는 땜납 범프의 접합 부분의 신뢰도를 향상시킬 수 있다.
본 발명의 상기 제조 방법은 바람직하게, 상기 제1 볼 범프 또는 제1 땜납 볼 범프를 커버하도록 상기 전극 패드 측의 상기 반도체 장치의 표면 상에 수지층을 형성하는 제3 단계를 더 포함한다. 이러한 구성에 따르면, 비교적 약한 볼 범프 또는 땜납 볼 범프, 즉 제1 볼 범프 또는 제1 땜납 볼 범프와 그 부근이 수지에 의해 보강되어, 열적 스트레스가 수지에 의해 강화된다.
수지층의 형성은 반도체 장치를 인쇄 회로 보드 상에 탑재하기 전에 수행되기 때문에, 반도체 장치를 탑재한 후에 상기 수지를 반도체 장치와 인쇄 회로 보드 사이에 주입시킬 필요가 없어서, 수율을 향상시킨다. 또한, 수지층이 인쇄 회로 보드와 접촉하지 않기 때문에, 반도체 장치가 탑재 후에 고장나면, 고장난 반도체 장치가 인쇄 회로 보드로부터 쉽게 제거될 수 있어서, 재처리가 용이하여, 범프 또는 땜납 범프의 신뢰도를 향상시킨다.
수지층은 반도체 장치가 인쇄 회로 보드 상에 탑재되기 전에 형성되기 때문에, 반도체 장치가 집적도를 강화하기 위해 좁은 피치 구조를 갖더라도, 범프들 또는 땜납 범프들 사이의 공간들을 수지로 확실히 채울 수 있어서, 범프들 또는 땜납 범프들을 수지로써 확실하게 고정적으로 유지시킬 수 있다.
본 발명의 상기 제조 방법 있어서, 수지층의 두께는 제1 볼 범프 또는 제1 땜납 볼 범프의 높이 이하의 범위 내이다. 이러한 구성에 따르면, 제조 단계에서 제1 볼 범프 또는 제1 땜납 볼 범프의 최상부 상에 불가피하게 남게 되는 수지의 양은 최소화될 수 있다. 그 결과, 제1 볼 범프 또는 제1 땜납 볼 범프와 제2 볼 범프 또는 제2 땜납 볼 범프 사이의 전기 전도성이 잔류하는 수지에 의해 방해되는 불편함이 제거된다.
본 발명의 제조 방법에서는, 상기 제3 단계가 상기 제1 단계 이후에 수행되고, 상기 수지층의 표면으로부터 돌출한 제1 땜납 볼 범프의 표면 부분을 폴리싱하는 제4 단계는 상기 제3 단계 이후에 수행된다. 이러한 구성으로써, 제1 땜납 볼 범프의 최상부와 그 부근에 잔류하는 수지 성분이 폴리싱에 의해 제거되고, 또한 제1 땜납 볼 범프의 최상부의 표면은 폴리싱에 의해 평탄화되어 깨끗한 평면으로 된다.
이에 따라, 제1 땜납 볼 범프와 제2 땜납 볼 범프 사이의 접합 특성이 향상되어, 그들 사이의 전기 전도성이 강화되고, 이에 따라 접합 부분의 전기 저항이 줄어들고, 완성된 땜납 범프들의 높이들이 고르게 되어, 각 땜납 범프와 그에 연관된 접속 랜드 사이의 접속 불량을, 즉 탑재 불량을 줄인다.
본 발명의 상기 제조 방법에 따르면, 바람직하게, 제3 단계에서 수지층을 형성한 후, 제2 단계에서의 제2 땜납 볼 범프가 프린팅 공정, 도금 공정, 또는 전사 공정에 의해 형성된다. 이러한 구성에 따르면, 제1 땜납 볼 범프들이 수지에 의해 고정적으로 유지된 후, 균일한 높이들을 갖는 제2 땜납 볼 범프들이 상기 제1 땜납 볼 범프들 상에 쉽게 형성될 수 있다. 이것은 탑재 불량을 더욱 줄여서, 땜납 범프들의 신뢰도를 향상시킨다.
본 발명의 상기 제조 방법에서는, 바람직하게, 상기 제1, 제2, 및 제3 단계들이 웨이퍼 상태의 반도체 기판 상에 형성된 반도체 장치에 대해 수행된다. 이러한 구성에 의해, 제1 볼 범프 또는 제1 땜납 볼 범프의 형성, 수지층의 형성, 및 제2 볼 범프 또는 제2 땜납 볼 범프의 형성 공정이 반도체 장치가 반도체 웨이퍼로부터 잘려지기 전에 각각의 반도체 장치에 대해 수행되다. 즉, 이러한 작업은 반도체 장치들이 반도체 웨이퍼로부터 잘려진 후에 개개의 반도체 장치에 대해 수행될 필요가 없다. 이것은 많은 개수의 반도체 장치들을 한번에 처리할 수 있고 이에 따라 수율이 더 향상된다.
이하, 도 1a 내지 도 3을 참조하여 본 발명의 바람직한 실시예들을 상세히 설명한다.
도 1a 내지 도 1e는 본 발명에 따라 땜납 범프들을 제조하는 방법의 제1 실시예를 나타낸다.
도 1a는 반도체 웨이퍼(10) 상에 구비된 복수개의 플립-칩 타입 반도체 IC들(11) 중 하나를 나타낸다.
도 1a에 도시된 바와 같이, 플립-칩 타입 반도체 IC(11)는 두개의 전극 부분들(11a)을 갖는데, 이들 각각은 다음과 같이 형성된다.
Al-Cu 합금으로 만들어진 전극 패드(13)는 실리콘으로 만들어진 반도체 기판(12) 상에 스퍼터링, 에칭 등과 같은 공정에 의해 형성된다. 실리콘 질화물이나 폴리이미드로 만들어진 표면 보호막(14)은 전극 패드(13)를 커버하는 방식으로 반도체 기판(12)의 전체 표면 상에 형성된다. 개구(14a)는 전극 패드(13)의 영역에서 표면 보호막(14) 내에 형성된다. 금속 다중-층 막, 즉, Cr, Cu, Au 등으로 만들어진 BLM막(15)은 스퍼터링에 의해 개구(14a)의 측면과 개구(14a)의 최하부 면에 노출된 전극 패드(13)의 표면을 커버하도록 형성된다. BLM 막(15)의 영역에 개 구(16a)를 갖는 폴리이미드 막(16)은 반도체 기판(12)의 전체 표면 상에 형성된다. 전극 부분(11a)은 전극 패드(13), 표면 보호막(14), 개구(14a), BLM 막(15), 폴리이미드 막(16)을 포함한다.
구형의 제1 땜납 볼 범프(20)는 반도체 웨이퍼(10)의 반도체 IC(11) 각각의 전극 부분(11a) 상에 형성된다. 볼 범프(20)는 바람직하게 높은 탄성도를 갖고, 본 실시예에서, 볼 범프(20)는 고융점을 갖는 땜납으로 만들어진다.
제1 땜납 볼 범프(20)는 폴리이미드 막(16)의 개구(16a)로부터 노출된 BLM 막(15) 상에 형성된다.
고융점을 갖는 땜납은 Pb 97%와 Sn 3%를 함유하고, 융점이 높고 비교적 탄성도가 높다.
도 1b를 참조하면, 반도체 웨이퍼(10)의 전체 표면은 스핀-코팅에 의해 에폭시 수지 영역(21)으로 커버된다. 그런 다음 반도체 웨이퍼(10)는 약 150℃에서 약 5시간 동안 열처리를 받아서, 수지(21)가 경화(cure)된다.
수지층(21)의 두께는 제1 땜납 볼 범프(20)의 높이와 거의 같거나 그 이하로 선택된다. 이에 따라, 제1 땜납 볼 범프(20)의 최상부 부분은 수지층(21)의 표면으로부터 돌출한다.
도 1c를 참조하면, 패터닝된 공융 땜납막은 스크린 프린팅에 의해 형성되어, 제1 땜납 볼 범프(20)의 최상부 상에 제2 땜납 볼 범프(22)를 형성한다.
공융 땜납은 Pb 40%와 Sn 60%를 함유하고, 융점이 약 200℃인데, 이것은 상술한 고융점을 갖는 땜납의 융점보다 낮은 것이다.
반도체 웨이퍼(10)는 공융 땜납만이 녹게 되고 고융점의 땜납은 녹지 않는 온도 범위 내로 가열되어, 특히, 200℃ 내지 250℃의 범위의 온도로 가열되어, 제2 땜납 볼 범프(22)가 녹아서 그 모양이 표면 장력에 의해 볼 모양으로 되고, 또한 제1 땜납 볼 범프(20)에 접합되도록 경화된다. 이러한 방식으로, 제1과 제2 땜납 볼 범프들(20, 22)이 쌓여진 땜납 범프(23)가 형성된다.
그런 다음 웨이퍼 상태의 반도체 기판(12)은 절단에 의해 개개의 칩 모양의 반도체 IC들(11)로 잘려진다. 이에 따라 반도체 IC(11)가 얻어진다.
이렇게 제조된 반도체 IC(11)는 다음과 같은 공정에 의해 인쇄 회로 보드(30) 상에 탑재된다.
도 1d를 참조하면, 플립-칩 타입 반도체 IC(11)는 그 각각의 땜납 범프(23)가 인쇄 회로 보드(30) 상에 형성된 Cu로 만들어진 접속 부분들인 랜드들 중 연관된 랜드에 대향하도록 세팅된다.
인쇄 회로 보드(30)의 표면은 랜드들(31)의 표면들을 제외하고 땜납 레지스트(32)로 커버되고, 랜드들(31)의 영역들은 공융 땜납막(33)으로 미리 코팅된다.
반도체 IC(11)는 각각의 땜납 범프(23)가 랜드들(31) 중 그에 연관된 하나의 랜드(31)와 접촉할 때까지 인쇄 회로 보드(30)에 가깝게 이동된다. 그런 다음, 소위 리플로우 단계에서, 제2 땜납 볼 범프들(22)을 구성하는 공융 땜납막과 인쇄 회로 보드(30) 상에 형성된 랜드들(31) 상에 미리 코팅된 공융 땜납막(33)이 녹게 되어, 서로 접합된다.
이러한 방식으로, 플립-칩 타입 반도체 IC(11)의 인쇄 회로 보드(30)에의 플립-칩 탑재가 끝난다.
상술한 구성을 갖는 본 실시예는 다음과 같은 잇점들을 갖는다.
공융 땜납막으로 형성된 제2 땜납 볼 범프(22)는 랜드들(31) 상에 미리 코팅된 공융 땜납막(33)에 대해 바람직한 젖는 성질(wettability)을 갖고 있기 때문에, 공융 땜납막(33)에 대해 바람직하게 친밀도를 가지며 공융 땜납막(33)에 강하게 접합된다 그 결과, 제2 땜납 볼 범프(22)가 공융 땜납막(33)에 확실히 땜납-접합된다.
제1 땜납 볼 범프들(20)이 수지층(21)에 의해 고정적으로 유지되기 때문에, 탑재 후 주위 온도가 변화함으로 인해 열적 스트레스가 반도체 기판(12)과 인쇄 회로 보드(30) 사이에 가해지더라도, 땜납 범프들(23)을 유지하는 수지층(21)이 열적 스트레스를 모두 견디고 비교적 탄성도가 높은 제1 땜납 볼 범프들(20)이 탄성적으로 변형되어, 열적 스트레스가 완화된다. 그 결과, 열적 스트레스로 인한 땜납 범프들(23)의 접합 부분들의 파손을 방지하는 것이 가능하여, 땜납 범프들의 신뢰도를 향상시킨다.
수지층(21)은 반도체 IC(11)가 인쇄 회로 보드(30)에 탑재되기 전에 전극 패드(13) 측의 반도체 IC(11)의 표면 상에 형성되기 때문에, 수지층(21)은 인쇄 회로 보드(30)의 표면과 접촉하게 되지 않는다. 그리고 종래 기술의 방법과 다르기 때문에, 수지(21)를 반도체 IC(11)와 인쇄 회로 보드(30) 사이에 주입할 필요가 없어서, 반도체 IC(11)가 좁은 피치 구조를 갖더라도, 반도체 IC(11)의 전체 표면이 완전히 수지층(21)으로 커버된다. 이것은 열적 스트레스를 확실하게 완화하고, 이에 따라 열적 스트레스에 대한 내구성을 향상시킨다.
상술한 바와 같이, 본 실시예에 따르면, 반도체 IC(11)의 인쇄 회로 보드(30)에 대한 플립-칩 탑재의 신뢰도와 내구성이 현저하게 향상된다.
상술한 실시예에서는 납을 함유하고 성분이 다른 땜납들로 만들어진 제1과 제2 볼 범프들이 사용되었지만, 이들은 납이 함유되지 않고 성분이 다른 땜납들로 만들어질 수 있다. 이러한 경우에도, 동일한 효과가 얻어질 수 있다.
더 구체적으로는, 제1 볼 범프는 납과 다른 금속으로 된 땜납으로 만들어질 수 있고, 제2 볼 범프는 납을 함유하지 않은 합금으로 된 땜납으로 만들어질 수 있다. 예를 들어, 제1 볼 범프는 Cu로 된 땜납으로 만들어질 수 있고, 제2 볼 범프는 Sn 99.3%와 Cu 0.7%를 함유하는 합금으로 된 땜납으로 만들어질 수 있다. Cu 볼은 바람직하게 Au 도금을 받아서 전기적 접촉성을 향상시킨다.
또한, 제1 볼 범프는 Ni로 된 땜납으로 만들어질 수 있고, 제2 볼 범프는 Sn 96.5%와 Ag 3.5%를 함유한 합금으로 된 땜납으로 만들어질 수 있다. 이러한 경우에도, Ni 볼은 바람직하게 Au로 도금된다.
도 2a 내지 도 2f는 본 발명에 따라 땜납 범프들을 제조하는 방법의 제2 실시예를 나타낸다.
본 실시예의 제조 방법은 제1 땜납 볼 범프들이 형성되고 반도체 웨이퍼가 수지층으로 커버된 후에 제1 땜납 볼 범프들의 최상부 부분들이 폴리싱에 의해 평탄화된다는 것을 제외하고는 제1 실시예와 같다 (도 2c를 참조).
먼저, 도 2a를 참조하면, 고융점의 땜납으로 만들어진 대략적으로 구형인 제1 땜납 볼 범프(20)는 반도체 웨이퍼(10)의 반도체 IC(11) 각각의 전극 부분(11a) 상에 형성된다.
제1 땜납 볼 범프(20)는 폴리이미드 막(16)의 개구(16a)로부터 노출된 BLM막(15) 상에 형성된다.
도 2b를 참조하면, 반도체 웨이퍼(10)의 전체 표면이 스핀 코팅에 의해 에폭시 수지로 커버된다. 그런 다음 반도체 웨이퍼(10)는 약 150℃에서 약 5시간 동안 열처리를 받아서, 수지층(21)이 경화된다.
도 2c를 참조하면, 제1 땜납 볼 범프(20)의 최상부는 폴리싱 장치에 의해 폴리싱되어 평탄화된다. 평탄화된 제1 땜납 볼 범프(20)의 최상부는 참조 번호 20a로 표시된다.
도 3을 참조하여 폴리싱 장치를 설명한다.
도 3을 참조하면, 참조 번호 40으로 표시된 폴리싱 장치는 회전축(rotating shaft, 41)에 의해 회전되는 테이블(42), 테이블(42)의 상부 표면 상에 고정된 폴리싱 천(43), 반도체 웨이퍼(10)를 지지하고 회전되는 웨이퍼 이송기(44), 테이블(42) 상에 폴리싱 용액을 떨어뜨리는 노즐(45)을 포함한다.
웨이퍼 이송기(44)는 테이블(42) 위의 폴리싱 천(43) 상의 반도체 웨이퍼(10)를 누르면서 회전되어, 반도체 웨이퍼(10)의 가장 높은 부분들인 제1 땜납 볼 범프들(20)의 최상부들을 폴리싱한다.
도 2d를 참조하면, 공융 땜납으로 만들어진 제2 땜납 볼 범프(22)는 볼 전사 공정에 의해 제1 땜납 볼 범프(20)의 평탄화된 최상부 상에 형성된다. 이 때, 제2 땜납 볼 범프(22)는 제1 땜납 볼 범프(20)에 접합된다. 그 결과, 제1과 제2 땜납 볼 범프들(20)이 쌓인 구조를 갖는 땜납 범프(23)가 형성된다.
그런 다음 웨이퍼 상태의 반도체 기판(12)이 절단에 의해 개개의 칩 모양의 반도체 IC들(11)로 잘려진다. 이에 따라 반도체 IC(11)가 완성된다.
이렇게 제조된 반도체 IC(11)는 다음과 같은 공정에 의해 인쇄 회로 보드(30) 상에 탑재된다.
도 2e를 참조하면, 플립-칩 타입의 반도체 IC(11)는 각각의 땜납 범프(23)가 인쇄 회로 보드(30) 상에 형성된 Cu로 만들어진 접속 부분들인 랜드들(31) 중 연관된 하나의 랜드에 대향하도록 세팅된다.
인쇄 회로 보드(30)는 랜드들(31)의 표면들을 제외하고 땜납 레지스트(32)로 커버되고, 랜드들(31)의 영역들은 공융 땜납막(33)으로 미리 코팅된다.
도 2e에 도시된 바와 같이, 반도체 IC(11)는 각각의 땜납 범프(23)가 랜드들(31) 중 그에 연관된 하나의 랜드(31)에 접촉할 때까지 인쇄 회로 보드(30)에 가깝게 이동된다. 그런 다음, 소위 리플로우 단계에서, 제2 땜납 볼 범프들(22)을 구성하는 공융 땜납막과 인쇄 회로 보드(30) 상에 형성된 랜드들(31) 상에 미리 코팅된 공융 땜납막(33)이 녹게 되어, 서로 접합된다.
이러한 방식으로, 플립-칩 타입 반도체 IC(11)의 인쇄 회로 보드(30)에 대한 플립-칩 탑재가 끝난다.
상술한 구성을 갖는 본 실시예는 다음과 같은 잇점들을 갖는다.
도 1a 내지 도 1e에 도시된 땜납 범프(23)와 같이, 공융 땜납막으로 형성된 제2 땜납 볼 범프(22)는 랜드들(31) 상에 미리 코팅된 공융 땜납막(33)에 강하게 접합되어, 제2 반도체 IC(11)는 공융 땜납막(33)에 강하게 확실히 땜납-접합된다.
열적 스트레스가 반도체 기판(12)과 인쇄 회로 보드(30) 사이에 가해지더라도, 땜납 범프들(23)을 고정적으로 유지하는 수지층(21)이 열적 스트레스를 모두 견디고 비교적 탄성도가 높은 제1 땜납 볼 범프들(20)이 탄성적으로 변형되어, 열적 스트레스가 완화된다. 그 결과, 열적 스트레스로 인한 땜납 범프들(23)의 접합 부분들의 파손을 방지하는 것이 가능하여, 땜납 범프들의 신뢰도를 향상시킨다.
수지층(21)은 반도체 IC(11)가 인쇄 회로 보드(30)에 탑재되기 전에 전극 패드(13) 측의 반도체 IC(11)의 표면 상에 형성되기 때문에, 반도체 IC(11)가 좁은 피치 구조를 갖더라도, 반도체 IC(11)의 전체 표면이 확실하게 수지층(21)으로 커버된다. 이것은 열적 스트레스를 확실히 완화시키는 것을 가능하게 하고, 이에 따라 열적 스트레스에 대한 내구성을 향상시킨다.
제1 땜납 볼 범프(20)의 최상부가 폴리싱되기 때문에, 제1 땜납 볼 범프(20)의 최상부 상에 남겨진 수지(21)는 완전히 제거된다. 그 결과, 제1 땜납 볼 범프(20)의 최상부 표면이 깨끗한 평면으로 된다. 제2 땜납 볼 범프(22)는 제1 땜납 볼 범프(20)의 상기 깨끗한 평면 상에 형성되어, 제1 땜납 볼 범프(20)와 제2 땜납 볼 범프(22) 사이의 경계에서 접속 저항을 줄인다. 이것은 낮은 저항과 우수한 기능을 갖는 땜납 범프(23)를 얻도록 해줄 수 있다. 또한, 제1 땜납 볼 범프들(20)은 폴리싱에 의해 평탄화되기 때문에, 땜납 범프들(23)의 높이들은 더욱 고르게 된다. 이것은 탑재 오류의 발생을 줄일 수 있게 해준다.
이 경우에, 제2 땜납 볼 범프들(22)은 볼 전사 공정(ball transfer process)에 의해 형성되기 때문에, 그 전사량이 고르게 되어, 땜납 범프들(23)의 높이들이 더 정확하게 균일해 진다.
상술한 바와 같이, 제2 실시예에 따르면, 반도체 IC(11)의 인쇄 회로 보드(30)에의 플립-칩 마운팅의 신뢰도와 내구성이 제1 실시예에서 보다 더 향상될 수 있다.
상술한 실시예들에서는 제2 땜납 볼 범프들(22)이 스크린 프린팅이나 볼 전사 공정에 의해 형성되었으나, 본 발명은 거기에 제한되지 않고, 제2 땜납 범프들(22)이 다른 프린팅 공정이나 전사 공정 또는 도금 공정에 의해 형성될 수 있음을 이해해야 한다.
땜납 범프들(23)은 상술한 실시예들에서 반도체 IC(11)의 전극 패드들 상에 형성되지만, 본 발명은 거기에 제한되지 않고 땜납 범프들이 다른 반도체 장치의 전극 패드들 상에 형성되는 경우에도 적용 가능하다.
제2 땜납 볼 범프는 상술한 실시예들에서 제1 땜납 볼 범프에 중첩되지만, 하나 이상의 땜납 범프들이 거기에 중첩되거나 그들 사이에 개재될 수도 있다.
납을 함유하고 성분이 다른 땜납들로 만들어진 제1과 제2 볼 범프들이 상술한 실시예에서 사용되었지만, 이들은 납을 함유하지 않고 성분이 다른 땜납들로 만들어질 수 있다. 이 경우에도, 동일한 효과가 얻어질 수 있다.
본 발명에 따르면, 반도체 IC와 인쇄 회로 기판 사이의 열 팽창 계수가 달라 서 열적 스트레스가 발생하더라도, 수지층 및, 상기 범프 또는 땜납 범프의 탄성적인 변형에 의해 열적 스트레스가 완화되고, 반도체 IC의 인쇄 회로 보드에 대한 플립-칩 탑재의 신뢰도와 내구성을 현저하게 향상시킨다. 또한, 반도체 장치가 탑재 후에 고장나면, 고장난 반도체 장치가 인쇄 회로 보드로부터 쉽게 제거될 수 있어서 재처리가 용이하여, 범프 또는 땜납 범프의 신뢰도를 향상시킨다. 또한, 본원 발명에 따른 제1 볼 범프 또는 제1 땜납 볼 범프의 형성, 수지층의 형성, 및 제2 볼 범프 또는 제2 땜납 볼 범프의 형성 공정은 반도체 장치가 반도체 웨이퍼로부터 잘려지기 전에 각각의 반도체 장치에 대해 수행되어, 많은 개수의 반도체 장치들을 한번에 처리할 수 있고, 이에 따라 수율이 더 향상된다.
본 명세서에서는 본 발명의 바람직한 실시예들이 특정한 용어들을 사용하여 설명되었으나, 이러한 설명은 예시적인 목적을 위한 것일 뿐이고, 다음에 첨부된 청구항들의 사상과 범위를 벗어나지 않고서 많은 변형들과 변경들이 만들어질 수 있음을 이해해야 한다.

Claims (22)

  1. 범프에 있어서,
    반도체 장치 상에 구비된 전극 패드 상에 형성된 비교적 탄성의 제1 볼 범프; 및
    상기 제1 볼 범프 상에 중첩되도록 상기 전극 패드에 적어도 수직인 방향으로 형성된 제2 볼 범프 - 상기 제2 볼 범프는 그 재료 또는 성분이 상기 제1 볼 범프와 다르고 인쇄 회로 보드의 접속 랜드(land) 상에 미리 코팅된 땜납과 접촉하도록 채택됨 -
    를 포함하는 범프.
  2. 제1항에 있어서, 상기 제1 볼 범프는 상기 전극 패드 측의 상기 반도체 장치의 표면 상에 형성된 수지층으로 커버되는 범프.
  3. 제2항에 있어서, 상기 수지층의 두께는 상기 제1 볼 범프의 높이 이하의 범위 내인 범프.
  4. 땜납 범프에 있어서,
    반도체 장치 상에 구비된 전극 패드 상에 형성된 비교적 탄성의 제1 땜납 볼 범프; 및
    상기 제1 땜납 볼 범프 상에 중첩되도록 상기 전극 패드에 적어도 수직인 방향으로 형성된 제2 땜납 볼 범프 - 상기 제2 땜납 볼 범프는 그 재료 또는 성분이 상기 제1 땜납 볼 범프와 다르고, 인쇄 회로 보드의 접속 랜드 상에 미리 코팅된 땜납과 접촉하도록 채택됨 -
    를 포함하는 땜납 범프.
  5. 제4항에 있어서, 상기 제1 땜납 볼 범프는 고융점의 땜납으로 만들어지고, 상기 제2 땜납 볼 범프는 공융 땜납(eutectic solder)으로 만들어지는 땜납 범프.
  6. 제4항에 있어서, 상기 제1 땜납 볼 범프는 상기 전극 패드 측의 상기 반도체 장치의 표면 상에 형성된 수지층으로 커버되는 땜납 범프.
  7. 제6항에 있어서, 상기 수지층의 두께는 상기 제1 땜납 볼 범프의 높이 이하의 범위 내인 땜납 범프.
  8. 범프 제조 방법에 있어서,
    반도체 장치 상에 구비된 전극 패드 상에 비교적 탄성의 제1 볼 범프를 형성하는 제1 단계; 및
    상기 제1 볼 범프 상에 상기 전극 패드에 적어도 수직인 방향으로 제2 볼 범프를 형성하는 제2 단계 - 상기 제2 볼 범프는 그 재료 또는 성분이 상기 제1 볼 범프와 다르고, 인쇄 회로 보드의 접속 랜드 상에 미리 코팅된 땜납과 접촉하도록 채택됨 -
    를 포함하는 범프 제조 방법.
  9. 제8항에 있어서, 상기 제1 볼 범프를 커버하도록 상기 전극 패드 측의 상기 반도체 장치의 표면 상에 수지층을 형성하는 제3 단계를 더 포함하는 범프 제조 방법.
  10. 제9항에 있어서, 상기 수지층의 두께는 상기 제1 볼 범프의 높이 이하의 범위 내인 범프 제조 방법.
  11. 제9항에 있어서, 상기 제3 단계는 상기 제2 단계 이후에 수행되는 범프 제조 방법.
  12. 제9항에 있어서, 상기 제3 단계는 상기 제1 단계 이후에 수행되는 범프 제조 방법.
  13. 제9항에 있어서, 상기 제1, 제2, 및 제3 단계들은 웨이퍼 상태의 반도체 기판 상에 형성된 상기 반도체 장치에 대해 수행되는 범프 제조 방법.
  14. 땜납 범프를 제조하는 방법에 있어서,
    반도체 장치 상에 구비된 전극 패드 상에 비교적 탄성의 제1 땜납 볼 범프를 형성하는 제1 단계; 및
    상기 제1 땜납 볼 범프 상에 상기 전극 패드에 적어도 수직인 방향으로 제2 땜납 볼 범프를 형성하는 제2 단계 - 상기 제2 땜납 볼 범프는 그 재료 또는 성분이 상기 제1 땜납 볼 범프와 다르고, 인쇄 회로 보드의 접속 랜드 상에 미리 코팅된 땜납과 접촉하도록 채택됨 -
    를 포함하는 땜납 범프 제조 방법.
  15. 제14항에 있어서, 상기 제1 땜납 볼 범프는 고융점의 땜납으로 만들어지고, 상기 제2 땜납 볼 범프는 공융 땜납으로 만들어지는 땜납 범프 제조 방법.
  16. 제14항에 있어서, 상기 제1 땜납 볼 범프를 커버하도록 수지층을 상기 전극 패드 측의 상기 반도체 장치의 표면 상에 형성하는 제3 단계를 더 포함하는 땜납 범프 제조 방법.
  17. 제16항에 있어서, 상기 수지층의 두께는 상기 제1 땜납 볼 범프의 높이 이하의 범위 내인 땜납 범프 제조 방법.
  18. 제16항에 있어서, 상기 제3 단계는 상기 제2 단계 이후에 수행되는 땜납 범 프 제조 방법.
  19. 제16항에 있어서, 상기 제3 단계는 상기 제1 단계 이후에 수행되는 땜납 범프 제조 방법.
  20. 제19항에 있어서, 상기 제3 단계 이후에, 상기 수지층의 표면으로부터 돌출한 상기 제1 땜납 볼 범프의 표면 부분을 폴리싱하는 제4 단계를 더 포함하는 땜납 범프 제조 방법.
  21. 제19항에 있어서, 상기 제3 단계 이후에, 상기 제2 단계에서 상기 제2 땜납 볼 범프가 프린팅 공정, 도금 공정, 또는 전사(transfer) 공정에 의해 형성되는 땜납 범프 제조 방법.
  22. 제16항에 있어서, 상기 제1, 제2, 및 제3 단계들은 웨이퍼 상태의 반도체 기판 상에 형성된 상기 반도체 장치에 대해 수행되는 땜납 범프 제조 방법.
KR1019990036792A 1998-09-01 1999-09-01 범프 및 그 제조 방법 KR100571081B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP1998-247392 1998-09-01
JP24739298A JP3975569B2 (ja) 1998-09-01 1998-09-01 実装基板及びその製造方法

Publications (2)

Publication Number Publication Date
KR20000022829A KR20000022829A (ko) 2000-04-25
KR100571081B1 true KR100571081B1 (ko) 2006-04-14

Family

ID=17162754

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019990036792A KR100571081B1 (ko) 1998-09-01 1999-09-01 범프 및 그 제조 방법

Country Status (3)

Country Link
US (1) US6204558B1 (ko)
JP (1) JP3975569B2 (ko)
KR (1) KR100571081B1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003518743A (ja) * 1999-12-21 2003-06-10 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド 信頼性のあるフリップチップ接続のためのはんだによる有機パッケージ
JP2002111185A (ja) * 2000-10-03 2002-04-12 Sony Chem Corp バンプ付き配線回路基板及びその製造方法
US6940178B2 (en) * 2001-02-27 2005-09-06 Chippac, Inc. Self-coplanarity bumping shape for flip chip
US6756184B2 (en) * 2001-10-12 2004-06-29 Taiwan Semiconductor Manufacturing Co., Ltd Method of making tall flip chip bumps
JP3687610B2 (ja) * 2002-01-18 2005-08-24 セイコーエプソン株式会社 半導体装置、回路基板及び電子機器
TWI284376B (en) * 2002-02-21 2007-07-21 Advanced Semiconductor Eng Bump manufacturing method
US6854636B2 (en) * 2002-12-06 2005-02-15 International Business Machines Corporation Structure and method for lead free solder electronic package interconnections
US20050133933A1 (en) * 2003-12-19 2005-06-23 Advanpack Solutions Pte. Ltd. Various structure/height bumps for wafer level-chip scale package
JP2005303218A (ja) * 2004-04-16 2005-10-27 Renesas Technology Corp 半導体装置およびその製造方法
JP2006032724A (ja) * 2004-07-16 2006-02-02 Nippon Steel Corp ウェハレベルパッケージ及びその製造方法
JP3905100B2 (ja) * 2004-08-13 2007-04-18 株式会社東芝 半導体装置とその製造方法
US7635919B1 (en) * 2005-05-26 2009-12-22 Rockwell Collins, Inc. Low modulus stress buffer coating in microelectronic devices
DE102005030946B4 (de) * 2005-06-30 2007-09-27 Infineon Technologies Ag Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln als Verbindungselement sowie Verfahren zur Herstellung des Halbleiterbauteils
DE102005050637A1 (de) * 2005-10-20 2006-11-09 Infineon Technologies Ag Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln sowie Verfahren zur Herstellung des Halbleiterbauteils
DE102005051414B3 (de) * 2005-10-25 2007-04-12 Infineon Technologies Ag Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln sowie Verfahren zur Herstellung des Halbleiterbauteils
US7749882B2 (en) * 2006-08-23 2010-07-06 Micron Technology, Inc. Packaged microelectronic devices and methods for manufacturing packaged microelectronic devices
JP2009054892A (ja) * 2007-08-28 2009-03-12 Panasonic Electric Works Co Ltd Ｌｅｄチップの実装方法
US20090194856A1 (en) * 2008-02-06 2009-08-06 Gomez Jocel P Molded package assembly
US20110186989A1 (en) * 2010-02-04 2011-08-04 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Bump Formation Process
JP2010183122A (ja) * 2010-05-27 2010-08-19 Texas Instr Japan Ltd 半導体装置及びその製造方法
CN202816916U (zh) * 2012-10-10 2013-03-20 矽力杰半导体技术(杭州)有限公司 一种倒装封装装置
JP6197319B2 (ja) * 2013-03-21 2017-09-20 富士通株式会社 半導体素子の実装方法
JP6307131B2 (ja) * 2015-09-08 2018-04-04 エルジー エレクトロニクス インコーポレイティド 太陽電池モジュール及びその製造方法
KR102420126B1 (ko) * 2016-02-01 2022-07-12 삼성전자주식회사 반도체 소자
US10586782B2 (en) 2017-07-01 2020-03-10 International Business Machines Corporation Lead-free solder joining of electronic structures
US20190157222A1 (en) * 2017-11-20 2019-05-23 Nxp Usa, Inc. Package with isolation structure
JP6767665B1 (ja) 2020-06-10 2020-10-14 千住金属工業株式会社 バンプ電極基板の形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0157899B1 (ko) * 1995-09-22 1998-12-01 문정환 기판에 반도체 장치를 부착시키기 위한 연결구조
US5872400A (en) * 1997-06-25 1999-02-16 International Business Machines Corporation High melting point solder ball coated with a low melting point solder

Also Published As

Publication number Publication date
JP3975569B2 (ja) 2007-09-12
JP2000077449A (ja) 2000-03-14
US6204558B1 (en) 2001-03-20
KR20000022829A (ko) 2000-04-25

Similar Documents

Publication Publication Date Title
KR100571081B1 (ko) 범프 및 그 제조 방법
KR100545008B1 (ko) 반도체소자와 그 제조방법 및 반도체장치와 그 제조방법
KR100268608B1 (ko) 반도체장치의제조방법및반도체장치
US8367539B2 (en) Semiconductor device and semiconductor device manufacturing method
KR100416921B1 (ko) 플립칩반도체장치 및 그 제조방법
EP1770776B1 (en) Method for manufacturing semiconductor ic-embedded substrate
US7170170B2 (en) Bump for semiconductor package, semiconductor package applying the bump, and method for fabricating the semiconductor package
US6177731B1 (en) Semiconductor package
US7482200B2 (en) Process for fabricating chip package structure
US20040222522A1 (en) Semiconductor device and manufacturing method of the same
JP2000228417A (ja) 半導体装置、電子モジュール及び電子機器、並びに半導体装置の製造方法
JP2001094003A (ja) 半導体装置及びその製造方法
JP2013115336A (ja) 半導体装置及びその製造方法
CN106463427B (zh) 半导体装置及其制造方法
JP5562438B2 (ja) 電子部品実装体、電子部品、基板
JP7196936B2 (ja) 半導体装置用配線基板の製造方法、及び半導体装置用配線基板
US8168525B2 (en) Electronic part mounting board and method of mounting the same
KR100693207B1 (ko) 플립 칩 기법을 이용한 이미지 센서 패키지 및 그 제조 방법
JP2002231765A (ja) 半導体装置
JP4285140B2 (ja) 半導体装置の製造方法
JP3296344B2 (ja) 半導体装置およびその製造方法
JP2008071792A (ja) 半導体装置の製造方法
JP2002313990A (ja) 半導体装置およびその製造方法、ならびに半導体装置の実装方法
JP2001085557A (ja) 配線基板、半導体装置、それを用いた電子装置及びその製造方法
JP2001085458A (ja) 半導体装置および電子回路装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120402

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20160328

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190329

Year of fee payment: 14

EXPY Expiration of term