DE102005050637A1 - Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln sowie Verfahren zur Herstellung des Halbleiterbauteils - Google Patents

Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln sowie Verfahren zur Herstellung des Halbleiterbauteils Download PDF

Info

Publication number
DE102005050637A1
DE102005050637A1 DE102005050637A DE102005050637A DE102005050637A1 DE 102005050637 A1 DE102005050637 A1 DE 102005050637A1 DE 102005050637 A DE102005050637 A DE 102005050637A DE 102005050637 A DE102005050637 A DE 102005050637A DE 102005050637 A1 DE102005050637 A1 DE 102005050637A1
Authority
DE
Germany
Prior art keywords
semiconductor
solder balls
semiconductor device
plastic housing
stacked
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102005050637A
Other languages
English (en)
Inventor
Jens Dipl.-Ing. Pohl
Irmgard Dr. Escher-Poeppel
Markus Dr. Brunnbauer
Michael Dipl.-Ing. Bauer
Christian Stümpfl
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005050637A priority Critical patent/DE102005050637A1/de
Publication of DE102005050637A1 publication Critical patent/DE102005050637A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06558—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices having passive surfaces facing each other, i.e. in a back-to-back arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
    • H01L2225/06586—Housing with external bump or bump-like connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Abstract

Die Erfindung betrifft ein Halbleiterbauteil (1) mit Verdrahtungssubstrat (3) und Lotkugeln (4) sowie ein Verfahren zur Herstellung des Halbleiterbauteils (1). Dazu ist eine Kunststoffgehäusemasse (5) auf dem Verdrahtungssubstrat (3) angeordnet und weist eine Profilierung (6) auf. Diese Profilierung (6) zeichnet sich auf der Oberseite (7) der Kunststoffgehäusemasse (6) ab, indem zwei Bereiche, nämlich ein erster Bereich (8) und ein zweiter Bereich (9), unterschieden werden. Dabei ist die Höhe (h¶1¶) des ersten Bereichs (8) größer als die Höhe (h¶2¶) des zweiten Bereichs (9). Die Kunststoffgehäusemasse (5) umhüllt im zweiten Bereich (9) Lotkugeln (4), derart, dass ein Kugelabschnitt (10) als Sockelkontaktfläche (11) aus der Kunststoffgehäusemasse (5) im zweiten Bereich (9) herausragt.

Description

  • Oberflächenmontierbare Halbleiterbauteile mit einem Verdrahtungssubstrat und Lotkugeln als Außenkontakte haben den Nachteil, dass die Außenkontakthöhe auf den Durchmesser der Lotkugeln begrenzt ist. Gleichzeitig hängt die Schrittweite, die auch "Pitch" genannt wird, mit dem die Außenkontakte auf der Unterseite eines Halbleiterbauteils für die Oberflächenmontage auf einer übergeordneten Schaltungsplatine angeordnet werden können, von dem Durchmesser der Lotkugeln ab. Somit kann der Bedarf an größerer Außenkontakthöhe nur mit dem Nachteil einer größeren Schrittweite erkauft werden.
  • Es besteht demnach der Bedarf, die Kopplung der Außenkontakthöhe an den Lotkugeldurchmesser von Verbindungselementen und Außenkontakten, insbesondere für oberflächenmontierbare Halbleiterbauteile zu überwinden.
  • Ein bekannter Lösungsansatz ist die Ausbildung von galvanisch abgeschiedenen Sockeln mit Außenkontaktflächen für die Lotkugeln. Mit derartigen Sockeln kann die Außenkontakthöhe vollständig von dem Durchmesser der Lotkugeln entkoppelt werden. Jedoch hat dieser Lösungsansatz den Nachteil, dass er technisch aufwendig und kostenintensiv ist und nicht das vielfältige Angebot an preiswerten Lotkugelvarianten, die auf dem Fertigungssektor von Halbleiterbauteilen zur Verfügung stehen, nutzt.
  • Aus der Druckschrift US 5,956,606 ist eine elektrische Verbindungsstruktur bekannt, für die zwei Lotkugeln zwischen zwei zu verbindenden Komponenten angeordnet sind, wozu die Lotkugeln über eine niedrig schmelzende Lotpaste aufeinander gestapelt werden. Die Lotkugeln müssen dazu einen höheren Schmelzpunkt aufweisen, als die Lotpaste.
  • Eine derartige Verbindungsstruktur hat den Nachteil, dass die zwei Lotkugeln des Verbindungselementes über Grenzflächen einer Lotpaste elektrisch in Verbindung stehen, was sowohl den Nachteil der Ausbildung zusätzlicher Kontaktübergangswiderstände zwischen Lotmaterial und Material der Lotpaste hat, als auch den Nachteil einer Einschränkung in der Wahl der Materialien der Lotkugeln, zumal als Material der Lotkugeln, gemäß US 5,956,606 ausschließlich Material verwendet werden muss, dass einen deutlich höheren Schmelzpunkt als das Material der Lotpaste aufweist.
    •
  • Aufgabe der Erfindung ist es, ein Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln als Verbindungselemente anzugeben, bei denen die Höhe der Verbindungselemente größer ist, als der Außendurchmesser der Lotkugeln, wobei ein derartiges Verbindungselement die Nachteile und Einschränkungen im Stand der Technik überwinden soll, eine kostengünstige Fertigung ermöglichen soll, und sowohl als Außenkontakt, als auch als Verbindungselement in Halbleiterbauteilstapeln einsetzbar sein soll.
  • Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein Halbleiterbauteil mit einem Verdrahtungssubstrat, Lotkugeln und einer Kunststoffgehäusemasse geschaffen, wobei die Kunststoffgehäusemasse auf dem Verdrah tungssubstrat angeordnet ist und eine Profilierung aufweist. Die Oberseite der Kunststoffgehäusemasse weist zwei Bereiche auf, einen ersten Bereich, in dem die Kunststoffgehäusemasse eine größere Höhe aufweist, als in einem zweiten Bereich. Die Lotkugeln sind in dem zweiten Bereich derart angeordnet und von Kunststoffgehäusemasse umhüllt, dass die Lotkugeln mit einem Kugelabschnitt als Sockelkontaktfläche aus der Kunststoffgehäusemasse in dem zweiten Bereich herausragen.
  • Dieses Halbleiterbauteil hat den Vorteil, dass es als Basishalbleiterbauteil für Halbleiterbauteilstapel dienen kann. Ein weiterer Vorteil dieses Halbleiterbauteils ist es, dass keinerlei besondere Maßnahmen, wie eine Abscheidung von Metallsockeln oder ein Laserbohren durch die Kunststoffgehäusemasse erfolgen muss, um Sockelkontaktflächen auf der profilierten Oberseite der Kunststoffgehäusemasse herzustellen. Es werden somit auf einfache und preiswerte Weise Durchkontakte durch die Kunststoffgehäusemasse geschaffen, die ein Stapeln eines weiteren Halbleiterbauteils zu einem Halbleitermodul ermöglichen.
  • Ein weiterer Aspekt der Erfindung betrifft somit ein Halbleiterbauteil mit einem Modul aus gestapelten Halbleiterbauelementen mit mindestens einem Basishalbleiterbauelement und einem gestapelten Halbleiterbauelement. Dazu weist das gestapelte Halbleiterbauelement auf seiner Unterseite Außenkontakte auf. Das Basishalbleiterbauelement weist eine profilierte Gehäusemasse auf einem Verdrahtungssubstrat auf, wobei die Oberseite der Kunststoffgehäusemasse zwei Bereiche besitzt, einen ersten Bereich, in dem die Kunststoffgehäusemasse eine größere Höhe als in einem zweiten Bereich aufweist.
  • In dem zweiten Bereich sind Lotkugeln derart in der Kunststoffgehäusemasse angeordnet, dass die Lotkugeln mit einem Kugelabschnitt als Sockelkontaktfläche aus der Kunststoffgehäusemasse in dem zweiten Bereich herausragen. Die Außenkontaktkugeln des gestapelten Halbleiterbauelements sind in Anzahl und Anordnung den Sockelkontaktflächen angepasst und stoffschlüssig und elektrisch leitend mit ihnen verbunden.
  • Ein derartiges Modul ist kostengünstig herstellbar, zumal die Überbrückung des Zwischenraums zwischen dem gestapelten Halbleiterbauelement und dem Basishalbleiterbauelement durch das Stapeln von zwei Lotkugeln auf einfache Weise realisiert werden kann.
  • Vorzugsweise sind der Halbleiterchip und/oder der Halbleiterchipstapel in einem zentralen Bereich des Verdrahtungssubstrats angeordnet, der somit den ersten Bereich bildet. Die aus der Kunststoffgehäusemasse mit einem Kugelabschnitt herausragenden Lotkugeln sind dann entsprechend in Randbereichen angeordnet, welche den zweiten Bereich der profilierten Oberseite der Kunststoffgehäusemasse bilden. Jedoch kann alternativ der zweite Bereich auch eine zentrale Vertiefung in der Oberseite der Kunststoffgehäusemasse oder eine seitliche Stufung darstellen.
  • In einer bevorzugten Ausführungsform der Erfindung weist das Verdrahtungssubstrat des Halbleiterbauteils eine Oberseite mit einer oberen Verdrahtungsstruktur und eine der Oberseite gegenüberliegende Unterseite mit einer unteren Verdrahtungsstruktur auf. Die untere Verdrahtungsstruktur weist Außenkontaktflächen auf, auf denen Außenkontakte angeordnet sind. Die obere Verdrahtungsstruktur trägt mindestens einen Halbleiterchip und/oder einen Halbleiterchipstapel in einem zentralen Bereich und weist im Randbereich der oberen Verdrahtungsstruktur Kontaktanschlussflächen mit Lotkugeln für die Sockelkontaktflächen auf. Dabei sorgen Durchkontakte durch das Verdrahtungssubstrat für eine elektrische Verbindung zwischen der oberen Verdrahtungsstruktur und der unteren Verdrahtungsstruktur. Mit den Lotkugeln auf der Oberseite des Verdrahtungssubstrats, die in die Kunststoffgehäusemasse eingebettet sind, werden die oben erwähnten Sockelkontaktflächen in vorteilhafter Weise in den Randbereichen zur Verfügung gestellt.
  • Für ein Halbleitermodul weist vorzugsweise das gestapelte Halbleiterbauelement ein Verdrahtungssubstrat mit einer Unterseite mit einer unteren Verdrahtungsstruktur und mit einer Oberseite mit einer oberen Verdrahtungsstruktur auf, wobei auf der Oberseite mindestens ein Halbleiterchip oder ein Halbleiterchipstapel angeordnet sind. Dieser mindestens ein Halbleiterchip bzw. Halbleiterchipstapel ist über entsprechende innere Verbindungselemente und über die Verbindungselemente aus zwei gestapelten Lotkugeln in den Randbereichen mit den mindestens einem Halbleiterchip bzw. Halbleiterchipstapel des Basishalbleiterbauelements elektrisch verbunden.
  • Somit ergeben sich in dem Modul kurze Signalverbindungsleitungen über die entsprechende Verbindungselemente aus gestapelten Lotkugeln. Diese elektrischen Verbindungen können über Durchkontakte durch das Verdrahtungssubstrat bis zur Unterseite des Halbleiterbauteils, die von der unteren Verdrahtungsstruktur gebildet wird weitergeführt werden. Als Außenkontakte des Halbleiterbauteils können Lotkugeln eingesetzt werden. Anstelle von Lotkugeln kann das Halbleiterbauteil als Außenkontakte auch chemisch oder galvanisch auf Außenkontaktflächen der unteren Verdrahtungsstruktur abgeschiedene so ckelförmige Außenkontakte aufweisen. Diese sind als oberflächenmontierbares Außenkontakte von Vorteil.
  • Weiterhin ist es vorgesehen, dass der mindestens eine Halbleiterchip des Halbleiterbauteils Flipchip-Kontakte aufweist, die mit Kontaktanschlussflächen der oberen Verdrahtungsstruktur elektrisch verbunden sind. Derartige Halbleiterchips, die im zentralen Bereich Flipchip-Kontakte aufweisen, haben den Vorteil, dass auf ihren Rückseiten ein weiteres Halbleiterchip mit seiner Rückseite stoffschlüssig aufgebracht werden kann, sodass ein Chipstapel entsteht, der neben den Flipchip-Kontakten als innere Verbindungselemente auch noch Bonddrahtverbindungen zwischen Kontaktflächen der Oberseite des gestapelten Halbleiterchips und entsprechenden Kontaktanschlussflächen des Verdrahtungssubstrats aufweisen kann. Dieses Halbleiterbauteil hat den Vorteil, dass das Aufbringen der Lotkugeln, die aus der Kunststoffgehäusemasse herausragen sollen, in einem gemeinsamen Auflötprozess, auch "Reflow-Prozess" genannt, mit dem Aufbringen der Flipchip-Kontakte durchgeführt werden kann.
  • Bei einer alternativen Lösung ist der mindestens eine Halbleiterchip mit seiner Rückseite auf der oberen Verdrahtungsstruktur angeordnet und auf seiner aktiven Oberseite weist er Kontaktflächen auf, die über Bonddrahtverbindungen mit Kontaktanschlussflächen der oberen Verdrahtungsstruktur elektrisch in Verbindung stehen. Eine derartige Montage von mindestens einem Halbleiterchip mit seiner Rückseite auf der oberen Verdrahtungsstruktur hat den Vorteil, dass weitere Halbleiterchips auf diesem Halbleiterchip gestapelt werden können, so lange ihre Rückseiten in ihrer flächigen Erstreckung kleiner sind, als die Rückseiten des darunter angeordneten Halbleiterchips.
  • Bei dieser Bauform eines Halbleiterchipstapels, der einer Stufenpyramide ähnelt, können in den Randbereichen der Oberseiten der gestapelten Halbleiterchips jeweils entsprechende Kontaktflächen für Bonddrahtverbindungen zum Verdrahtungssubstrats vorteilhaft zur Verfügung gestellt werden. Bei einer Chipstapelkombination aus einem Halbleiterchip mit Flipchip-Kontakten und einem Halbleiterchip mit Bonddrahtverbindungen als innere Verbindungselemente, ergibt sich der Vorteil, dass die Flipchip-Kontakte unmittelbar auf der Verdrahtungsstruktur fixiert werden können, und lediglich der gestapelte Halbleiterchip über Bonddrahtverbindungen mit dem Verdrahtungssubstrat zu verbinden ist.
  • Das Material der Lotkugeln kann die unterschiedlichsten Zusammensetzungen aufweisen. In einer bevorzugten Ausführungsform der Erfindung weisen die Lotkugeln identisches Lotmaterial auf, sodass beide Lotkugeln aufschmelzen, jedoch die in Kunststoffgehäusemasse eingebettete Lotkugel behält ihre Form vollständig bei und geht eine metallische Verbindung über die frei zugängliche Sockelkontaktfläche mit der darauf aufgebrachten Lotkugel ein. Bei anderen Lotkugeln wird lediglich eine äußere Hülle aufgeschmolzen oder mit Hilfe einer Lotpaste elektrisch miteinander verbunden. Derartige Lotkugeln können einen Polymerkern aufweisen, der von einer metallischen Hülle umgeben ist.
  • Lotkugeln mit derartigen Polymerkernen haben den Vorteil, dass sie Scherspannungen zwischen den zu stapelnden Halbleiterbauelementen dämpfen. Weitere bevorzugte Lotkugeln weisen einen hochschmelzenden metallischen Kern und ein niedrig schmelzendes Lotmaterial als Hülle der Lotkugeln auf, so dass ein Zusammenschmelzen der Beschichtungen der Lotkugeln beim Stapeln von Halbleiterbauelementen auftritt. Bei einer anderen Kombination zwischen Lotkugel des Basishalbleiterbauelements und Lotkugel des gestapelten Halbleiterbauelements wird der Schmelzpunkt so gewählt, dass der Schmelzpunkt des Basishalbleiterbauelements niedriger ist, als der Schmelzpunkt der Lotkugeln des zu stapelnden Halbleiterbauelements, so dass eine hohe Formstabilität für die Lotkugel des gestapelten Halbleiterbauelements gegeben ist.
  • Eine bevorzugte Kombination aus unterschiedlich schmelzenden Lotmaterialien sieht vor, dass die Lotkugeln der Sockelkontaktflächen eine SnPbAg-Metalllegierung und die Außenkontaktkugeln des gestapelten Halbleiterbauelements eine SnAgCu-Metalllegierung aufweisen. Somit wird zuerst die Lotkugel in der Kunststoffgehäusemasse geschmolzen und auf die schmelzflüssige Sockelkontaktfläche kann dann die Außenkontaktkugel des gestapelten Halbleiterbauteils für einen Halbleiterchipstapel aufgebracht werden.
  • Ein Verfahren zur Herstellung mehrerer Halbleiterbauteile mit Verdrahtungssubstraten und Lotkugeln weist die nachfolgenden Verfahrensschritte auf.
  • Zunächst wird ein Nutzen mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen auf einem Verdrahtungssubstrat hergestellt. Der Nutzen weist in den Halbleiterbauteilpositionen eine obere Verdrahtungsstruktur auf der Oberseite des Verdrahtungssubstrats und eine unteren Verdrahtungsstruktur auf der Unterseite des Verdrahtungssubstrats auf. In den Halbleiterbauteilpositionen ist mindestens ein Halbleiterchip oder ein Halbleiterchipstapel in einem ersten Bereich der Verdrahtungsstruktur angeordnet. Auf dem zweiten Bereich sind Kontaktanschlussflächen zum Aufbringen von Lotkugeln und/oder Kontaktanschlussflächen zum Anbringen von Verbindungselementen angeordnet.
  • Derartige innere Verbindungselemente werden nun zwischen Kontaktflächen der Oberseite des mindestens einen Halbleiterchips und Kontaktanschlussflächen der oberen Verdrahtungsstruktur fixiert. Danach werden in den Randbereichen Lotkugeln auf Kontaktanschlussflächen der oberen Verdrahtungsstruktur in den Halbleiterbauteilpositionen aufgebracht. Zum Verpacken dieses Nutzens in eine Kunststoffgehäusemasse mit profilierter Oberseite wird eine zweiteilige Moldform mit einer unteren und einer oberen Moldform bereitgestellt. Die untere Moldform weist zur Aufnahme des Nutzens eine Fläche auf, die in ihrer flächigen Erstreckung dem Verdrahtungssubstrat des Nutzen entspricht. Die obere Moldform weist eine profilierte Innenwand auf, die der Profilierung der Oberseite des zu profilierenden Halbleiterbauteils in den Halbleiterbauteilpositionen angepasst ist.
  • Zunächst wird eine nachgiebige, plastisch verformbare Folie auf die Innenwand der oberen Moldform unter Anpassung der Folie an die Profilierung der Innenwand angebracht. Danach wird der Nutzen auf die untere Moldform eingebracht. Beim Schließen der Moldform bilden sich erste Kavitäten in den Halbleiterbauteilpositionen aus, in denen die Halbleiterchips und/oder die Halbleiterchipstapel angeordnet sind. Diese Kavitäten haben einen größeren Abstand zwischen der unteren und der oberen Moldform als der Abstand in den übrigen zweiten Bereichen der Halbleiterbauteilpositionen, in denen die Lotkugeln angeordnet sind, wobei sich die Lotkugeln beim Schließen der Moldform bis zu einem Kugelabschnitt in die Folie einprägen.
  • Das Abdecken der Innenwand der oberen Moldform durch eine Folie kann durch Anlegen von Vakuum an die Innenwand der oberen Moldform hergestellt werden. Beim anschließenden Füllen der Moldkavitäten mit Kunststoffgehäusemasse bleibt dadurch ein Teil der Lotkugeln von der Kunststoffgehäusemasse unbenetzt und kann später als Sockelkontaktfläche dienen.
  • Nach dem Schließen der Moldform erfolgt ein Auffüllen der Abstände und Kavitäten mit einer Kunststoffgehäusemasse unter Bildung von nicht von Kunststoffgehäusemasse benetzten Sockelkontaktflächen der Lotkugelabschnitte in den zweiten Bereichen der Halbleiterbauteilpositionen. Danach wird die Moldform entfernt, der Nutzen entnommen und in einzelne Halbleiterbauteile mit profilierter Kunststoffgehäusemasse aufgetrennt.
  • Anstelle eines derartigen Spritzgussverfahrens ist es auch möglich, zunächst eine pastöse Kunststoffgehäusemasse auf das Verdrahtungssubstrat mit Halbleiterchips, mit beispielsweise einer Spritze dosiert, aufzutragen. Danach wird das Verdrahtungssubstrat mit Kunststoffgehäusemasse in eine vorgeheizte Form, die der obigen Moldform entspricht, eingelegt, wobei die Formgebung der Kunststoffgehäusemasse durch Schließen der Form beim sogenannten "Kompressions-Molden" erfolgt.
  • Diese Verfahren haben den Vorteil, dass mit einem Spritzgussprozess oder einem Kompressions-Molden Durchkontakte durch eine Kunststoffgehäusemasse hindurch gebildet werden, die einen Strompfad von der Unterseite des Verdrahtungssubstrats und damit der Unterseite des Halbleiterbauteils zu der Oberseite der Kunststoffgehäusemasse ermöglichen. Durch die in die Moldform eingelegte, nachgiebige, plastisch verformbare Folie, in die sich Kugelabschnitte der Lotkugeln einprägen können, werden gleichzeitig Sockelkontaktflächen geschaffen, auf denen Halbleiterbauteile mit entsprechenden Außenkontaktkugeln gestapelt werden können. Auch sind die Sockelkontaktflächen geeignet, um spezielle Tests an dem Halbleiterbauteil durchzuführen, bevor eine Weiterverarbeitung erfolgt.
  • In einer weiteren Durchführung des Verfahrens werden nach dem Entfernen der Moldform und vor dem Auftrennen des Nutzens Lotkugeln als Außenkontakte auf Außenkontaktflächen einer unteren Verdrahtungsstruktur des Verdrahtungssubstrats aufgebracht. Andererseits können für eine andere Form von Außenkontakten nach dem Entfernen der Moldform und vor dem Auftrennen des Nutzens Außenkontaktsockel als Außenkontakte auf den Außenkontaktflächen einer unteren Verdrahtungsstruktur des Verdrahtungssubstrats durch chemische oder galvanische Abscheidung hergestellt werden. Je nach Erfordernis ist es auch möglich, die Außenkontakte nach dem Auftrennen des Nutzens in einzelne Halbleiterbauteile mit profilierten Kunststoffgehäusemassen auf die Unterseite des Halbleiterbauteils in Form von Lotkugeln oder Außenkontaktsockeln aufzubringen.
  • Um ein Halbleiterbauteil mit einem Modul aus gestapelten Halbleiterbauelementen mit mindestens einem Basishalbleiterelement und einem gestapelten Halbleiterelement herzustellen, bedarf es der zusätzlichen nachfolgenden Verfahrensschritte. Zunächst wird als Basishalbleiterbauelement ein Halbleiterbauteil hergestellt, wie es mit den obigen Verfahrensschritten möglich ist. Außerdem wird ein zu stapelndes Halbleiterbauelement mit Außenkontaktkugeln, deren Anzahl und Anordnung der Sockelkontaktflächen der Lotkugeln in den Randbereichen des Basishalbleiterbauteils entspricht, hergestellt.
  • Als nächster Schritt wird das zu stapelnde Halbleiterbauelement mit seinen Außenkontaktkugeln auf die Sockelkontaktflächen der Lotkugeln in den Randbereichen des Basishalbleiterbauelements ausgerichtet und schließlich werden die Außenkontaktkugeln des zu stapelnden Halbleiterbauelements mit den Lotkugeln auf der Oberseite des Basishalbleiterbauelements zu Verbindungselementen eines Moduls stoffschlüssig verbunden, wobei diese Verbindungselemente vorteilhafterweise einen größeren Abstand überwinden, als es mit dem Durchmesser einer einzelnen Lotkugel möglich ist.
  • Um gleichzeitig mehrere Halbleiterbauteile mit einem Modul aus gestapelten Halbleiterbauelementen herzustellen wird zunächst ein Nutzen aus Basishalbleiterbauelementen und ein weiterer Nutzen aus zu stapelnden Halbleiterbauelementen hergestellt, und danach können die beiden Nutzen in einzelne Halbleiterbauelemente aufgetrennt werden und anschließend die Halbleiterbauelemente, wie oben beschrieben, zu Modulen gestapelt werden.
  • In einer alternativen Durchführung des Verfahrens können vor dem Auftrennen der Nutzen zu einzelnen Halbleiterbauelementen diese Nutzen gestapelt werden, und der Zwischenraum zwischen den gestapelten Nutzen mit einer Kunststoffmasse aufgefüllt werden und dann erst anschließend die gestapelten Nutzen zu Modulen aus gestapelten Halbleiterbauteilen getrennt werden. Dieses Verfahren erfordert zwar einen weiteren Verarbeitungsschritt zum Aufbringen einer Kunststoffgehäusemasse zwischen den gestapelten Halbleiterbauelementen, jedoch ergibt sich nach dem Auftrennen der gestapelten Nutzen ein kompaktes und durch Kunststoffgehäusemasse allseits geschütztes Modul für die Halbleitertechnik. Dieser weitere Verarbeitungsschritt kann durch Dispension eines flüssigen Epoxidharzes, durch Spritzgießen in einer weiteren Spritzgussform oder durch ein Kompressions-Molden vorzugsweise durchgeführt werden.
  • Zusammenfassend ist festzustellen, dass diese Erfindung das Problem der Überbrückung von großen Abständen mittels Einsatz von Lotkugeln in Kombination mit einer profilierten Kunststoffgehäusemasse löst. Der Vorteil ist, dass untere Lotkugeln in eine Kunststoffgehäusemasse während eines Spritzgussprozesses eingebettet werden, so dass keine weiteren Prozessschritte in dem Verfahren erforderlich sind, um Durchkontaktierungen durch eine Kunststoffgehäusemasse zu schaffen.
    •
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil, einer ersten Ausführungsform der Erfindung;
  • 2 bis 12 zeigen schematische Querschnitte durch Komponenten bei der Herstellung eines Halbleiterbauteils gemäß 1;
  • 2 zeigt einen schematischen Querschnitt durch ein Verdrahtungssubstrat zur Herstellung eines Halbleiterbauteils gemäß 1;
  • 3 zeigt einen schematischen Querschnitt durch das Verdrahtungssubstrat gemäß 2 nach Aufbringen eines Halbleiterchips;
  • 4 zeigt einen schematischen Querschnitt durch das Verdrahtungssubstrat gemäß 3 nach Aufbringen eines gestapelten Halbleiterchips auf dem Halbleiterchip gemäß 3;
  • 5 zeigt einen schematischen Querschnitt durch das Verdrahtungssubstrat mit Chipstapel gemäß 4 nach Anbringen von inneren Verbindungselementen;
  • 6 zeigt einen schematischen Querschnitt durch das Verdrahtungssubstrat mit Chipstapel gemäß 5 nach Aufbringen von Lotkugeln auf die Oberseite des Verdrahtungssubstrats;
  • 7 zeigt eine Prinzipskizze einer zweiteiligen Moldform mit eingelegtem Verdrahtungssubstrat;
  • 8 zeigt eine Prinzipskizze nach Schließen der Moldform gemäß 7;
  • 9 zeigt einen schematischen Querschnitt durch eine geschlossene zweiteilige Moldform nach Einbringen eines Verdrahtungssubstrats gemäß 6;
  • 10 zeigt eine schematische Draufsicht auf eine Moldform mit in Zeilen und Spalten angeordneten Kavitäten für Halbleiterbauteilpositionen;
  • 11 zeigt einen schematischen Querschnitt durch ein einzelnes Halbleiterbauteil nach Entnehmen aus einer Moldform und nach Auftrennen des Nutzens;
  • 12 zeigt einen schematischen Querschnitt eines einzelnen Halbleiterbauteils nach Aufbringen von Außenkontakten;
  • 13 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil gemäß 12, nach Ausrichten eines gestapelten Halbleiterbauteils;
  • 14 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil gemäß einer zweiten Ausführungsform der Erfindung;
  • 1 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil 1, einer ersten Ausführungsform der Erfindung. Dieses Halbleiterbauteil 1 weist ein Verdrahtungssubstrat 3, Lotkugeln 4 und eine Kunststoffgehäusemasse 5 auf. Die Kunststoffgehäusemasse 5 bildet mit ihrer Oberseite 7 eine Profilierung 6 mit einem zentralen, mittleren Bereich 8, dessen Höhe h1 größer ist, als die Kunststoffgehäusemasse 5 im Randbereich 9 des Halbleiterbauteils 1 mit einer Höhe h2. Im zentralen Bereich 8, in dem die Kunststoffgehäusemasse 5 eine größere Höhe h1 aufweist, ist in diesem Ausführungsbeispiel der Erfindung ein Halbleiterchipstapel 24 in die Kunststoffgehäusemasse 5 eingebettet.
  • Der Halbleiterchipstapel 24 weist einen unteren Halbleiterchip 23 auf, der auf seiner Oberseite 39 Kontaktflächen 38 aufweist, die mit Flipchip-Kontakten 33 verbunden sind. Diese Flipchip-Kontakte 33 sind als innere Verbindungselemente 37 auf Kontaktanschlussflächen 34 einer oberen Verdrahtungsstruktur 18 des Verdrahtungssubstrats 3 angeordnet. Auf der Rückseite 50 des unteren Halbleiterchips 23 ist ein gestapelter Halbleiterchip 35 mit seiner Rückseite 51 fixiert. Dieser gestapelte Halbleiterchip 35 weist auf seiner aktiven Oberseite 39 Kontaktflächen 38 auf, die über innere Verbindungselemente 37, in Form von Bonddrahtverbindungen 40 mit Kon taktanschlussflächen 41 auf der obere Verdrahtungsstruktur 18 des Verdrahtungssubstrats 3 verbunden sind.
  • Im Randbereich 9 des Halbleiterbauelemente 1 mit einer Höhe h2 der Kunststoffgehäusemasse 5, die geringer ist, als die Höhe h1 im zentralen Bereich des Halbleiterbauteils 1, sind Lotkugeln 4 auf Kontaktanschlussflächen 36 der oberen Verdrahtungsstruktur 18 angeordnet, wobei die Höhe h2 der Kunststoffgehäusemasse 5 derart bemessen ist, dass die Lotkugeln 4 mit einem Kugelabschnitt 10 aus der Kunststoffgehäusemasse 5 herausragen und eine Sockelkontaktfläche 11, die frei von Kunststoffgehäusemasse 5 ist, bilden.
  • Diese Lotkugeln 4 sind über die Kontaktanschlussflächen 36 und Durchkontakte 52 durch das Verdrahtungssubstrat 3 hindurch mit Außenkontaktflächen 21 verbunden, die ihrerseits Außenkontakte 22, in Form von Außenkontaktkugeln 16 bzw. Lotkugeln 32 tragen. Somit bilden die Lotkugeln 4 in Zusammenwirken mit den Außenkontaktkugeln 16 eine Durchkontaktierung von der Unterseite 19 des Verdrahtungssubstrats 3 bis zur Oberseite 7 der Kunststoffgehäusemasse 5, die gleichzeitig auch die Oberseite des Halbleiterbauteils 1 ist. Auf einem derartigen Halbleiterbauteil 1 ist es möglich, weitere Halbleiterbauteile zu stapeln, die in ihren Randbereichen in gleicher Anordnung entsprechende Durchkontaktierungen durch die Kunststoffgehäusemasse 5 mittels Lotkugeln 4 und Außenkontaktkugeln 16 aufweisen oder Bauteile zu stapeln, die auf ihrer Unterseite Außenkontakte aufweisen, deren Anordnung den Lotkugeln 4 im Halbleiterbauteil 1 entsprechen.
  • Die 2 bis 12 zeigen schematische Querschnitte durch Komponenten bei der Herstellung eines Halbleiterbauteils 1 gemäß 1. Komponenten mit gleichen Funktionen wie in 1 werden in den 2 bis 12 mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert.
  • 2 zeigt einen schematischen Querschnitt durch ein Verdrahtungssubstrat 3 zur Herstellung eines Halbleiterbauteils 1 gemäß 1. Dieses Verdrahtungssubstrat 3 besteht aus einer isolierenden Platte mit Durchkontakten 52 zwischen einer auf der Oberseite 17 angeordneten oberen Verdrahtungsstruktur 18 und einer auf der Unterseite 19 angeordneten unteren Verdrahtungsstruktur 20. Die untere Verdrahtungsstruktur 20 weist Außenkontaktflächen 21 auf, die von einer Lötstopplackschicht 53 umgeben werden, um ein Ausbreiten von Lotmaterial zu behindern. Die obere Verdrahtungsstruktur 18 weist unterschiedlich große Kontaktanschlussflächen auf, wobei die Kontaktanschlussflächen 36 in Randbereichen 9 für das Aufbringen von Lotkugeln vorgesehen sind und in einem zentralen Bereich 8 einerseits Kontaktanschlussflächen 34 für das Anschließen von Flipchip-Kontakten vorgesehen sind und Kontaktanschlussflächen 41, die für Bonddrahtverbindungselemente reserviert sind.
  • 3 zeigt einen schematischen Querschnitt durch das Verdrahtungssubstrat 3 gemäß 2, nach Aufbringen eines Halbleiterchips 23. Der Halbleiterchip 23 weist auf seiner aktiven Oberseite 39 Kontaktflächen 38 auf, auf denen Flipchip-Kontakte 33 angeordnet sind, mit denen der Halbleiterchip 23 auf Kontaktanschlussflächen 34 der Verdrahtungsstruktur 18 des Verdrahtungssubstrats 3 elektrisch verbunden ist.
  • 4 zeigt einen schematischen Querschnitt durch das Verdrahtungssubstrat 3 gemäß 3, nach Aufbringen eines gestapelten Halbleiterchips 35 auf dem Halbleiterchip 23 gemäß 3. Dieser Halbleiterchip 35 wird mit seiner Rückseite 51 auf der Rückseite 50 des unteren Halbleiterchips 23 aufgebracht und weist auf seiner Oberseite 39 Kontaktflächen 38 auf, die nun frei zugänglich sind.
  • 5 zeigt einen schematischen Querschnitt durch das Verdrahtungssubstrat 3 mit Chipstapel 24 gemäß 4, nach Anbringen von inneren Verbindungselementen 37. Zu den inneren Verbindungselementen 37 gehören auch die Flipchip-Kontakte 33, die bereits mit der oberen Verdrahtungsstruktur 18 über entsprechende Kontaktanschlussflächen 34 verbunden sind, und zusätzlich sind nun auch die Kontaktflächen 38 auf der Oberseite 39 des oberen Halbleiterchips 35 über Bonddrahtverbindungen 40 mit entsprechenden Kontaktanschlussflächen 41 der Verdrahtungsstruktur 18 des Verdrahtungssubstrats 3 verbunden.
  • 6 zeigt einen schematischen Querschnitt durch das Verdrahtungssubstrat 3 mit Chipstapel 24 gemäß 5, nach Aufbringen von Lotkugeln 4 auf die Oberseite 17 des Verdrahtungssubstrats 3. Dazu werden die Lotkugeln 4 auf den vorgesehenen Kontaktanschlussflächen 36 der Verdrahtungsstruktur 18 auf der Oberseite 17 des Verdrahtungssubstrats 3 aufgelötet. Ein Ausbreiten des Lotmaterials wird, wie oben bereits erwähnt, durch die Lötstopplackschicht 53 verhindert.
  • 7 zeigt eine Prinzipskizze einer zweiteiligen Moldform mit eingelegtem Verdrahtungssubstrat 3. Die zweiteilige Moldform weist eine untere Moldform 42 auf, auf der das in 6 gezeigte Verdrahtungssubstrat 3 mit Lotkugeln 4 und Chipstapel 24 angeordnet ist. Ferner weist die zweiteilige Moldform eine obere Moldform 43 auf, die eine profilierte Innenwand 46 aufweist, welche von einer nachgiebigen, plastisch verformbaren Folie 47 bedeckt ist. Die dabei entstehende in nere Oberfläche 54 der Folie 47 entspricht in ihrer Kontur der in 1 gezeigten Oberseite 7 der Kunststoffgehäusemasse 5. Beim Zusammenfahren der Moldform in Pfeilrichtung A prägt sich ein Kugelabschnitt 10 der Lotkugeln 4 auf der unteren Moldform 42 in die nachgiebige, plastisch verformbare Folie 47 ein.
  • 8 zeigt eine Prinzipskizze nach Schließen der Moldform. Dabei bildet sich eine zentrale Kavität 48 im zentralen Bereich 8 aus, deren Höhe h1 größer ist, als die Höhe h2 im Randbereich 9 des Verdrahtungssubstrats 3, sodass ein Kugelabschnitt 10 der Lotkugeln 4 in die Kunststofffolie 47 eingeprägt wird und vor einem Benetzen mit Kunststoffgehäusemasse geschützt wird. In den Zwischenraum zwischen der ersten Moldform 42 und der zweiten Moldform 43 kann die Kunststoffgehäusemasse vorzugsweise mittels eines Spritzgussverfahrens oder mittels eines oben beschriebenen Kompressions-Moldens eingebracht werden.
  • 9 zeigt einen schematischen Querschnitt durch die geschlossene zweiteilige Moldform nach Einbringen eines Verdrahtungssubstrats 3 eines Nutzens 45, der in diesem Ausführungsbeispiel neun Halbleiterbauteilpositionen aufweist. Entsprechend sind in dem Querschnitt der 9 drei Kavitäten 48 zu sehen, deren lichte Höhe h1 größer ist, als die Hohe h2 der umgebenden Bereiche mit Lotkugeln 4. Somit kann gleichzeitig eine Mehrzahl von Halbleiterbauteilen 1 gemäß 1 hergestellt werden.
  • 10 zeigt eine schematische Draufsicht auf eine Moldform mit in Zeilen 55 und Spalten 56 angeordneten Halbleiterbauteilpositionen 44, wobei mit gestrichelten Linien 57 und 58 der Übergang von der Höhe im Bereich der Kavität 48 zu der niedrigen Höhe im übrigen Bereich der oberen Moldform 43.
  • 11 zeigt einen schematischen Querschnitt durch ein einzelnes Halbleiterbauteil 1 nach Entnehmen des Nutzens aus der Moldform und Auftrennen des Nutzens in einzelne Halbleiterbauteile 1. Danach können auf die untere Verdrahtungsstruktur 20 und den dort vorgesehenen Außenkontaktflächen 21 entsprechende Außenkontakte aufgebracht werden.
  • 12 zeigt einen schematischen Querschnitt durch ein einzelnes Halbleiterbauteil 1 nach Aufbringen von Außenkontakten 22 und Außenkontaktkugeln 16 auf die Außenkontaktflächen 21 der unteren Verdrahtungsstruktur 20 des Verdrahtungssubstrats 3. Damit zeigt auch 12 gleichzeitig ein Basishalbleiterbauelement 13 für einen Halbleiterchipstapel oder für ein Modul aus mehreren Halbleiterbauelementen.
  • 13 zeigt einen schematischen Querschnitt durch ein Basishalbleiterbauelement 13, das dem Halbleiterbauteil 1 in 12 entspricht, nach Ausrichten eines zu stapelnden Halbleiterbauelements 14 über den Sockelkontaktflächen 11 der Lotkugeln 4 des Basishalbleiterbauelements 13. Dazu weist das zu stapelnde Halbleiterbauelement 14 auf einer unteren Verdrahtungsstruktur 26 auf seiner Unterseite 15 Außenkontaktkugeln 16 auf, die in Anzahl, Anordnung und Größe an die Lotkugeln 4 mit ihren Sockelkontaktflächen 11 angepasst sind. Nach dem Ausrichten des zu stapelnden Halbleiterbauteils 14 kann dieses in Pfeilrichtung B auf das Basishalbleiterbauelement 13 gesetzt werden und in einem Lötofen werden die beiden Halbleiterbauelemente 13 und 14 zu einem Modul in Form eines Halbleiterelementstapels zu einem neuen Halbleiterbauteil ei ner zweiten Ausführungsform der Erfindung zusammengelötet und elektrisch verbunden.
  • 14 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil 2, gemäß einer zweiten Ausführungsform der Erfindung, wobei dieses Halbleiterbauteil 2 das in 1 gezeigte Halbleiterbauteil 1 als Basishalbleiterbauelement 13 aufweist und ein gestapeltes Halbleiterbauelement 14 besitzt, das mit seinen Außenkontaktkugeln 16 auf die Lotkugeln 4 des Basishalbleiterbauelements 13 aufgelötet ist. Dabei verbleibt ein Zwischenraum 49 der von den Lotkugelstapeln aus Lotkugeln 4 und Außenkontaktkugeln 10 überbrückt wird.
  • Das gestapelte Halbleiterbauelement 14 kann, wie in diesem Beispiel, einen Halbleiterchipstapel 31 aufweisen, wobei in diesem Ausführungsbeispiel der untere Halbleiterchip 30 mit seiner Rückseite 50 auf der oberen Verdrahtungsstruktur 28 auf der Oberseite 29 des Verdrahtungssubstrats 25 angeordnet ist und entsprechende Bondverbindungsdrähte 40 zwischen den Kontaktflächen 38 und der oberen Verdrahtungsstruktur 28 des Verdrahtungssubstrats 25 aufweist.
  • Ein weiterer Halbleiterchip 59 ist mit seiner Rückseite 51 auf dem Halbleiterchip 30 des Halbleiterchipstapels 31 angeordnet, wobei die Kontaktflächen 38 des gestapelten Halbleiterchips 59 ebenfalls über Bonddrahtverbindungen 40 mit entsprechenden Kontaktanschlussflächen 60 auf der Oberseite 29 des Verdrahtungssubstrats 25 verbunden sind. Außerdem zeigt dieser Querschnitt durch die gestapelten Halbleiterbauelemente 13 und 14, dass die Kontaktflächen 38 des Halbleiterchipstapels 31 mit den Außenkontaktkugeln 16 auf der Unterseite 19 des hier gezeigten Halbleitermoduls 12 verbunden sind.
    • 1
    Halbleiterbauteil (erste Ausführungsform)
    2
    Halbleiterbauteil (zweite Ausführungsform)
    3
    Verdrahtungssubstrat
    4
    Lotkugeln
    5
    Kunststoffgehäusemasse
    6
    Profilierung der Kunststoffgehäusemasse
    7
    Oberseite der Kunststoffgehäusemasse
    8
    erster Bereich
    9
    zweiter Bereich
    10
    Kugelabschnitt
    11
    Sockelkontaktfläche
    12
    Halbleitermodul
    13
    Basishalbleiterbauelement
    14
    gestapeltes Halbleiterbauelement
    15
    Unterseite des gestapelten Halbleiterbauelements
    16
    Außenkontaktkugeln des gestapelten Halbleiterbauelements
    17
    Oberseite des Verdrahtungssubstrats
    18
    obere Verdrahtungsstruktur
    19
    Unterseite des Verdrahtungssubstrats
    20
    untere Verdrahtungsstruktur
    21
    Außenkontaktfläche des Halbleiterbauteils
    22
    Außenkontakte
    23
    Halbleiterchip
    24
    Halbleiterchipstapel
    25
    Verdrahtungssubstrat des gestapelten Halbleiterbauteils
    26
    Unterseite des Verdrahtungssubstrats des gestapelten
    Halbleiterbauteils
    27
    Untere Verdrahtungsstruktur des Verdrahtungssubstrats
    des gestapelten Halbleiterbauteils
    28
    obere Verdrahtungsstruktur des Verdrahtungssubstrats des
    gestapelten Halbleiterbauteils
    29
    Oberseite des Verdrahtungssubstrats des gestapelten
    Halbleiterbauteils
    30
    Halbleiterchip des gestapelten Halbleiterbauteils
    31
    Halbleiterchipstapel des gestapelten Halbleiterbauteils
    32
    Lotkugeln der Außenkontakte
    33
    Flipchip-Kontakte
    34
    Kontaktanschlussflächen für Flipchipkontakte
    35
    gestapelter Halbleiterchip (Basis)
    36
    Kontaktanschlussflächen für Lotkugeln
    37
    innere Verbindungselement
    38
    Kontaktflächen der oberen Verdrahtungsstruktur des Ver
    drahtungssubstrats (des gestapelten Halbleiterchips)
    (Basis)
    39
    Oberseite des Halbleiterchips (Basis)
    40
    Bonddrahtverbindung (Basis)
    41
    Kontaktanschlussfläche für Bonddrähte (Basis)
    42
    untere Moldform
    43
    obere Moldform
    44
    Halbleiterbauteilposition
    45
    Nutzen
    46
    profilierte Innenwand
    47
    Folie
    48
    zentrale Kavität
    49
    Zwischenraum
    50
    Rückseite eines Halbleiterchips
    51
    Rückseite eines Halbleiterchips
    52
    Durchkontakt
    53
    Lötstopplackschicht
    54
    Innenfläche der Folie
    55
    Zeilen
    56
    Spalten
    57
    gestrichelte Linie
    58
    gestrichelte Linie
    59
    gestapelten Halbleiterchip
    60
    Kontaktanschlussflächen von Bonddrahtverbindungselemen
    ten
    A
    Pfeilrichtung
    B
    Pfeilrichtung
    h1
    Höhe der Kunststoffgehäusemasse im zentralen Bereich
    h2
    Höhe der Kunststoffgehäusemasse im Randbereich

Claims (28)

  1. Halbleiterbauteil mit einem Verdrahtungssubstrat (3), Lotkugeln (4) und einer Kunststoffgehäusemasse (5), wobei die Kunststoffgehäusemasse (5) auf dem Verdrahtungssubstrat (3) angeordnet ist und eine Profilierung (6) aufweist, wobei die Oberseite der Kunststoffgehäusemasse (5) zwei Bereiche aufweist, einen ersten Bereich (8), in dem die Kunststoffgehäusemasse (5) eine größere Höhe (h1) als in einem zweiten Bereich (9) aufweist, und wobei Lotkugeln (4) in dem zweiten Bereich (9) derart von Kunststoffgehäusemasse (5) umhüllt sind, dass die Lotkugeln (4) mit einem Kugelabschnitt (10) als Sockelkontaktflächen (11) aus der Kunststoffgehäusemasse (5) in einem zweiten Bereich (9) herausragen.
  2. Halbleiterbauteil mit einem Modul (12) aus gestapelten Halbleiterbauelementen (13, 14) mit mindestens einem Basishalbleiterbauelement (13) und einem gestapelten Halbleiterbauelement (14), das auf seiner Unterseite (15) Außenkontaktkugeln (16) aufweist, und wobei das Basishalbleiterbauelement (13) ein Verdrahtungssubstrat (3), Lotkugeln (4) und eine Kunststoffgehäusemasse (5) aufweist und wobei die Kunststoffgehäusemasse (5) auf dem Verdrahtungssubstrat (3) angeordnet ist und eine Profilierung (6) aufweist, und wobei die Oberseite (7) der Kunststoffgehäusemasse (5) zwei Bereiche aufweist, einen ersten Bereich (8), in dem die Kunststoffgehäusemasse (5) eine größere Höhe (h1) als in einem zweiten Bereich (9) aufweist, und wobei Lotkugeln (4) in dem zweiten Bereich (9) derart von Kunststoffgehäusemasse (5) umhüllt sind, dass die Lotkugeln (4) mit einem Kugelabschnitt (10) als Sockelkontaktflächen (11) aus der Kunststoffge häusemasse (5) im zweiten Bereich (9) herausragen, und wobei die Außenkontaktkugeln (16) des gestapelten Halbleiterbauelements (14) in Anzahl und Anordnung den Sockelkontaktflächen (11) angepasst und stoffschlüssig und elektrisch leitend mit ihnen verbunden sind.
  3. Halbleiterbauteil nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass das Halbleiterbauteil als ersten Bereich (8) einen zentralen Bereich aufweist, der von einem Randbereich als zweitem Bereich (9) mit aus der Kunststoffgehäusemasse (5) herausragenden Sockelkontaktflächen (11) umgeben ist.
  4. Halbleiterbauteil nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass das Halbleiterbauteil als ersten Bereich (8) einen Randbereich aufweist, der einen zentralen zweiten Bereich (9) mit aus der Kunststoffgehäusemasse (5) herausragenden Sockelkontaktflächen (11) umgibt.
  5. Halbleiterbauteil nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass das Verdrahtungssubstrat (3) des Halbleiterbauteils (1) eine Oberseite (17) mit einer oberen Verdrahtungsstruktur (18) und eine der Oberseite (17) gegenüberliegende Unterseite (19) mit einer unteren Verdrahtungsstruktur (20) aufweist, und wobei auf Außenkontaktflächen (22) der unteren Verdrahtungsstruktur (20) Außenkontakte (22) angeordnet sind und auf der oberen Verdrahtungsstruktur (18) mindestens ein Halbleiterchip (23) oder ein Halbleiterchipstapel (24) in einem ersten Bereich (8) angeordnet und mit der oberen Verdrahtungsstruktur (18) e lektrisch verbunden sind, und wobei im zweiten Bereich (9) der oberen Verdrahtungsstruktur (18) auf Kontaktanschlussflächen (21) die Lotkugeln (4) für die Sockelkontaktflächen (11) angeordnet sind.
  6. Halbleiterbauteil nach einem der Ansprüche 2 bis 5, dadurch gekennzeichnet, dass das gestapelte Halbleiterbauelement (15) ein Verdrahtungssubstrat (3) mit einer Unterseite (26) mit einer unteren Verdrahtungsstruktur (27) und mit einer Oberseite (28) mit einer oberen Verdrahtungsstruktur (29) aufweist, wobei auf der Oberseite (28) mindestens ein Halbleiterchip (30) oder ein Halbleiterchipstapel (31) angeordnet sind.
  7. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Außenkontakte (22) des Halbleiterbauteils (1) auf der unteren Verdrahtungsstruktur (20) Lotkugeln (32) aufweisen.
  8. Halbleiterbauteil nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Außenkontakte (22) auf Außenkontaktflächen (21) der unteren Verdrahtungsstruktur (20) des Halbleiterbauteils (1) chemisch oder galvanisch abgeschiedene sockelförmige Außenkontakte aufweisen.
  9. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der mindestens einen Halbleiterchip (23) des Halbleiter bauteils (1) Flipchip-Kontakte aufweist, die mit Kontaktanschlussflächen (34) der oberen Verdrahtungsstruktur (18) elektrisch verbunden sind.
  10. Halbleiterbauteil nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass der mindestens eine Halbleiterchip mit seiner Rückseite auf der oberen Verdrahtungsstruktur (18) angeordnet ist und auf seiner aktiven Oberseite Kontaktflächen aufweist, die über Bonddrahtverbindungen mit Kontaktanschlussflächen der oberen Verdrahtungsstruktur (18) elektrisch in Verbindung stehen.
  11. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Halbleiterchipstapel (24) zwei Halbleiterchips aufweist, die mit ihren Rückseiten (23, 27) stoffschlüssig verbunden sind.
  12. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass der Halbleiterchipstapel (24) einen ersten Halbleiterchip (23) mit Flipchip-Kontakten (33) auf seiner Oberseite (36) und einen zweiten Halbleiterchip (37) mit Kontaktflächen (38) auf seiner Oberseite (28) aufweist.
  13. Halbleiterbauteil nach Anspruch 12, dadurch gekennzeichnet, dass der erste Halbleiterchip (23) über seine Flipchip-Kontakte (33) und der zweite Halbleiterchip (37) über Bonddrahtverbindungen (40) mit Kontaktanschlussflächen (41) der oberen Verdrahtungsstruktur (18) elektrisch in Verbindung steht.
  14. Halbleiterbauteil nach einem der Ansprüche 2 bis 13, dadurch gekennzeichnet, dass die aus der Kunststoffgehäusemasse (5) herausragenden Lotkugeln (4) sowohl mit den Außenkontakten (16) des gestapelten Halbleiterbauelements (14), als auch mit den Flipchip-Kontakten (33) sowie mit den Kontaktanschlussflächen (41) für das Drahtbonden verbunden sind.
  15. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die aus der Kunststoffgehäusemasse (5) herausragenden Lotkugeln (4) über die obere Verdrahtungsstruktur (18) des Verdrahtungssubstrats (3) direkt mit den Flipchip-Kontakten (33) und/oder den Bonddrähten 40 über entsprechende Kontaktanschlussflächen (34, 41) der Verdrahtungsstruktur (18) elektrisch in Verbindung stehen.
  16. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass über die aus der Kunststoffgehäusemasse (5) herausragenden Lotkugeln (4) Signale in Verbindung mit den Außenkontaktkugeln (16) durchschleifbar sind.
  17. Halbleiterbauteil nach einem der Ansprüche 2 bis 16, dadurch gekennzeichnet, dass das Halbleiterbauteil Signalpfade aufweist, welche Signale des gestapelten Halbleiterbauteilelements (14) mit Halbleiterchipstapel (31) nach unten zu Außenkontaktkugeln (16) leitet.
  18. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass ein Teil der Lotkugeln (4, 16, 32) metallbeschichtete Polymerkugeln aufweisen.
  19. Halbleiterbauteil nach einem der Ansprüche 2 bis 18, dadurch gekennzeichnet, dass die Lotkugeln (4) der Sockelkontaktflächen (11) und die Außenkontaktkugel (16) des gestapelten Halbleiterbauelements (14) ein Kernmaterial aufweisen, das einen höheren Schmelzpunkt als ein das Kernmaterial umgebendes Lotmaterial aufweist.
  20. Halbleiterbauteil nach einem der Ansprüche 2 bis 17, dadurch gekennzeichnet, dass Lotkugeln (4) der Sockelkontaktflächen (11) und die Außenkontaktkugel (16) des gestapelten Halbleiterbauelements (14) ein Lotmaterial mit gleichem Schmelzpunkt aufweisen.
  21. Halbleiterbauteil nach einem der Ansprüche 2 bis 17, dadurch gekennzeichnet, dass die Lotkugeln (4) der Sockelkontaktflächen (11) ein Metall aufweisen, das einen niedrigeren Schmelzpunkt aufweist, als das Material der Außenkontaktkugeln (16) des gestapelten Halbleiterbauelements (14).
  22. Halbleiterbauteil nach Anspruch 21, dadurch gekennzeichnet, dass die Lotkugeln (4) der Sockelkontaktflächen (11) eine SnPbAg-Metalllegierung und die Außenkontaktkugeln (16) des gestapelten Halbleiterbauelements (14) eine SnAgCu-Metalllegierung aufweisen.
  23. Verfahren zur Herstellung mehrerer Halbleiterbauteile (1) mit Verdrahtungssubstraten (3) und Lotkugeln (4), wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen eines Nutzens (45) mit in Zeilen und Spalten angeordneten Halbleiterbauteilpositionen (44) auf einem Verdrahtungssubstrat (3), wobei der Nutzen (45) in den Halbleiterbauteilpositionen obere Verdrahtungsstrukturen (18) auf der Oberseite (17) des Verdrahtungssubstrats (3) aufweist und untere Verdrahtungsstrukturen (20) auf der Unterseite (19) des Verdrahtungssubstrats (3) aufweist, und wobei in den Halbleiterbauteilpositionen mindestens ein Halbleiterchip (23) oder ein Halbleiterchipstapel (24) in einem ersten Bereich (8) der Verdrahtungsstruktur (18) angeordnet ist, und wobei in einem zweiten Bereich (9) Kontaktanschlussflächen (36) zum Aufbringen von Lotkugeln (4) und/oder Kontaktanschlussflächen (34, 41) zum Anbringen von Verbindungselementen (37) angeordnet sind; – Fixieren von Verbindungselementen (37) zwischen Kontaktflächen (35) der Oberseite (39) des mindestens einen Halbleiterchips (23) und Kontaktanschlussflächen (34, 41) der oberen Verdrahtungsstruktur (18); – Aufbringen und Fixieren von Lotkugeln (4) auf Kontaktanschlussflächen (36) der oberen Verdrahtungs struktur (18) in dem zweiten Bereich (9) der Halbleiterbauteilpositionen; – Bereitstellen einer zweiteiligen Moldform (41) mit einer unteren (42) und einer oberen Moldform (43), wobei die untere Moldform (42) eine Fläche aufweist, die in ihrer flächigen Erstreckung dem Verdrahtungssubstrat (3) des Nutzens (45) entspricht, und wobei die obere Moldform (43) eine profilierte Innenwand (46) aufweist, die der Profilierung der Oberseite (7) des zu bildenden Halbleiterbauteils (1) in den Halbleiterbauteilpositionen (44) entspricht; – Anbringen einer nachgiebigen plastisch verformbaren Folie (47) auf die Innenwand (46) der oberen Moldform (43) unter Anpassung der Folie (47) an die Profilierung der Innenwand (43), – Einbringen des Nutzens (45) auf die untere Moldform (42); – Schließen der Moldform (41) unter Ausbilden einer ersten Kavität (48) in den Halbleiterbauteilpositionen (44) in denen die Halbleiterchips (24) oder Halbleiterchipstapel angeordnet sind, die einen größeren Abstand zwischen unterer (42) und oberer Moldform (43) aufweist, als der Abstand in einer zweiten Kavität der Halbleiterbauteilpositionen (44) in denen die Lotkugeln (4) angeordnet sind, wobei sich die Lotkugeln (4) in der zweiten Kavität bis zu einem Kugelabschnitt (10) in die Folie (47) einprägen; – Auffüllen der Abstände und Kavitäten (48) mit einer Kunststoffgehäusemasse (5) unter Bildung von nicht von Kunststoffgehäusemasse benetzten Sockelkontakt flächen (11) der Lotkugeln (4) in den zweiten Kavitäten der Halbleiterbauteilpositionen (44); – Entfernen der Moldform und Auftrennen des Nutzens in einzelne Halbleiterbauteile mit profilierter Kunststoffgehäusemasse.
  24. Verfahren nach Anspruch 23, dadurch gekennzeichnet, dass nach dem Entfernen der Moldform (41, 42) und vor dem Auftrennen des Nutzens (45) Lotkugeln (4) als Außenkontakte (22) auf Außenkontaktflächen (21) einer unteren Verdrahtungsstruktur (20) des Verdrahtungssubstrats (3) aufgebracht werden.
  25. Verfahren nach Anspruch 23 oder Anspruch 24, dadurch gekennzeichnet, dass nach dem Entfernen der Moldform (41) und vor dem Auftrennen des Nutzens (45) Außenkontaktsockel als Außenkontakte (22) auf Außenkontaktflächen (21) einer unteren Verdrahtungsstruktur (20) des Verdrahtungssubstrats (3) chemisch oder galvanisch abgeschieden werden.
  26. Verfahren nach einem der Ansprüche 23 bis 25, dadurch gekennzeichnet, dass für ein Halbleiterbauteil (2) mit einem Modul aus gestapelten Halbleiterbauelementen (13, 14) mit mindestens einem Basishalbleiterbauelement (13) und einem gestapelten Halbleiterbauelement (14), nachfolgende weitere Verfahrensschritte durchgeführt werden: – Herstellen eines Basishalbleiterbauelements (13) mit den Verfahrenschritten des Anspruchs 17; – Herstellen eines zu stapelnden Halbleiterbauelements (14) mit Außenkontaktkugeln (16), deren An zahl und Anordnung der Anzahl und Anordnung der Sockelkontaktflächen (11) der Lotkugeln (4) in den Randbereichen (9) des Basishalbleiterbauelements (13) entspricht; – Ausrichten des zu stapelnden Halbleiterbauelements (14) mit seinen Außenkontaktkugeln (16) auf den Sockelkontaktflächen (11) der Lotkugeln (4) in den Randbereichen (9) des Basishalbleiterbauelements (13); – stoffschlüssiges Verbinden der Außenkontaktkugeln (16) des zu stapelnden Halbleiterbauelements (14) mit den Lotkugeln (4) auf der Oberseite (7) des Basishalbleiterbauelements (13) zu einem Modul.
  27. Verfahren nach Anspruch 26, dadurch gekennzeichnet, dass zunächst ein Nutzen aus Basishalbleiterbauelementen (13) und ein Nutzen aus zu stapelnden Halbleiterbauelementen (14) hergestellt werden und die beiden Nutzen in einzelne Halbleiterbauelemente (13, 14) aufgetrennt werden und anschließend die Halbleiterbauelemente (13, 14) zu Modulen gestapelt werden.
  28. Verfahren nach Anspruch 26, dadurch gekennzeichnet, dass vor dem Auftrennen der Nutzen zu einzelnen Halbleiterbauelementen (13, 14), die Nutzen gestapelt werden, und der Zwischenraum (49) zwischen den gestapelten Nutzen mit Kunststoffgehäusemasse aufgefüllt wird und anschießend die gestapelten Nutzen zu Modulen aus gestapelten Halbleiterbauelementen (13, 14) getrennt werden.
DE102005050637A 2005-10-20 2005-10-20 Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln sowie Verfahren zur Herstellung des Halbleiterbauteils Ceased DE102005050637A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102005050637A DE102005050637A1 (de) 2005-10-20 2005-10-20 Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln sowie Verfahren zur Herstellung des Halbleiterbauteils

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005050637A DE102005050637A1 (de) 2005-10-20 2005-10-20 Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln sowie Verfahren zur Herstellung des Halbleiterbauteils

Publications (1)

Publication Number Publication Date
DE102005050637A1 true DE102005050637A1 (de) 2006-11-09

Family

ID=37111583

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005050637A Ceased DE102005050637A1 (de) 2005-10-20 2005-10-20 Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln sowie Verfahren zur Herstellung des Halbleiterbauteils

Country Status (1)

Country Link
DE (1) DE102005050637A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101281903B (zh) * 2007-04-04 2011-04-20 日月光半导体制造股份有限公司 多重封装的封装结构
CN102842510A (zh) * 2011-06-21 2012-12-26 意法半导体(格勒诺布尔2)公司 具有封装的电连接元件的半导体器件及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204558B1 (en) * 1998-09-01 2001-03-20 Sony Corporation Two ball bump
US20020068453A1 (en) * 2000-12-06 2002-06-06 Grigg Ford B. Thin flip - chip method
US20030222352A1 (en) * 2002-05-29 2003-12-04 Via Technologies, Inc. Under-bump metallugical structure
US20040212088A1 (en) * 2003-04-28 2004-10-28 Advanced Semiconductor Engineering Inc. Multi-chip package substrate for flip-chip and wire bonding
US20050121764A1 (en) * 2003-12-04 2005-06-09 Debendra Mallik Stackable integrated circuit packaging

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6204558B1 (en) * 1998-09-01 2001-03-20 Sony Corporation Two ball bump
US20020068453A1 (en) * 2000-12-06 2002-06-06 Grigg Ford B. Thin flip - chip method
US20030222352A1 (en) * 2002-05-29 2003-12-04 Via Technologies, Inc. Under-bump metallugical structure
US20040212088A1 (en) * 2003-04-28 2004-10-28 Advanced Semiconductor Engineering Inc. Multi-chip package substrate for flip-chip and wire bonding
US20050121764A1 (en) * 2003-12-04 2005-06-09 Debendra Mallik Stackable integrated circuit packaging

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101281903B (zh) * 2007-04-04 2011-04-20 日月光半导体制造股份有限公司 多重封装的封装结构
CN102842510A (zh) * 2011-06-21 2012-12-26 意法半导体(格勒诺布尔2)公司 具有封装的电连接元件的半导体器件及其制造方法
FR2977076A1 (fr) * 2011-06-21 2012-12-28 St Microelectronics Grenoble 2 Dispositif semi-conducteur a elements de connexion electrique encapsules et son procede de fabrication

Similar Documents

Publication Publication Date Title
DE102004022884B4 (de) Halbleiterbauteil mit einem Umverdrahtungssubstrat und Verfahren zur Herstellung desselben
DE10259221B4 (de) Elektronisches Bauteil mit einem Stapel aus Halbleiterchips und Verfahren zur Herstellung desselben
DE10360708B4 (de) Halbleitermodul mit einem Halbleiterstapel, Umverdrahtungsplatte, und Verfahren zur Herstellung derselben
DE102006005645B4 (de) Stapelbarer Baustein, Bausteinstapel und Verfahren zu deren Herstellung
DE102005043557B4 (de) Verfahren zur Herstellung eines Halbleiterbauteils mit Durchkontakten zwischen Oberseite und Rückseite
DE102006001767B4 (de) Halbleitermodul mit Halbleiterchips und Verfahren zur Herstellung desselben
DE10137184B4 (de) Verfahren zur Herstellung eines elektronischen Bauteils mit einem Kuststoffgehäuse und elektronisches Bauteil
DE10229692A1 (de) Leiterplatte, Mehrchippackung und zugehöriges Herstellungsverfahren
DE102008047416A1 (de) Halbleiteranordnung und Verfahren zur Herstelllung von Halbleiteranordnungen
DE10110203B4 (de) Elektronisches Bauteil mit gestapelten Halbleiterchips und Verfahren zu seiner Herstellung
DE102006016345A1 (de) Halbleitermodul mit diskreten Bauelementen und Verfahren zur Herstellung desselben
WO2006012846A1 (de) Halbleiterbasisbauteil mit verdrahtungssubstrat und zwischenverdrahtungsplatte für einen halbleiterbauteilstapel sowie verfahren zu deren herstellung
EP1620893B1 (de) Verfahren zur herstellung eines nutzens und verfahren zur herstellung elektronischer bauteile mit gestapelten halbleiterchips aus dem nutzen
DE102005025754A1 (de) Halbleitersensorbauteil mit einem Sensorchip und Verfahren zur Herstellung desselben
DE10124970B4 (de) Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung
DE102008058003B4 (de) Verfahren zur Herstellung eines Halbleitermoduls und Halbleitermodul
DE102005051414B3 (de) Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln sowie Verfahren zur Herstellung des Halbleiterbauteils
DE102006024147B3 (de) Elektronisches Modul mit Halbleiterbauteilgehäuse und einem Halbleiterchip und Verfahren zur Herstellung desselben
DE102005050637A1 (de) Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln sowie Verfahren zur Herstellung des Halbleiterbauteils
DE10246101A1 (de) Verfahren zum Herstellen eines Gehäuses für einen Chip mit einer mikromechanischen Struktur
DE19747177C2 (de) Gehäustes Bauelement und Verfahren zu dessen Herstellung
WO2003105222A1 (de) Verfahren zur anschlusskontaktierung von elektronischen bauelementen auf einem isolierenden substrat und nach dem verfahren hergestelltes bauelement-modul
DE102015226137A1 (de) Verfahren zum Herstellen eines Schaltungsbauteils und Schaltungsbauteil
DE102006049476A1 (de) Halbleiterchip, Halbleiterchipstapel und Verfahren zur Stapelmontage von Halbleiterchips
DE10153609C2 (de) Verfahren zur Herstellung eines elektronischen Bauelements mit mehreren übereinander gestapelten und miteinander kontaktierten Chips

Legal Events

Date Code Title Description
OAV Applicant agreed to the publication of the unexamined application as to paragraph 31 lit. 2 z1
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection