CN101281903B - 多重封装的封装结构 - Google Patents

多重封装的封装结构 Download PDF

Info

Publication number
CN101281903B
CN101281903B CN 200710096847 CN200710096847A CN101281903B CN 101281903 B CN101281903 B CN 101281903B CN 200710096847 CN200710096847 CN 200710096847 CN 200710096847 A CN200710096847 A CN 200710096847A CN 101281903 B CN101281903 B CN 101281903B
Authority
CN
China
Prior art keywords
chip
substrate
encapsulating structure
sealing
multiple encapsulation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN 200710096847
Other languages
English (en)
Other versions
CN101281903A (zh
Inventor
李政颖
林千琪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN 200710096847 priority Critical patent/CN101281903B/zh
Publication of CN101281903A publication Critical patent/CN101281903A/zh
Application granted granted Critical
Publication of CN101281903B publication Critical patent/CN101281903B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA

Landscapes

  • Wire Bonding (AREA)

Abstract

一种多重封装的封装结构，包括一第一基板、一第一芯片、一次封装结构、若干个第一焊球以及一第一封胶。该第一基板具有一第一表面以及一第二表面。该第一芯片电性连接至该第一基板的第一表面。该次封装结构包括一第二基板、一第二芯片以及一第二封胶。该等第一焊球位于该第一基板以及该第二基板之间，并连接该第一基板的第一表面以及该第二基板的第二表面，因此可减少一道打线步骤。

Description

多重封装的封装结构
技术领域
本发明涉及一种半导体封装结构，特别是关于一种内含有一次封装结构的封装结构。
背景技术
图1为美国专利第US6838761号所揭示的现有的一种多重封装的封装结构示意图。该多重封装的封装结构1，包括：一第一基板(substrate)11、一第一芯片(chip)12、一第一黏胶(adhesive)13、若干根第一导线(connectingwires)14、一第一封胶(molding compound)15、一次封装结构(sub-package)2、一第三黏胶16、若干根第三导线17、一第三封胶18、一散热片(heat spreader)19以及若干个焊球(solder balls)20。该第一基板11具有一上表面111以及一下表面112。该第一芯片12利用该第一黏胶13黏附于该第一基板11的上表面111。该等第一导线14用于电性连接该第一芯片12与该第一基板11的上表面111。该第一封胶15包覆该第一芯片12、该等第一导线14以及部份该第一基板11的上表面111。该第一封胶15具有一上表面151。
该次封装结构2包括一第二基板21、一第二芯片22、一第二黏胶23、若干根第二导线24以及第二封胶25。该第二基板21具有一上表面211以及一下表面212。该第二芯片22利用该第二黏胶23黏附于该第二基板21的上表面211。该等第二导线24用于电性连接该第二芯片22与该第二基板21的上表面211。该第二封胶25包覆部份该第二芯片22、该等第二导线24以及部份该第二基板21的上表面211。
该次封装结构2叠设(stacked)于该第一封胶15的上表面151上，并且利用该第三黏胶16将该第二基板21的下表面212黏附于该第一封胶15的上表面151上。该第二基板21利用该等第三导线17与该第一基板11的上表面111电性连接。该第三封胶18包覆该次封装结构2、该第一封胶15以及该第一基板11的上表面111。该散热片19具有一散热片本体191以及一支撑部192，该支撑部192由该散热片本体191向外向下延伸，用以支撑该散热片本体191，并且该散热片本体191暴露于该第三封胶18之外。该等焊球20位于该第一基板11的下表面112，用以连接一外界装置。
该现有的多重封装的封装结构1的缺点为：该封装结构1的该第二基板21与该第一基板11之间的电性连接是利用该等第三导线17实现的，而当该次封装结构2黏附于该第一封胶15的上表面151后，该第二基板21的外侧为悬空状态，从而使打线作业变得困难。此外，该第一芯片12是利用该等第一导线14电性连接至该第一基板11的上表面111的，因此该第一芯片12以及该等第一导线14必须先被该第一封胶15包覆后才可以叠上该次封装结构2。这样，不仅增加了一道灌胶(molding)的步骤，并且总高度也会随之提高。
因此，有必要提供一种新颖的并具进步性的多重封装的封装结构，以解决上述问题。
发明内容
本发明的目的在于提供一种多重封装的封装结构，其可减少一道打线步骤，以克服上述现有技术的不足。
为实现上述目的，本发明提供的一种多重封装的封装结构包括：一第一基板、一第一芯片、一次封装结构、若干个第一焊球以及一第一封胶。该第一基板具有一第一表面以及一第二表面。该第一芯片电性连接至该第一基板的第一表面。该次封装结构包括一第二基板、一第二芯片以及一第二封胶。该等第一焊球位于该第一基板以及该第二基板之间，并连接该第一基板的第一表面以及该第二基板的第二表面。该第一封胶包覆该第一芯片、该次封装结构、该等第一焊球以及部份该第一基板的第一表面。
与现有技术相比，由于本发明的该第一基板以及该第二基板是利用该等第一焊球彼此连接的，因此可减少一道打线步骤。
以下结合附图与实施例对本发明作进一步的说明。
附图说明
图1为美国专利第US6838761号所揭示的现有的一种多重封装的封装结构示意图；
图2为本发明多重封装的封装结构的第一实施例的剖视示意图；
图3A至图3F为图2所示第一实施例的制造流程示意图；
图4为本发明多重封装的封装结构的第二实施例的剖视示意图；
图5为本发明多重封装的封装结构的第三实施例的剖视示意图；
图6为本发明多重封装的封装结构的第四实施例的剖视示意图；
图7为本发明多重封装的封装结构的第五实施例的剖视示意图；
图8为本发明多重封装的封装结构的第六实施例的剖视示意图；以及
图9为本发明多重封装的封装结构的第七实施例的剖视示意图。
具体实施方式
有关本发明的详细说明以及技术内容，现就结合附图说明如下：
图2为本发明多重封装的封装结构的第一实施例的剖视示意图。该多重封装的封装结构3包括一第一基板31、一第一芯片32、一次封装结构4、若干个第一焊球33、一第一黏胶34、一第一封胶35以及若干个第二焊球36。该第一基板31具有一第一表面311(上表面)以及一第二表面312(下表面)。该第一芯片32以倒装芯片(flip-chip)方式接合至该第一基板31的第一表面311，该第一芯片32具有一第一表面321(上表面)。该第一芯片32包括但不限于数字芯片、模拟芯片、光学芯片、逻辑芯片、微处理芯片或内存芯片。
该次封装结构4包括一第二基板41、一第二芯片42、一第二黏胶43、若干根第二导线44以及一第二封胶45。该第二基板41具有一第一表面411(上表面)以及一第二表面412(下表面)。该第二芯片42利用该第二黏胶43黏附于该第二基板41的第二表面412。该第二芯片42包括但不限于数字芯片、模拟芯片、光学芯片、逻辑芯片、微处理芯片或内存芯片。该等第二导线44用于电性连接该第二芯片42与该第二基板41的第二表面412。该第二封胶45包覆部份该第二芯片42、该等第二导线44以及部份该第二基板41的第二表面412，该第二封胶45具有一第二表面451(下表面)。
该次封装结构4叠设于该第一芯片32的第一表面321上，并利用该第一黏胶34将该第二封胶45的第二表面451黏附于该第一芯片32的第一表面321。该等第一焊球33位于该第一基板31以及该第二基板41之间，并物理连接及电性连接该第一基板31的第一表面311与该第二基板41的第二表面412。该第一封胶35包覆该第一芯片32、该次封装结构4、该等第一焊球33以及部份该第一基板31的第一表面311。该等第二焊球36形成于该第一基板31的第二表面312，用以连接一外界装置。
由于该第一芯片32以倒装芯片方式接合至该第一基板31的第一表面311，因此可减少一道打线步骤，并且可降低该多重封装的封装结构3的总高度。此外，该第一基板31以及该第二基板41是利用该等第一焊球33彼此连接的，因此又可减少一道打线步骤。
图3A至图3F为图2所示第一实施例的制造流程示意图。首先，参考图3A，提供一第一基板31，该第一基板31具有一第一表面311以及一第二表面312。接着，参考图3B，在该第一基板31的第一表面311上形成若干个第三焊球331，并以倒装芯片方式将一第一芯片32结合于该第一基板31的第一表面311上。该第一芯片32具有一第一表面321。
接着，参考图3C，形成一黏胶34于该第一芯片32的第一表面321上，并且提供一次封装结构4。该次封装结构4需先经过测试，确定其为良品(Good Die)后，再继续后续的封装制程。在本实施例中，该次封装结构4包括一第二基板41、一第二芯片42、一第二黏胶43、若干根第二导线44以及一第二封胶45。该第二基板41具有一第一表面411(上表面)以及一第二表面412(下表面)。该第二芯片42利用该第二黏胶43黏附于该第二基板41的第二表面412。该等第二导线44用于电性连接该第二芯片42与该第二基板41的第二表面412。该第二封胶45包覆部份该第二芯片42、该等第二导线44以及部份该第二基板41的第二表面412，该第二封胶45具有一第二表面451(下表面)。该次封装结构4进一步包括若干个第四焊球332，位于该第二基板41的第二表面412上未被该第二封胶45所覆盖的区域。
接着，参考图3D，将该次封装结构4叠置于该第一芯片32的第一表面321上，利用该黏胶34将该第二封胶45的第二表面451黏附于该第一芯片32的第一表面321，并在该等第三焊球331及该等第四焊球332接触后经过一回焊(reflow)步骤而熔合形成若干个第一焊球33。
接着，参考图3E，形成一第一封胶35，以包覆该第一芯片32、该次封装结构4、该等第一焊球33以及部份该第一基板31的第一表面311。
接着，参考图3F，形成若干个第二焊球36在该第一基板31的第二表面312上，用以连接一外界装置。
图4为本发明多重封装的封装结构的第二实施例的剖视示意图。本实施例的多重封装的封装结构3A与第一实施例的多重封装的封装结构3大致相同，不同处仅在于本实施例的多重封装的封装结构3A多了一个第三芯片37，位于该次封装结构4的该第二基板41的第一表面411上。该第三芯片37利用若干根第一导线38电性连接至该第一基板31的第一表面311。该第三芯片37包括但不限于数字芯片、模拟芯片、光学芯片、逻辑芯片、微处理芯片或内存芯片。
图5为本发明多重封装的封装结构的第三实施例的剖视示意图。本实施例的多重封装的封装结构3B与第一实施例的多重封装的封装结构3大致相同，不同处仅在于本实施例的多重封装的封装结构3B多了一个第三芯片37以及一个间隔物(spacer)39，两者均位于该第一芯片32的第一表面321上，该间隔物(spacer)39的厚度大于该第三芯片37。该第二封胶45的第二表面451黏附于该间隔物39上。该第三芯片37利用若干根第一导线38电性连接至该第一基板31的第一表面311。
图6为本发明多重封装的封装结构的第四实施例的剖视示意图。本实施例的多重封装的封装结构3C与第一实施例的多重封装的封装结构3大致相同，不同处仅在于该次封装结构4中该第二基板41的型式。在本实施例中，该第二基板41进一步包括一开孔413，该第二芯片42位于该开孔413内。此外，本实施例的多重封装的封装结构3C进一步包括一散热片51，其具有一第一表面511(上表面)以及一第二表面512(下表面)，该散热片51的第二表面512贴合于该第二基板41的第一表面411，并且该第二芯片42贴合于该散热片51的第二表面512。较佳地，该散热片51的第一表面511暴露于该第一封胶35之外，以作为散热途径。
图7为本发明多重封装的封装结构的第五实施例的剖视示意图。本实施例的多重封装的封装结构3D与第四实施例的多重封装的封装结构3C大致相同，不同处仅在于本实施例的多重封装的封装结构3D多了一个第三芯片37以及一个间隔物(spacer)39，两者均位于该第一芯片32的第一表面321上，该间隔物(spacer)39的厚度大于该第三芯片37。该第二封胶45的第二表面451黏附于该间隔物39上。该第三芯片37利用若干根第一导线38电性连接至该第一基板31的第一表面311。
图8为本发明多重封装的封装结构的第六实施例的剖视示意图。该多重封装的封装结构6包括一第一基板61、一第一芯片62、一次封装结构7、若干个第一焊球63、一第一黏胶64、一第一封胶65以及若干个第二焊球66。该第一基板61具有一第一表面611(上表面)以及一第二表面612(下表面)。该第一芯片62以倒装芯片方式接合至该第一基板61的第一表面611，该第一芯片62具有一第一表面621(上表面)。该第一芯片62包括但不限于数字芯片、模拟芯片、光学芯片、逻辑芯片、微处理芯片或内存芯片。
该次封装结构7包括一第二基板71、一第二芯片72、一第二黏胶73、若干根第二导线74以及一第二封胶75。该第二基板71具有一第一表面711(上表面)以及一第二表面712(下表面)。该第二芯片72利用该第二黏胶73黏附于该第二基板71的第一表面711。该第二芯片72包括但不限于数字芯片、模拟芯片、光学芯片、逻辑芯片、微处理芯片或内存芯片。该等第二导线74用于电性连接该第二芯片72至该第二基板71的第一表面711。该第二封胶75包覆部份该第二芯片72、该等第二导线74以及部份该第二基板71的第一表面711。
该次封装结构7叠设于该第一芯片62的第一表面621上，并且利用该第一黏胶64将该第二基板71的第二表面712黏附于该第一芯片62的第一表面621。该等第一焊球63位于该第一基板61以及该第二基板71之间，并物理连接及电性连接该第一基板61的第一表面611与该第二基板71的第二表面712。该第一封胶65包覆该第一芯片62、该次封装结构7、该等第一焊球63以及部份该第一基板61的第一表面611。该等第二焊球66形成于该第一基板61的第二表面612，用以连接一外界装置。
图9为本发明多重封装的封装结构的第七实施例的剖视示意图。本实施例的多重封装的封装结构8与第六实施例的多重封装的封装结构6(图8)大致相同，其中相同的元件使用了相同的标号。本实施例的多重封装的封装结构8与第六实施例的多重封装的封装结构6(图8)不同处仅在于，在本实施例中，该第一芯片62以打线方式接合至该第一基板61的第一表面611(上表面)上，即，该第一芯片62以一黏胶67黏附于该第一基板61的第一表面611上，并利用复数条第一导线68电性连接至该第一基板61的第一表面611。较佳地，该第一芯片62上进一步设置有一第三芯片69，该第三芯片69电性连接至该第一基板61以及该第一芯片62。该第三芯片69包括但不限于数字芯片、模拟芯片、光学芯片、逻辑芯片、微处理芯片或内存芯片。
综上所述，与现有技术相比，由于本发明多重封装的封装结构设有若干个第一焊球在该第一基板以及该第二基板之间，用以连接该第一基板的第一表面以及该第二基板的第二表面，因此可减少一道打线步骤。

Claims (11)

1.一种多重封装的封装结构，包括：
一第一基板，具有一第一表面以及一第二表面；
一第一芯片，位于所述第一基板的第一表面，并以倒装芯片方式电性连接至所述第一基板的第一表面；以及
一次封装结构，包括：
一第二基板，具有一第一表面以及一第二表面；
一第二芯片，位于所述第二基板的第二表面，并与所述第二基板电性连接；以及
一第二封胶，包覆所述第二芯片以及部分所述第二基板的第二表面；
其特征在于：所述封装结构进一步包括若干个第一焊球，位于所述第一基板以及所述第二基板之间，并连接所述第一基板的第一表面以及所述第二基板的第二表面；以及一第一封胶，包覆所述第一芯片、所述次封装结构、所述第一焊球以及部份所述第一基板的第一表面；各所述第一焊球是由所述第一基板的第一表面上的一焊球与所述次封装结构的第二基板的第二表面上的另一焊球熔合而成。
2.如权利要求1所述的封装结构，其特征在于：所述次封装结构进一步包括一第二黏胶，用以将所述第二芯片黏附于所述第二基板的第二表面。
3.如权利要求2所述的封装结构，其特征在于：所述封装结构进一步包括一散热片，所述散热片具有一第一表面以及一第二表面，所述第二表面贴合于所述第二基板的第一表面。
4.如权利要求3所述的封装结构，其特征在于：所述散热片的第一表面暴露于所述第一封胶之外。
5.如权利要求2所述的封装结构，其特征在于：所述第一芯片具有一第一表面，所述第二封胶具有一第二表面，所述第二封胶的第二表面利用一第一黏胶黏附于所述第一芯片的第一表面。
6.如权利要求2所述的封装结构，其特征在于：所述第一芯片具有一第一表面，所述第二封胶具有一第二表面，所述第二封胶的第二表面与所述第一芯片的第一表面之间设有一间隔物，所述第一芯片的第一表面上进一步设有一第三芯片，所述第三芯片利用若干根第一导线电性连接至所述第一基板。
7.如权利要求1所述的封装结构，其特征在于：所述次封装结构进一步包括若干根第二导线，用于电性连接所述第二基板以及所述第二芯片。
8.如权利要求1所述的封装结构，其特征在于：所述第二基板的第一表面上进一步设有一第三芯片，所述第三芯片利用若干根第一导线电性连接至所述第一基板。
9.如权利要求1所述的封装结构，其特征在于：所述封装结构进一步包括若干个第二焊球，形成于所述第一基板的第二表面。
10.如权利要求1所述的封装结构，其特征在于：所述第一芯片或所述第二芯片选自由数字芯片、模拟芯片、光学芯片、逻辑芯片、微处理芯片或内存芯片所组成的群组。
11.如权利要求2所述的封装结构，其特征在于：所述封装结构进一步包括一第三芯片，位于所述第一芯片上。
CN 200710096847 2007-04-04 2007-04-04 多重封装的封装结构 Active CN101281903B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN 200710096847 CN101281903B (zh) 2007-04-04 2007-04-04 多重封装的封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN 200710096847 CN101281903B (zh) 2007-04-04 2007-04-04 多重封装的封装结构

Publications (2)

Publication Number Publication Date
CN101281903A CN101281903A (zh) 2008-10-08
CN101281903B true CN101281903B (zh) 2011-04-20

Family

ID=40014286

Family Applications (1)

Application Number Title Priority Date Filing Date
CN 200710096847 Active CN101281903B (zh) 2007-04-04 2007-04-04 多重封装的封装结构

Country Status (1)

Country Link
CN (1) CN101281903B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109867257A (zh) * 2017-12-04 2019-06-11 讯芯电子科技（中山）有限公司 芯片封装体与制造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005050637A1 (de) * 2005-10-20 2006-11-09 Infineon Technologies Ag Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln sowie Verfahren zur Herstellung des Halbleiterbauteils

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102005050637A1 (de) * 2005-10-20 2006-11-09 Infineon Technologies Ag Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln sowie Verfahren zur Herstellung des Halbleiterbauteils

Also Published As

Publication number Publication date
CN101281903A (zh) 2008-10-08

Similar Documents

Publication Publication Date Title
KR100630741B1 (ko) 다중 몰딩에 의한 적층형 반도체 패키지 및 그 제조방법
US6307256B1 (en) Semiconductor package with a stacked chip on a leadframe
CN100424871C (zh) 半导体封装体及其制造方法
KR100652397B1 (ko) 매개 인쇄회로기판을 사용하는 적층형 반도체 패키지
US6890798B2 (en) Stacked chip packaging
US6476474B1 (en) Dual-die package structure and method for fabricating the same
US20070090508A1 (en) Multi-chip package structure
CN101506975B (zh) 堆叠管芯封装
CN102456677B (zh) 球栅阵列封装结构及其制造方法
EP1271649B1 (en) Multi-die module and method thereof
US20130105979A1 (en) Package on Package Devices and Methods of Packaging Semiconductor Dies
TWI548042B (zh) 電子系統及其核心模組
KR100460062B1 (ko) 멀티 칩 패키지 및 그 제조 방법
JP2001203318A (ja) 複数のフリップチップを備えた半導体アセンブリ
US20060110849A1 (en) Method for stacking BGA packages and structure from the same
CN101232004A (zh) 芯片堆叠封装结构
CN107275240A (zh) 一种芯片封装方法及芯片封装结构
CN109801894A (zh) 芯片封装结构和封装方法
CN107564878B (zh) 凸点增强型封装结构
US8049323B2 (en) Chip holder with wafer level redistribution layer
US6075281A (en) Modified lead finger for wire bonding
CN101281903B (zh) 多重封装的封装结构
CN202394859U (zh) 半导体封装构造
CN101266966B (zh) 多芯片封装模块及其制造方法
CN102064162B (zh) 堆叠式封装结构、其封装结构及封装结构的制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant