DE19747177C2 - Gehäustes Bauelement und Verfahren zu dessen Herstellung - Google Patents
Gehäustes Bauelement und Verfahren zu dessen HerstellungInfo
- Publication number
- DE19747177C2 DE19747177C2 DE19747177A DE19747177A DE19747177C2 DE 19747177 C2 DE19747177 C2 DE 19747177C2 DE 19747177 A DE19747177 A DE 19747177A DE 19747177 A DE19747177 A DE 19747177A DE 19747177 C2 DE19747177 C2 DE 19747177C2
- Authority
- DE
- Germany
- Prior art keywords
- substrate
- region
- component
- area
- contact surfaces
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/4985—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5387—Flexible insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1041—Special adaptations for top connections of the lowermost container, e.g. redistribution layer, integral interposer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/144—Stacked arrangements of planar printed circuit boards
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/05—Flexible printed circuits [FPCs]
- H05K2201/056—Folded around rigid support or component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10734—Ball grid array [BGA]; Bump grid array
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Description
Die vorliegende Erfindung bezieht sich auf ein gehäustes
Bauelement, insbesondere auf ein stapelbares, gehäustes
elektronisches Bauelement, und auf ein Verfahren zur Her
stellung desselben.
Im Stand der Technik sind eine Vielzahl von kunststoffver
kapselten Gehäusen für Einzelchips bekannt. Diese bekannten
kunststoffverkapselten Gehäuse schließen beispielsweise
DIP-Gehäuse (DIP = Dual-In-Line Package = Doppelreihenan
schluß-Gehäuse), PLCC-Gehäuse (PLCC = Plastic Leaded Chip
Carrier = mit Anschlußleitungen versehener Chipträger aus
Kunststoff), sowie QFP-Gehäuse (QFP = Quad Flat Package =
quadratisches, flaches Gehäuse) ein. Für den Aufbau von
Mehrfach-Chip-Modulen (MCM = Multi-Chip-Modul) und von Ein
zelchips mit einer hohen Anzahl von Eingängen und Ausgängen
(hohe I/O-Zahl; I/O = Input/Output = Eingang/Ausgang) ist
die BGA-Gehäusegeometrie (BGA = Ball Grid Array) bekannt.
Verschiedene CSP-Bausteine (CSP = Chip Size Package = Ge
häuse mit Chip-Größe) sind im Stand der Technik bekannt und
sind für die dreidimensionale Montage geeignet. Ein CSP-Bau
stein basiert auf Anschlußleitungsrahmen (Leadframes) und
ermöglicht eine dreidimensionale Montage. Dieser auf An
schlußleitungsrahmen basierende CSP-Baustein ist jedoch le
diglich für eine geringe Anzahl von Eingängen/Ausgängen
(niedrige I/O-Zahl) geeignet. Ein weiterer CSP-Baustein, der
für eine dreidimensionale Montage geeignet ist, ermöglicht
diese mittels peripher angebrachter Lotkugeln. Wiederum ein
weiterer CSP-Baustein wird bereits bei der Waferherstellung
so gefertigt, daß Umverdrahtungen von innerhalb des Bau
steins verlaufenden Leitungen auf die Rückseite des Gehäuses
erfolgen.
Die Nachteile der oben beschriebenen Gehäusungen für Einzel
chips oder MehrChipModule bestehen zum einen in dem großen
Flächenbedarf der Standard-Kunststoffgehäuse und der BGA-Ge
häuse, was aus dem ebenen (zweidimensionalen) Aufbau der
Schaltungen resultiert. Ein Nachteil der CSP-Bausteine be
steht darin, daß diese ausschließlich für Einzelchiplösungen
verwendbar sind. Wiederum ein weiterer Nachteil besteht dar
in, daß die oben beschriebene Umverdrahtung auf die Rücksei
te eines Bauteils insbesondere für Multi-Chip-Module nur mit
einem sehr hohen technischen Aufwand erreichbar ist. Nach
teilhaft ist ferner, daß bei der Verwendung von zueinander
nicht vollständig kompatiblen Bauteilen, wie beispielsweise
Bausteine zur Montage in Durchgangslöchern und SMD-Bau
steinen (SMD = Surface Mounted Device = oberflächenbefe
stigtes Bauelement), verschiedene Verbindungsarten für den
Aufbau von Schaltungen erforderlich sind, was den Aufbau
kompliziert und die damit verbundenen Kosten in die Höhe
treibt.
Die US 5,646,446 betrifft eine dreidimensionale flexible
Anordnung von integrierten Schaltungen unter Verwendung
eines flexiblen Substrats. Das Substrat weist eine Mehrzahl
von Bereichen zur Aufnahme der integrierten Schaltungen auf,
und ferner sind diese einzelnen Bereiche über Zwischenbe
reiche verbunden, die bei der Montage entsprechend gebogen
werden. Auf den entsprechenden Bereichen zur Aufnahme der
integrierten Schaltungen, sind entsprechende Kontaktflächen
vorgesehen, die mittels leitfähiger Spuren mit entsprechen
den Anschlußflächen verbunden sind, die ihrerseits dazu die
nen, einen Anschluß des Elements an eine Schaltungsplatine
o. ä. zu schaffen.
Die US 5,583,375 betrifft ein Halbleiterbauelement, bei
dem kein Substrat verwendet wird, das mit entsprechenden
Kontaktflächen und Leiterbahnen versehen ist. Vielmehr
handelt es sich hier um die Kombination eines herkömmlichen
Halbleiterbauelements mit einem herkömmlichen Anschlußleitungsrahmen
(Lead-Frame), bei dem die einzelnen Anschlußlei
tungen des Lead-Frames mittels einer Klebeschicht an dem
Grundkörper des Halbleiterbauelements befestigt sind und mit
den entsprechenden Anschlußstellen des Halbleiters verbunden
sind.
Die GB 2126793 A und das IBM Technical Disclosure Bulletin,
Vol. 30, Nr. 7, Dez. 19987, Seiten 165-166 betreffen allge
mein die Gehäusung von integrierten Schaltungen unter Verwendung von Substraten mit einem
flexiblen Bereich. Durch Verbiegen des flexiblen
Bereichs können die integrierten Schaltungen übereinander geklappt und gestüpelt
werden.
Ausgehend von diesem Stand der Technik liegt der vorliegen
den Erfindung die Aufgabe zugrunde, ein vereinfachtes gehäu
stes Bauelement und ein vereinfachtes Verfahren zu dessen
Herstellung zu schaffen, welches einen geringen Flächenbe
darf aufweist, die Integration von nicht vollständig kompa
tiblen Bauelementen sowie die Umverdrahtung einer vorgege
benen Anschlußgeometrie eines Bauelements auf eine beliebige
äußere Anschlußgeometrie ermöglicht.
Diese Aufgabe wird durch ein gehäustes Bauelement gemäß An
spruch 1 sowie durch ein Verfahren gemäß Anspruch 5 gelöst.
Ein Vorteil der vorliegenden Verbindung besteht darin, daß
beispielsweise integrierte Schaltungen (IC = Integrated Cir
cuit) mit beliebig gestalteter Anschlußgeometrie gehäust
werden können, und daß die IC-Anschlußgeometrie auf eine be
liebige äußere Anschlußgeometrie, wie beispielsweise eine
BGA-Geometrie, umverdrahtet werden kann.
Ein weiterer Vorteil besteht darin, daß durch die vorliegen
de Erfindung auf einfache Art und Weise Multichipmodule auf
gebaut werden können, und gleichzeitig auch diskrete Bauele
mente bzw. Bausteine integriert werden können.
Wiederum ein weiterer Vorteil der vorliegenden Erfindung be
steht in der vollständigen SMD-Kompatibilität des resultie
renden Bauelements.
Ein weiterer Vorteil besteht darin, daß die vorliegende Er
findung ein gehäustes Bauelement schafft, welches stapelbar
ist, so daß durch den vertikalen Aufbau von vorbestimmten
Systemkomponenten die auf einem Substrate benötigte Grund
fläche erheblich reduziert werden kann.
Wiederum ein weiterer Vorteil besteht darin, daß durch die
vorliegende Erfindung ein Standard-Bauelement geschaffen
wird, welches eine definierte Gehäusegeometrie bezüglich der
Bauelementdimensionen und der Geometrie der äußeren Kontakt
flächen aufweist, die auch bei Änderungen des internen Auf
baus des Bauteils beibehalten bleiben. Solche Änderungen
schließen beispielsweise das Schrumpfen (Flächenminimierung)
eines Chips sowie die Integration mehrerer Funktionen in
einer integrierten Schaltung ein.
Ein weiterer Vorteil der vorliegenden Erfindung besteht dar
in, daß die Signalwege in dem gehäusten Bauelement sehr kurz
sind, so daß dieses auch für den Einsatz im Hochfrequenzbe
reich geeignet ist.
Ein weiterer Vorteil besteht darin, daß die Prozeß- bzw.
Herstellungskosten im Vergleich zu aus dem Stand der Technik
bekannten Verfahren durch Vermeiden von überflüssigen Pro
zeßschritten, durch Verwendung von kostengünstigem Trägerma
terial und durch die Verringerung des Bauraums, erheblich
abgesenkt werden.
Wiederum ein weiterer Vorteil der vorliegenden Erfindung be
steht darin, daß durch die freie Gestaltung der Anschlußgeo
metrie diese auch so gestaltet werden kann, daß sie für den
Einsatz eines Bussystems, wie z. B. eines CAN-Busses (CAN =
Controlled Area Network = gesteuertes Bereichsnetzwerk) ge
eignet ist.
Gemäß einem bevorzugten Ausführungsbeispiel der vorliegenden
Erfindung ist das substrat vollständig flexibel.
Gemäß einem weiteren bevorzugten Ausführungsbeispiel der
vorliegenden Erfindung wird das auf einem Substrat angeord
nete Bauelement verkapselt, oder zusätzlich zu dem Bauele
ment ist ein Versteifungselement vorgesehen. Die Verkapse
lung des Bauelements erfolgt bevorzugterweise durch ein
Spritzpreßverfahren (Transfer-Mold-Technologie).
Der Vorteil der Verkapselung mittels der Transfer-Mold-Tech
nologie bzw. der Verwendung des Versteifungselements besteht
darin, daß dadurch eine hohe mechanische Stabilität des ge
häusten Bauelements erreicht wird. Ein weiterer Vorteil be
steht darin, daß durch die Verwendung der Standardverkap
selungsprozesse der Aufbau von kostengünstigen Multi-Chip-
Modulen ermöglicht wird.
Bevorzugte Ausführungsbeispiele der vorliegenden Erfindung
werden nachfolgend anhand der beiliegenden Zeichnungen näher
erläutert. Es zeigen:
Fig. 1A-1F ein Ausführungsbeispiel des erfindungsgemäßen
Verfahrens zur Herstellung eines stapelbaren,
gehäusten elektronischen Bauelements;
Fig. 2 die Stapelung von zwei erfindungsgemäßen ge
häusten Bauelementen; und
Fig. 3 die Anordnung eines Stapels von erfindungsge
mäßen gehäusten Bauelementen auf einer Leiter
platte.
Anhand der Fig. 1 erfolgt nachfolgend eine Beschreibung
eines Ausführungsbeispiels des erfindungsgemäßen Verfahrens.
Das erfindungsgemäße Verfahren stellt in einem ersten
Schritt zunächst ein Substrat 100 bereit, wie es in Fig. 1A
dargestellt ist. Das Substrat 100 umfaßt einen ersten Be
reich 102, einen zweiten Bereich 104 und einen dritten Be
reich 106.
Der erste Bereich 102 weist eine erste Hauptfläche 108 auf,
auf der eine Mehrzahl von inneren Kontaktflächen 110 gebil
det sind. Bei dem in Fig. 1A dargestellten Beispiel des Sub
strats 100 sind die Kontaktflächen 110 des ersten Bereichs
102 in einem gleichmäßigen Raster angeordnet. Der erste Be
reich 102 weist eine Mehrzahl von nicht dargestellten Durch
gängen auf, welche sich von der ersten Hauptoberfläche 108,
welche im folgenden auch als innere Hauptoberfläche bezeich
net wird, zu einer zweiten Hauptoberfläche 112, welche nach
folgend auch als äußere Hauptoberfläche bezeichnet wird, er
strecken. Mittels der nicht dargestellten Durchgänge sind
die inneren Kontaktflächen 110 des ersten Bereichs 102 auf
äußere Kontaktflächen 114 auf der zweiten Hauptoberfläche
112 des ersten Bereichs 102 herausgeführt, wie dies in Fig.
1A durch die umgeschlagene linke, untere Ecke des Substrats
100 schematisch dargestellt ist.
Ähnlich wie der erste Bereich 102 weist auch der zweite Be
reich 104 auf seiner inneren Hauptoberfläche 116 eine Mehr
zahl von inneren Kontaktflächen 118 auf, die, ebenso wie im
ersten Bereich 102, mittels Durchgängen (nicht dargestellt)
auf äußere Kontaktflächen (in Fig. 1A nicht dargestellt) auf
eine äußeren Hauptoberfläche 120 des zweiten Bereichs 104
herausgeführt sind.
Der dritte Bereich 106, welcher zwischen dem ersten Bereich
102 und dem zweiten Bereich 104 angeordnet ist, weist zwei
halbrunde Ausnehmungen 122 auf, deren Funktion später be
schrieben wird.
Das Substrat 100 umfaßt ferner eine Mehrzahl von Leiter
bahnen 124, welche sich von dem ersten Bereich 102 über den
dritten Bereich 106 zu dem zweiten Bereich 104 erstrecken,
und dazu dienen, ausgewählte innere Kontaktflächen 110 des
ersten Bereichs 102 mit ausgewählten inneren Kontaktflächen
118 des zweiten Bereichs 104 zu verbinden.
Gemäß einem bevorzugten Ausführungsbeispiel kann das Sub
strat 100 ein flexibles Substrat oder ein sogenanntes Flex
substrat sein.
Wie nachfolgend noch detaillierter beschrieben wird, dient
der erste Bereich 102 der Kontaktierung von aufzubringenden
Bauelementen, wie beispielsweise integrierten Schaltungen
(ICs) oder von SMD-Bauelementen, und zusätzlich zur Umver
drahtung der inneren Kontaktflächen 110 auf äußere Kontakt
flächen 114 unterhalb der aufzubringenden integrierten
Schaltungen bzw. SMD-Bauelemente.
Der Bereich 106 dient zur Umverdrahtung dar inneren Kontakt
flächen 110 des zu bestückenden ersten Bereichs 102 auf die
inneren Kontaktflächen 118 des zweiten Bereichs, welcher ge
mäß des in Fig. 1 dargestellten Ausführungsbeispiels nicht
zu bestücken ist. Ferner hat der dritte Bereich 106 bei der
Fertigung des erfindungsgemäßen Bauelements die Funktion
eines Scharniers, das ein Umlegen der nicht zu bestückenden
Seite (zweiter Abschnitt 104) ermöglicht.
Der zweite Bereich 104 dient der Umverdrahtung der inneren
Kontaktflächen 118 auf die äußeren Kontaktflächen (nicht
dargestellt) im zweiten Bereich (nicht zu bestücken) 104 des
Substrats 100. Gemäß dem dargestellten Ausführungsbeispiel
wird in einem ersten Schritt das Substrat bzw. der flexible
Schaltungsträger (Flexsubstrat) 100 mit der Umverdrahtung
der Bauelement-Kontaktflächen 110 auf die äußeren Kontakt
flächen 114 des sich ergebenden Gehäuses bereitgestellt, wo
bei das sich ergebende Gehäuse auch als StackPack bezeichnet
wird.
In Fig. 1B und 10 sind zwei Beispiele für eine mögliche
Bestückung des Substrats 100 dargestellt.
In Fig. 1B ist auf der inneren Hauptoberfläche 108 des er
sten Bereichs 102 eine integrierte Schaltung 126 in der Form
eines Chips angeordnet, welche mit vorbestimmten der Kon
taktflächen 110 verbunden ist.
In Fig. 1C ist ein weiteres Beispiel für eine mögliche Be
stückung des Substrats 100 dargestellt, wobei anders als in
Fig. 1B auf der inneren Hauptoberfläche 108 des ersten Be
reichs 102 zwei integrierte Schaltungen 128, 130 in der Form
von Chips sowie von SMD-Bauelementen 132 angeordnet sind.
Die anhand der Fig. 1B und 10 dargestellte Kontaktierung der
Bauelemente auf dem Flexsubstrat 100 kann mittels beliebiger
Kontaktierungsverfahren erfolgen. Mögliche Kontaktierungs
verfahren schließen z. B. das Drahtbonden, das Flip-Chip-
Bonden, das Laserlöten oder das Kleben mittels leitfähigem
oder nicht-leitfähigem Kleber ein.
In Figur iß ist ein weiterer Verfahrensschritt gemäß dem be
vorzugten Ausführungsbeispiel dargestellt, bei dem die auf
dem ersten Bereich 102 angeordneten und kontaktierten Bau
elemente mit einer Verkapselung 134 umgeben werden. Die Ver
kapselung 134 wird gemäß einem bevorzugten Ausführungsbei
spiel mittels eines Transfer-Mold-Prozesses durchgeführt.
In einem nächsten Verfahrensschritt wird unter Verwendung
des Scharnierbereichs 106 der zweite Bereich 104, welcher
nicht bestückt ist, umgelegt, und fixiert. Durch das Umlegen
sind der erste Bereich 102 und der zweite Bereich 104 im we
sentlichen gegenüberliegend zueinander angeordnet und
schließen die verkapselten Bauelemente zwischen sich ein.
Die sich ergebende Struktur ist in Fig. 1E dargestellt, in
welcher nun auch die äußeren Kontaktflächen 136 der äußeren
Hauptoberfläche 120 des zweiten Bereichs zu erkennen sind.
Wie weiter zu erkennen ist, dienen die im dritten Bereich
bzw. Scharnierbereich 106 vorgesehenen Ausnehmungen 122 da
zu, das Zusammenklappen des ersten Bereichs 102 und des
zweiten Bereichs 104 zu vereinfachen.
In einem abschließenden Schritt werden auf den in Fig. 1E
dargestellten äußeren Kontaktflächen 136 des zweiten Be
reichs 104 Lotdepots 138 aufgebracht, wie dies in Fig. 1F
dargestellt ist. Bevorzugterweise handelt es sich bei den
aufgebrachten Lotdepots 138 um SMD-kompatible Lotdepots,
welche mittels eines herkömmlichen und beliebig auswählbaren
Verfahrens aufgebracht werden.
Bei einem weiteren nicht dargestellten Ausführungsbeispiel
der vorliegenden Erfindung werden zusätzlich zur Aufbringung
der Lotdepots 138 auf der äußeren Hauptoberfläche 120 des
zweiten Bereichs 104 ebenfalls Lotdepots auf den Kontaktflä
chen 114 auf der äußeren Hauptoberfläche 112 des ersten Be
reichs 102 aufgebracht, so daß das sich ergebende gehäuste
Bauelement, welches in Fig. 1F in seiner Gesamtheit mit dem
Bezugszeichen 140 versehen ist, auf beiden Seiten, bevor
zugterweise in gleicher Anordnung mit Lotdepots versehen
ist, so daß mehrere der gehäusten Bauelemente 140 auf ein
fache Art und Weise z. B. übereinander gestapelt angeordnet
werden können.
Es wird darauf hingewiesen, daß das erfindungsgemäße ge
häuste Bauelement auch dann stapelbar ist, wenn nur eine La
ge von Lotdepots und/oder nur einseitig Lotdepots vorgesehen
sind.
Bei der Herstellung des erfindungsgemäßen gehäusten Bauele
ments, wie es anhand der Fig. 1 beispielhaft beschrieben
wurde, werden Materialien und Prozesse verwendet, wie sie
auch bei der herkömmlichen Verkapselung von mikroelektro
nischen Bauteilen bzw. Bauelementen zur Anwendung kommen.
Bevorzugt wird ein flexibles Trägermaterial verwendet, wel
ches die Anwendung eines Reel-To-Reel-Fertigungsverfahren
(Reel-To-Reel = Zweispulen) ermöglicht, welches eine preis
günstige und schnelle Bauelementherstellung erlaubt.
Zum Kontaktieren der Baulemente auf dem Substrat können na
hezu alle bekannten Verfahren zur Kontaktierung von mikro
elektronischen Bauelementen verwendet werden. Hierzu gehört
das Drahtbonden, das Thermokompressionsbonden, das Laserlö
ten und verschiedene Klebetechnologien für Flip-Chips. Diese
umfassen das Kleben mit isotrop leitfähigen Klebstoffen, das
Kleben mit anisotrop leitfähigen Klebstoffen, und das Kleben
mit nicht leitfähigen Klebstoffen. Dies Klebungen können so
wohl mit Paste als auch mit Folien durchgeführt werden.
Die Verwendung eines Transfer-Mold-Prozesses zur Verkapse
lung bietet den Vorteil, daß die auf dem flexiblen Schal
tungsträger kontaktierten integrierten Schaltungen und/oder
SMD-Bauelemente von der Gußmasse vor einer mechanischen Be
schädigung geschützt werden.
Gegenüber den im Stand der Technik bekannten Verfahren be
steht der Vorteil des erfindungsgemäßen gehäusten Bauele
ments darin, daß auf einfache Art und Weise ein dreidimen
sionaler Schaltungsaufbau herbeigeführt werden kann, welcher
mittels eines kostengünstigen Bauelements erfolgt.
Mittels des erfindungsgemäßen Bauelements wird die Herstel
lung eines in z-Achse stapelbaren Bauelements ermöglicht,
eines sogenannten StackPack's. Die Verwendung eines flex
iblen Schaltungsträgers ermöglicht eine einfache Umverdrah
tung der Kontaktflächen für die zu kontaktierenden Bauelemente
auf äußere Kontaktflächen auf beiden Seiten des Flex
substrates.
Gemäß einem weiteren, nicht dargestellten Ausführungsbei
spiel kann zur Erleichterung des Aufbaus von Schaltungen mit
dem gehäusten Bauelement 140 eine oder mehrere Justierhilfen
auf dem gehäusten Bauelement angebracht werden, um so das
Zusammenfügen von mehreren gehäusten Bauelementen 140 zu
vereinfachen. Beispielsweise kann hier an der Bauelement
oberseite, welche in Fig. 1F die äußere Hauptoberfläche 120
des Bereichs 104 ist, ein Konus vorgesehen sein, und auf der
Unterseite des Bauelements 140, welche die äußere Hauptober
fläche 112 des ersten Bereichs 102 ist, sind entsprechende
Ausnehmungen vorgesehen. Beim Zusammenbau greifen diese in
einander, so daß das Stapeln der gehäusten Bauelemente 140
vereinfacht wird.
Gemäß einem weiteren Ausführungsbeispiel kann das Substrat
100 sowohl im ersten Bereich 102 als auch im zweiten Bereich
104 mit Bauteilen bestückt und kontaktiert werden, wobei
auch die auf dem zweiten Bereich angeordneten Bauteile in
einem nachfolgenden Prozeßschritt beispielsweise durch die
Transfer-Mold-Technologie verkapselt werden. Anschließend
werden die beiden verkapselten Seiten aufeinandergelegt und
fixiert und abschließend ein- oder zweiseitig mit Lotdepots
versehen.
Anstelle der oben beschriebenen Verkapselung der aufgebrach
ten Bauelemente mittels der Transfer-Mold-Technologie ist es
auch möglich, auf dem Substrat 100 ein Versteifungselement
einseitig oder beidseitig, d. h. auf dem ersten Bereich 102
oder dem zweiten Bereich 104, aufzubringen. Dieses Verstei
fungselement kann beispielsweise in der Form von mehreren
quadratischen Abstandhaltern oder in der Form eines Ringes
ausgestaltet sein, wobei in dem Bereich, welcher durch die
Versteifungselemente festgelegt ist, dann die integrierten
Schaltungen und/oder SMD-Bauelemente angeordnet und kontak
tiert werden. Die so angeordneten und kontaktierten Bauelemente
können danach wiederum verkapselt werden und die Her
stellung wird durch Umlegen des Substrats und durch die Be
stückung mit Lotdepots abgeschlossen.
Wie bereits oben ausgeführt wurde, eröffnet das erfindungs
gemäße Herstellungverfahren die Verwendung eines Reel-To-
Reel-Fertigungsverfahrens, wobei in diesem Fall das in Fig.
1E dargestellte Bauteil nach dem Umlegen und Fixieren der
nichtbestückten Seite 104 eventuell aus einem Trägersystem
frei zu schneiden ist (Trimming).
Nachfolgend werden zwei Beispiele für die Herstellung eines
Einzelchipmoduls und eines Multichipmoduls beschrieben.
Bei der Herstellung eines Einzelchipmoduls (siehe Fig. 1B),
bei welchem ein Prozessorchip mittels Laserlöten kontaktiert
wird, wird zunächst das Flexsubstrat mit einer Umverdrahtung
zur Gehäuse-Ober- und Unterseite hergestellt, wie dies an
hand der Fig. 1A beschrieben wurde. Anschließend wird ein
Klebstoff auf eine vorbestimmte Bondfläche aufgebracht und
der Flip-Chip wird auf die Kontaktflächen des Substrats auf
gebracht, und durch Laserlöten kontaktiert. Anschließend
wird der Chip mittels eines Transfer Mold Prozesses verkap
selt und der zweite Bereich des Substrats wird umgelegt und
befestigt. Anschließend werden Lotkugeln mittels eines Sol
der Ball Bumpers aufgebracht.
Ein Multi-Chip-Modul (siehe Fig. 1C) mit einem Speicher,
Controller und Prozessor wird in Drahtbondtechnik ausgeführt
und umfaßt zusätzlich 3 bis 4 Kondensatoren und Widerstände.
Zunächst wird, wie bereits oben, ein flexibles Substrat mit
einer Umverdrahtung zur Gehäuse-Ober- und Unterseite herge
stellt und anschließend wird ein Chipbefestigungsklebemittel
für die Speicher-Prozessor- und Controllerchips abgeschie
den. Ferner wird ein SMD-Kleber für die Kondensatoren und
Widerstände abgeschieden. Anschließend werden die Chips und
SMD-Bausteine auf dem Substrat angeordnet und der Chipbefe
stigungs- und SMD-Kleber wird ausgehärtet. Die integrierten
Schaltungen (Chips) werden nachfolgend durch Drahtbonden
kontaktiert und die Chips und die SMD-Bausteine werden mit
tels eines Transfer Mold Prozesses verkapselt. Anschließend
wird der zweite, nicht bestückte Bereich (104) umgelegt und
befestigt, und auf einer oder auf beiden außenliegenden
Hauptoberflächen des sich so ergebenden gehäusten Bauele
ments werden Lotkugeln mittels eines Solder Ball Bumpers
aufgebracht.
Anhand der Fig. 2 wird nachfolgend die Stapelung von zwei
erfindungsgemäßen gehäusten Bauelementen näher beschrieben.
In Fig. 2 ist ein erstes gehäustes Bauelement 140a sowie ein
zweites gehäustes Bauelement 140b dargestellt, welche je
weils auf den äußeren Hauptflächen des ersten Bereichs 102
mit Lotkugeln 142 versehen sind, wobei die jeweiligen äuße
ren Hauptoberflächen 120 der zweiten Bereiche 104 keine Lot
kugeln aufweisen, die Kontaktflächen 118 also frei liegen.
Die gekapselten Bauelemente 140a und 140b sind in ihrem In
neren mit integrierten Schaltungen und/oder SMD-Bauelementen
versehen, welche mit einer Verkapselung 134 umgeben sind.
Die in der Verkapselung 134 enthaltenen Bauelemente können
entweder identisch oder unterschiedlich sein. Die Stapelung
der Bauelemente 140a und 140b erfolgt derart, daß die auf
der äußeren Hauptfläche 112 des ersten Bereichs 102 angeord
neten Lotkugeln 142 mit den Kontaktflächen 118 auf der äuße
ren Hauptoberfläche 120 des zweiten Bereichs 104 des ersten
gehäusten Bauelements 140a in Kontakt gebracht werden, wie
dies durch den Pfeil 144 angedeutet ist.
In Fig. 3 ist die Anordnung eines Stapels von erfindungsge
mäßen gehäusten Bauelementen auf einer Leiterplatte 146 dar
gestellt. Die Leiterplatte 146 umfaßt eine Mehrzahl von Lei
terbahnen 148, welche auf einer ersten Hauptoberfläche 150
der Leiterplatte 146 angeordnet sind und sich von einem er
sten Rand 152 der Leiterplatte 146 und von einem zweiten
Rand 154 der Leiterplatte 146 zu auf der ersten Hauptober
fläche 150 der Leiterplatte 146 angeordneten Kontaktflächen
156 erstrecken.
Auf der Leiterplatte 146 sind drei Bauelemente 140a, 140b,
140c angeordnet, die auf die in Fig. 2 beschriebene Art und
Weise miteinander verbunden sind. Das unterste Bauelement
140a kontaktiert mit seinen Lotkugeln 142 die Kontaktbe
reiche 156 auf der Leiterplatte 146. Das unterste gehäuste
Bauelement 140a ist somit über seine Lotkugel 142 und die
Kontaktflächen 156 mit den Leiterbahnen 148 der Leiterplatte
146 verbunden.
Claims (10)
1. Gehäustes Bauelement, insbesondere stapelbares, gehäu
stes elektronisches Bauelement, mit
einem Substrat (100) mit einem ersten Bereich (102), einem zweiten Bereich (104) und einem flexiblen Bereich (106), wobei das Substrat (100) eine erste und eine zweite Hauptoberfläche (108, 112, 116, 120) umfaßt, die im ersten Bereich (102) und im zweiten Bereich (104) je weils miteinander verbundene Kontaktflächen (110, 112, 116, 136) aufweisen;
einer Mehrzahl von Leiterbahnen (124), die ausgewählte Kontaktflächen (110) im ersten Bereich (102) mit ausge wählten Kontaktflächen (118) im zweiten Bereich (104) verbinden; und
zumindest einem Bauelement (126; 128, 130, 132), welches auf dem ersten Bereich (102) des Substrats (100) ange ordnet und mit den Kontaktflächen (110, 112, 116, 136) kontaktiert ist;
wobei der flexible Bereich (106) des Substrats (100) derart verbogen ist, daß der erste Bereich (102) und der zweite Bereich (104) des Substrats geklappt sind, so daß der erste Bereich (102) und der zweite Bereich (104) im wesentlichen einander gegenüber liegend angeordnet sind und das zumindest eine Bauelement (126; 128, 130, 132) einschließen, wodurch sich ein Gehäuse ergibt;
dadurch gekennzeichnet,
daß die Mehrzahl von Leiterbahnen (124) ausschließlich auf der im geklappten Zustand des Substrats innenliegen den Hauptoberfläche angeordnet ist;
daß die im geklappten Zustand des Substrats außenliegen den Kontaktflächen (114, 136) im ersten und im zweiten Bereich (102, 104) des Substrats (100) eine überein stimmende Anordnung aufweisen; und
daß Anschlußleitungen des zumindest einen Bauelements (126; 128, 130, 132) über ausgewählte Leiterbahnen (124) und ausgewählte, im geklappten Zustand des Substrats innenliegende Kontaktflächen (110, 120) zu ausgewählten, im geklappten Zustand des Substrats außenliegenden Kon taktflächen (114, 136) im ersten und im zweiten Bereich (102, 104) geführt sind.
einem Substrat (100) mit einem ersten Bereich (102), einem zweiten Bereich (104) und einem flexiblen Bereich (106), wobei das Substrat (100) eine erste und eine zweite Hauptoberfläche (108, 112, 116, 120) umfaßt, die im ersten Bereich (102) und im zweiten Bereich (104) je weils miteinander verbundene Kontaktflächen (110, 112, 116, 136) aufweisen;
einer Mehrzahl von Leiterbahnen (124), die ausgewählte Kontaktflächen (110) im ersten Bereich (102) mit ausge wählten Kontaktflächen (118) im zweiten Bereich (104) verbinden; und
zumindest einem Bauelement (126; 128, 130, 132), welches auf dem ersten Bereich (102) des Substrats (100) ange ordnet und mit den Kontaktflächen (110, 112, 116, 136) kontaktiert ist;
wobei der flexible Bereich (106) des Substrats (100) derart verbogen ist, daß der erste Bereich (102) und der zweite Bereich (104) des Substrats geklappt sind, so daß der erste Bereich (102) und der zweite Bereich (104) im wesentlichen einander gegenüber liegend angeordnet sind und das zumindest eine Bauelement (126; 128, 130, 132) einschließen, wodurch sich ein Gehäuse ergibt;
dadurch gekennzeichnet,
daß die Mehrzahl von Leiterbahnen (124) ausschließlich auf der im geklappten Zustand des Substrats innenliegen den Hauptoberfläche angeordnet ist;
daß die im geklappten Zustand des Substrats außenliegen den Kontaktflächen (114, 136) im ersten und im zweiten Bereich (102, 104) des Substrats (100) eine überein stimmende Anordnung aufweisen; und
daß Anschlußleitungen des zumindest einen Bauelements (126; 128, 130, 132) über ausgewählte Leiterbahnen (124) und ausgewählte, im geklappten Zustand des Substrats innenliegende Kontaktflächen (110, 120) zu ausgewählten, im geklappten Zustand des Substrats außenliegenden Kon taktflächen (114, 136) im ersten und im zweiten Bereich (102, 104) geführt sind.
2. Gehäustes Bauelement nach Anspruch 1, dadurch gekenn
zeichnet,
daß das zumindest eine Bauelement (126; 128, 130, 132)
verkapselt ist.
3. Gehäustes Bauelement nach einem der Ansprüche 1 oder 2,
gekennzeichnet durch
eine Mehrzahl von Lotdepots (138, 142), die auf den im
geklappten Zustand des Substrats außenliegenden Kontakt
flächen (114, 136) angeordnet sind.
4. Gehäustes Bauelement nach einem der Ansprüche 1 bis 3,
dadurch gekennzeichnet,
daß das Substrat ein flexibles Substrat ist.
5. Verfahren zur Herstellung eines gehäusten Bauelements,
insbesondere eines stapelbaren, gehäusten elektroni
schen Bauelements, mit folgenden Schritten:
daß die Mehrzahl von Leiterbahnen (124) ausschließlich auf der im geklappten Zustand des Substrats innenliegen den Hauptoberfläche angeordnet ist;
daß die im geklappten Zustand des Substrats außenliegen den Kontaktflächen (114, 136) im ersten und im zweiten Bereich (102, 104) des Substrats (100) eine überein stimmende Anordnung aufweisen; und
daß Anschlußleitungen des zumindest einen Bauelements (126; 128, 130, 132) über ausgewählte Leiterbahnen (124) und ausgewählte, im geklappten Zustand des Substrats innenliegende Kontaktflächen (110, 120) zu ausgewählten, im geklappten Zustand des Substrats außenliegenden Kontaktflächen (114, 136) im ersten und im zweiten Bereich (102, 104) geführt sind.
- a) Bereitstellen eines Substrats (100) mit einem ersten Bereich (102), einem zweiten Bereich (104) und einem flexiblen Bereich (106) zwischen dem ersten Bereich (102) und dem zweiten Bereich (104), wobei das Sub strat (100) eine erste und eine zweite Hauptoberflä che (108, 112, 116, 120) umfaßt, die im ersten Bereich (102) und im zweiten Bereich (104) jeweils miteinan der verbundene Kontaktflächen (110, 112, 116, 136) aufweisen;
- b) Bilden einer Mehrzahl von Leiterbahnen (124), die ausgewählte Kontaktflächen (110) im ersten Bereich (102) mit ausgewählten Kontaktflächen (118) im zwei ten Bereich (104) verbinden;
- c) Bestücken zumindest des ersten Bereichs (102) des Substrats (100) mit zumindest einem Bauelement (126; 128, 130, 132); und
- d) Klappen des Substrats (100) durch Verbiegen des fle xiblen Bereichs (106) derart, daß der erste Bereich (102) und der zweite Bereich (104) des Substrats (100) im wesentlichen einander gegenüberliegend ange ordnet sind, wodurch sich ein Gehäuse ergibt,
daß die Mehrzahl von Leiterbahnen (124) ausschließlich auf der im geklappten Zustand des Substrats innenliegen den Hauptoberfläche angeordnet ist;
daß die im geklappten Zustand des Substrats außenliegen den Kontaktflächen (114, 136) im ersten und im zweiten Bereich (102, 104) des Substrats (100) eine überein stimmende Anordnung aufweisen; und
daß Anschlußleitungen des zumindest einen Bauelements (126; 128, 130, 132) über ausgewählte Leiterbahnen (124) und ausgewählte, im geklappten Zustand des Substrats innenliegende Kontaktflächen (110, 120) zu ausgewählten, im geklappten Zustand des Substrats außenliegenden Kontaktflächen (114, 136) im ersten und im zweiten Bereich (102, 104) geführt sind.
6. Verfahren nach Anspruch 5, gekennzeichnet durch folgen
den Schritt nach dem Schritt c):
Verkapseln (134) des zumindest einen Bauelements (126; 128, 130, 132).
Verkapseln (134) des zumindest einen Bauelements (126; 128, 130, 132).
7. Verfahren nach Anspruch 5 oder 6, dadurch gekennzeich
net,
daß der Schritt c) das Anordnen eines Versteifungsele
ments zumindest auf dem ersten Bereich des Substrats
(100) umfaßt.
8. Verfahren nach einem der Ansprüche 5 bis 7, gekennzeich
net durch folgenden Schritt:
- a) Anordnen einer Mehrzahl von Lotdepots (138, 142) auf den im geklappten Zustand des Substrats außenliegenden Kontaktflächen (114, 136).
9. Verfahren nach einem der Ansprüche 5 bis 8, dadurch ge
kennzeichnet,
daß der Schritt c) ferner das Bestücken des zweiten Be
reichs (104) des Substrats mit zumindest einem Bauele
ment umfaßt.
10. Verfahren nach einem der Ansprüche 5 bis 9, dadurch ge
kennzeichnet,
daß der Schritt d) das Fixieren vom ersten Bereich (102)
und zweiten Bereich (104) umfaßt.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19747177A DE19747177C2 (de) | 1997-10-07 | 1997-10-24 | Gehäustes Bauelement und Verfahren zu dessen Herstellung |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE19744298 | 1997-10-07 | ||
DE19747177A DE19747177C2 (de) | 1997-10-07 | 1997-10-24 | Gehäustes Bauelement und Verfahren zu dessen Herstellung |
Publications (2)
Publication Number | Publication Date |
---|---|
DE19747177A1 DE19747177A1 (de) | 1999-04-15 |
DE19747177C2 true DE19747177C2 (de) | 2003-08-21 |
Family
ID=7844858
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19747177A Expired - Lifetime DE19747177C2 (de) | 1997-10-07 | 1997-10-24 | Gehäustes Bauelement und Verfahren zu dessen Herstellung |
Country Status (1)
Country | Link |
---|---|
DE (1) | DE19747177C2 (de) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102015219190A1 (de) | 2015-10-05 | 2017-04-06 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zum Herstellen eines elektronischen Bauelements und elektronisches Bauelement |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE20018538U1 (de) | 2000-10-27 | 2002-03-07 | Mannesmann Vdo Ag | Sensormodul |
DE10147376B4 (de) * | 2001-09-26 | 2009-01-15 | Infineon Technologies Ag | Elektronisches Bauteil und Systemträger sowie Verfahren zur Herstellung derselben |
DE10235797A1 (de) * | 2002-08-05 | 2004-02-19 | Infineon Technologies Ag | Halbleiterchipanordnung auf einem Träger |
DE102008022977A1 (de) * | 2008-05-09 | 2009-04-09 | Siemens Medical Instruments Pte. Ltd. | Schaltung mit selbsthaftender Kapselung, Herstellungsverfahren und Hörhilfe |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2126793A (en) * | 1982-08-26 | 1984-03-28 | Standard Telephones Cables Ltd | High density packaging of integrated circuits |
US5583375A (en) * | 1990-06-11 | 1996-12-10 | Hitachi, Ltd. | Semiconductor device with lead structure within the planar area of the device |
US5646446A (en) * | 1995-12-22 | 1997-07-08 | Fairchild Space And Defense Corporation | Three-dimensional flexible assembly of integrated circuits |
-
1997
- 1997-10-24 DE DE19747177A patent/DE19747177C2/de not_active Expired - Lifetime
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2126793A (en) * | 1982-08-26 | 1984-03-28 | Standard Telephones Cables Ltd | High density packaging of integrated circuits |
US5583375A (en) * | 1990-06-11 | 1996-12-10 | Hitachi, Ltd. | Semiconductor device with lead structure within the planar area of the device |
US5646446A (en) * | 1995-12-22 | 1997-07-08 | Fairchild Space And Defense Corporation | Three-dimensional flexible assembly of integrated circuits |
Non-Patent Citations (1)
Title |
---|
High-Density Memory Package. In: IBM TDB, Vol.30, No.7, Dec.1987, pp.165-166 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102015219190A1 (de) | 2015-10-05 | 2017-04-06 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zum Herstellen eines elektronischen Bauelements und elektronisches Bauelement |
EP3154077A1 (de) | 2015-10-05 | 2017-04-12 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Verfahren zum herstellen eines elektronischen bauelements und elektronisches bauelement |
Also Published As
Publication number | Publication date |
---|---|
DE19747177A1 (de) | 1999-04-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE69325749T2 (de) | Gestapelte Mehrchip-Module und Verfahren zur Herstellung | |
DE10229692B4 (de) | Leiterplatte, Mehrchippackung und zugehöriges Herstellungsverfahren | |
DE10295972B4 (de) | Nicht in einer Form hergestellte Packung für eine Halbleiteranordnung und Verfahren zur Herstellung | |
DE60309422T2 (de) | Multichip-modul und Herstellungsverfahren | |
DE60101159T2 (de) | Herstellungsmethode eines stapelchip-ic-gehäuses auf scheibenebene | |
DE10009733B4 (de) | Halbleitervorrichtung und Verfahren zum Herstellen derselben | |
DE10201781B4 (de) | Hochfrequenz-Leistungsbauteil und Hochfrequenz-Leistungsmodul sowie Verfahren zur Herstellung derselben | |
DE102007002707A1 (de) | System-in Package-Modul | |
EP0351581A1 (de) | Hochintegrierte Schaltung sowie Verfahren zu deren Herstellung | |
DE10301512A1 (de) | Verkleinertes Chippaket und Verfahren zu seiner Herstellung | |
DE10142120A1 (de) | Elektronisches Bauteil mit wenigstens zwei gestapelten Halbleiterchips sowie Verfahren zu seiner Herstellung | |
DE102004001829A1 (de) | Halbleitervorrichtung | |
DE10045043A1 (de) | Halbleiterbauteil und Verfahren zu dessen Herstellung | |
DE10142119B4 (de) | Elektronisches Bauteil und Verfahren zu seiner Herstellung | |
DE112007003208T5 (de) | Ein Halbleitergehäuse | |
WO2004003991A2 (de) | Elektronisches bauteil mit einer gehäusepackung | |
DE69509979T2 (de) | BGA Gehäuse für integrierte Schaltungen und Verfahren zu ihrer Herstellung | |
DE69524724T2 (de) | Elektronische schaltungspackung | |
DE19709259B4 (de) | Mehrlagiges Bodenanschlussgehäuse | |
DE10124970B4 (de) | Elektronisches Bauteil mit einem Halbleiterchip auf einer Halbleiterchip-Anschlußplatte, Systemträger und Verfahren zu deren Herstellung | |
DE10136655C1 (de) | Multichipmodul in COB Bauweise, insbesondere CompactFlash Card mit hoher Speicherkapazität und Verfahren zur Herstellung desselben | |
DE19747177C2 (de) | Gehäustes Bauelement und Verfahren zu dessen Herstellung | |
DE102005051414B3 (de) | Halbleiterbauteil mit Verdrahtungssubstrat und Lotkugeln sowie Verfahren zur Herstellung des Halbleiterbauteils | |
DE10394239T5 (de) | Integriertes Schaltungsgehäuse | |
DE19821916C2 (de) | Halbleitereinrichtung mit einem BGA-Substrat |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8304 | Grant after examination procedure | ||
8364 | No opposition during term of opposition | ||
R071 | Expiry of right |