JP6151461B2 - 単一方向の加熱を用いる強化ガラスを使用する基板の反り制御 - Google Patents

単一方向の加熱を用いる強化ガラスを使用する基板の反り制御 Download PDF

Info

Publication number
JP6151461B2
JP6151461B2 JP2016550463A JP2016550463A JP6151461B2 JP 6151461 B2 JP6151461 B2 JP 6151461B2 JP 2016550463 A JP2016550463 A JP 2016550463A JP 2016550463 A JP2016550463 A JP 2016550463A JP 6151461 B2 JP6151461 B2 JP 6151461B2
Authority
JP
Japan
Prior art keywords
package substrate
substrate
support substrate
package
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016550463A
Other languages
English (en)
Other versions
JP2016540390A (ja
Inventor
キー チャン，チー
キー チャン，チー
首藤　貴志
貴志 首藤
Original Assignee
インテル コーポレイション
インテル コーポレイション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by インテル コーポレイション, インテル コーポレイション filed Critical インテル コーポレイション
Publication of JP2016540390A publication Critical patent/JP2016540390A/ja
Application granted granted Critical
Publication of JP6151461B2 publication Critical patent/JP6151461B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Chemical & Material Sciences (AREA)
  • Structure Of Printed Boards (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Description

集積回路パッケージ基板。
集積回路パッケージは、チップに電力を供給すること、チップに情報を出し入れすること、熱を消散すること、並びに物理的及び／又は環境的損傷からチップを保護することを含む、集積回路チップのための数多くの機能をもたらす。パッケージ基板が損傷させられ或いは欠陥を有する限りにおいて、これらの機能の１つ又はそれよりも多くは影響を受け得る。
典型的なチップパッケージ基板は、現在のところ約４００ミクロン（μｍ）以下のオーダの厚さを有する樹脂材料のコア基板を含む。集積回路チップ（パッケージ基板のデバイス側）への接続のためのパッケージ基板の表面にある接点へのＡＢＦ絶縁伝導性ルーティング層、代表的には、抵抗器及びコンデンサのような受動デバイスのためのパッケージ基板の背面側にある接点への並びにパッケージ基板の反対側にあるプリント回路基板のような他の基板へのパッケージ基板の接続のための接点へのルーティング層のような誘電体材料のビルドアップ層。
パッケージ基板の製造中に、パッケージ基板は反り(warpage)を受け得る。パッケージ基板のデバイス側の（外向きに湾曲した）過剰な凸状の反りは、チップをパッケージ基板に接続するリフローはんだ付け中に開放はんだ継手不良を引き起こし得る。基板コアはより薄くなり、反りの懸念が増大する。
第１の支持基板と第２の支持基板との間に配置されたパッケージ基板を含むアセンブリを概略的に示す側面図である。 図１のアセンブリを示す頂面図である。 リフロー炉内に配置された図１のアセンブリを示す図である。 パッケージ基板内に入れられたマイクロプロセッサを含むモバイルコンピュータを示す図である。 コンピューティングデバイスの実施態様を示す図である。
１つの実施態様においてパッケージ基板のような基板の動的及び静的な反りを減少させ得る方法を記載する。代表的には、その方法は、第１の支持基板と第２の支持基板との間に集積回路パッケージ基板を締め付けることを含む。締め付けたパッケージ基板を単一方向から熱源に晒す。そのような単一方向性の熱露出は、パッケージ基板の形状を修正する傾向を有する。無作為形状、サドル形状、又は概ね凸面の形状を備えるパッケージ基板のデバイス側表面を概ね平面的な又は僅かに凹面の形状に修正し、デバイス側表面への集積回路チップの接続を改良し得る。同様に、概ね平面的な表面を備えるパッケージ基板のデバイス側表面を同様に僅かに凹面の形状に修正し、デバイス側表面への接続を改良し得る。１つの実施態様では、単一方向性の熱処理のためにパッケージ基板を支持するように動作可能であるアセンブリも記載する。
図１は、アセンブリの実施態様を示している。アセンブリ１００は、第１の支持基板と第２の支持基板との間に配置された集積回路パッケージを含む。１つの実施態様において、パッケージ基板１１０は、約４００μｍ以下のオーダの厚さ、摂氏温度当たり５〜７百万分率（ｐｐｍ）の熱膨張係数、２９５℃ ＴＭＡ／２６０℃ ＤＭＡのガラス繊維温度（Ｔｇ）、並びに室温で３２ギガパスカル（ＧＰＡ）及び高温で１９ＧＰＡのヤング率を有する、樹脂材料のコアを含む。デバイス側（デバイス側１１５）でパッケージ基板のコアの上に位置するのは、誘電体材料（例えば、ＡＢＦ）によって絶縁された１つ又はそれよりも多くのルーティング層（経路制御層）である。そのようなルーティング層は、パッケージ基板１１０への集積回路チップ又はダイの接続のために動作可能なパッケージ基板の表面にある接点１２０に接続される。１つの実施態様において、接点１２０上に配置されるのは、例えば、スズ合金のような無鉛はんだ合金の、はんだバンプである。デバイス側の反対側（背面側）でコアの上に位置するのは、誘電体材料（例えば、ＡＢＦ）によって絶縁される１つ又はそれよりも多くのルーティング層である。そのようなルーティング層は、コンデンサ及び／又は抵抗器のような１つ又はそれよりも多くの受動デバイスの接続のために動作可能なパッケージ基板の表面にある接点１３０に接続される。図１は、パッケージ基板１１０の背面側１１７にある接点１３０と、例えば（表面実装技術プロセスによって）接点１３０とデバイス１３５との間のはんだペーストによって背面側１１７に接続される受動デバイス１３５とを示している。１つの実施態様において、コアの背面側にあるそのようなルーティング層の幾つかも、パッケージ基板１１０の背面側１１７に配置されるピン・グリッド・アレイに接続され、パッケージ基板をプリント回路基板のような他の基板に接続する。
アセンブリ１００は、第１の支持基板１５０と第２の支持基板１６０との間に配置されたパッケージ基板１１０を示している。例示のように、この実施態様において、第１の支持基板１５０は、パッケージ基板１１０のデバイス側１１５に位置付けられ、第２の支持基板１６０は、パッケージ基板１１０の背面側１１７に配置される。支持基板１５０を参照すると、１つの実施態様において、支持基板１５０は、パッケージ基板１１０のコアの熱膨張係数よりも少ない熱膨張係数を有する材料で形成される。１つの実施態様において、適切な材料は、５ｐｐｍ／Ｋ未満のオーダの熱膨張係数を有する強化ガラスである。１つの実施態様において、支持基板１５０の本体は、パッケージ基板１１０の重量を支持するように動作可能な厚さＴを有する。
１つの実施態様において、アセンブリ１００の第１の支持基板１５０の二次元領域（平面積）は、パッケージ基板１１０の二次元領域（平面積）よりも少ない。図２は、図１のアセンブリ１００の頂面図を示しており、第１の支持基板１５０の二次元領域を定める長さ寸法ｌ及び幅寸法ｗを有する第１の支持基板１５０を示している。１つの実施態様において、第１の支持基板１５０の二次元領域は、長さＬ及び幅Ｗによって定められるパッケージ基板１１０の二次元領域の７５〜９０パーセントである。
図１を再び参照すると、１つの実施態様において、第１の支持基板１５０は、接点１２０及び／又はそのような接点上のはんだバンプ１２５との接触を避けるのに十分な深さ寸法ｄ１を有する空洞１５５を含む。１つの実施態様において、その深さｄ１は、最大のはんだバンプ高さと等しい。１つの実施態様において、デバイス側１１５の表面に対する空洞１５５の二次元領域（平面積）は、接点１２０／はんだバンプ１２５のアレイ（配列）に取り囲まれるように限定される。他の実施態様では、空洞１５５の二次元領域は、アレイを取り囲むように動作可能な領域（面積）よりも大きくあり得る。
図１中のアセンブリ１００のパッケージ基板１１０の背面側１１７に配置されているのは、第２の支持基板１６０である。１つの実施態様において、第２の支持基板１６０は、パッケージ基板１１０の二次元領域と少なくとも等しい二次元領域（平面積）を定める長さ寸法及び幅寸法を有する。代表的には、第２の支持基板１６０は、１つの実施態様において、第１の支持基板１５０のための材料と類似の材料である。第２の支持基板１６０は、パッケージ基板１１０のコア材料の熱膨張係数より少ない熱膨張係数を有する材料である。第２の支持基板１６０は、１つの実施態様では、パッケージ基板１１０の重量を支持するように選択される、厚さｔ２を有する本体を有する。１つの実施態様において、第２の支持基板１６０は、その中に形成された空洞１６５を有する。空洞１６５は、パッケージ基板１１０の背面側にある接点１３０及び如何なる受動デバイス又はピンとの接触をも避けるのに十分な深さｄ２によって定められる容積を有する。１つの実施態様において、空洞１６５は、接点１３０上の受動デバイス１３５の厚さに５０〜１００ミクロンの代表的な範囲のデバイス１３５間隙を加えたものと等しい深さｄ２を有する。
第１の支持基板１５０及び第２の支持基板１６０がそれぞれ強化ガラスである実施態様において、強化ガラスは、１つの実施態様において、パッケージ基板１１０との支持基板の接触後の如何なる押圧印をも避けるように研磨される。１つの実施態様では、パッケージ基板１１０と接触する第１の支持基板１５０及び第２の支持基板１６０の表面が、５ミクロン未満の反り／粗さを有する。
パッケージ基板反りの典型的な懸念は、デバイス側から見るときのパッケージ基板の形状が、パッケージの側面が外向きに延びるように凸状であることである。そのような場合には、パッケージ基板１１０のデバイス側（デバイス側１１５）の接点のアレイが同一平面上にない。パッケージ基板１１０のデバイス側１１５が上向きに面する図１を参照すると、パッケージ基板の凸形状は、アセンブリ１００の差込み分解図に例示するように、接点のアレイの周縁にある接点がアレイの中心における接点の平面より下（パッケージ基板の中間点により近い接点より下）あることを意味する。凸形状は、パッケージ基板の接点、特にアレイの周縁にある接点と、それに取り付けられるべきダイ又はチップの対応する接点との間の距離の増大の故に、パッケージ基板のデバイス側で開放はんだ継手(open solder joints)をもたらす。１つの実施態様では、反りのない形状を有する（全ての接点１２０が同一平面上にあるか或いはゼロ凸面反りである）パッケージ基板を製造することが望ましい。他の実施態様では、パッケージ基板のデバイス側が、凹面方向において３０ミクロンまでの反りを伴う凹面形状を有するパッケージ基板を有することが許容可能である。ダイが僅かに凹面形状（例えば、３０μｍまでの凹面）を備えるデバイス側を有するパッケージ基板のデバイスに付着するや否や、パッケージ基板はその形状を最小反りに向かって修正する傾向を有する。
図３は、反転させられてリフロー炉の内側に配置された図１のアセンブリを示している。１つの実施態様において、炉２００は、１つの方向において（図示のように下向きに）熱を方向付ける熱源２０５を有する。図３は、ジグ２１０、即ち、例えば、アセンブリ１００を内部で支持する寸法を有するアルミニウムジグ内に配置された、アセンブリ１００を示している。図３は、アセンブリ１００に圧力を加えるように動作可能である対向アームを有するクランプ２２０も示している。
１つの実施態様において、パッケージ基板１１０は、デバイス側１１５に対して凹面の反りを含む形状を有する。支持基板間のパッケージ基板の配置の故に、そのような反りは図１又は図３において明白でない。図３を参照すると、炉２００内のパッケージ基板１１０は、熱源２０５に向かって上向きに面する対向する側面を有する。パッケージ基板１１０を炉２００内に配置して、炉を１つの方向から（図示のように背面側１１７に向かって）加熱するならば、熱は１つの側面で、この場合には、背面側１１７でパッケージ基板１１０に直接的に接触し、そのような側面をデバイス側１１５に対して膨張させる傾向を有する。パッケージ基板１１０の形状は、加熱側から（矢印２５０によって示す方向において）反って離れるという意味において修正される傾向を有する。その修正は、パッケージ基板１１０の二次元領域よりも少ない第１の支持基板１５０の二次元領域、支持基板とジグ２１０との間の差を生み出す間隙２２５によって促進される。よって、一方向性の加熱を用いることによって、形状を１つの方向において修正し得るし、パッケージ基板１１０のデバイス側１１５に対する凸形状を、例えば、ゼロから３０ミクロンの凹面の目標に向かって修正し得る。
１つの実施態様において、方法は、支持基板間に配置されるパッケージ基板１１０を、パッケージ基板上のはんだバンプ１２５のガラス繊維温度よりも上であるがはんだバンプ１２５の融点よりも下である温度で一方向性の又は単一方向性の加熱をもたらす熱源２０５からの熱に晒すことを含む。代表的には、適切な温度は、１８０℃〜２００℃のオーダである。他の実施態様において、適切な温度は、１８０℃〜２５０℃のオーダである。２５０℃のオーダの温度を用いることは、パッケージ基板１１０の背面側１１７で接続される受動デバイス１３５のための１回のリフロープロセスを可能にする。代表的には、一方向性の加熱に対する露出は、パッケージ基板の形状を修正するのに十分な時間期間に亘り得る。適切な修正は、パッケージ基板１１０のデバイス側１１５でゼロの反り（一般的には平面的）から凹面形状に向かう３０ミクロンまでの形状を達成する修正である。適切な時間期間は、１分〜３０分のオーダである。
１つの実施態様では、パッケージ基板１１０と関連付けられる接点又ははんだ材料の酸化を抑制するために、熱源へのパッケージ基板１１０の露出は、内部に最小の酸素を備える環境内で行われる。代表的には、炉２００は、炉に接続される窒素源を含み得る。窒素源２３０は、１つの実施態様において、導管２３５を通じて炉２００内に窒素を導入するように動作可能である。１つの実施態様において、パッケージ基板を熱源に露出する方法は、窒素及び１００百万分率（１００ｐｐｍ）未満の酸素の環境内で行われる。熱源へのパッケージ基板の露出に続いて、炉２００、ジグ２１０、及び支持基板からパッケージ基板を取り外し得る。
支持基板間の基板の一方向性（単一方向性）の加熱を用いる既述の方法は、最小の凹面性（例えば、３０μｍ未満）を備えるデバイス側表面又は一貫して許容可能な平面性（及びランド同一平面性）を備えるパッケージ基板の製造を可能にする。許容し得ない反りを伴う形状（例えば、パッケージ基板のデバイス側の過剰に凸面の形状）の故に使用不能であると見なされてきた基板のために方法を利用し得るし、或いは僅かに凹面の形状（例えば、ゼロ〜３０μｍまでの凹面の形状）を伴うデバイス側又は所望の平面性を一貫して達成するパッケージ基板をそれぞれ形成することにおける定期的な実施として方法を利用し得る。
図４は、コンピュータアセンブリの実施態様を示しており、コンピュータアセンブリは、この実施態様において、モバイルコンピュータである。コンピュータアセンブリ３００内に配置されているのは、パッケージに接続されたマイクロプロセッサであり、パッケージはプリント回路基板に接続されている。図４を参照すると、マイクロプロセッサ３０５は、パッケージ基板３１０に接続されている。パッケージ基板３１０は、例えば、その背面側のピン・グリッド・アレイを通じて、プリント回路基板３２５に接続されている。１つの実施態様では、マイクロプロセッサ３０５とパッケージ基板との間のはんだ接続が着床させられる（ランドされる）ように、組立後のパッケージ（パッケージ基板３１０及びマイクロプロセッサ３０５）が概ね平面的であるように、上述のような方法に従ってパッケージ基板３１０のデバイス側を準備する。
図５は、１つの実施に従ったコンピューティングデバイス４００を例示している。コンピューティングデバイス４００は、マザーボード４０２を収容する。ボード４０２は、プロセッサ４０４及び少なくとも１つの通信チップ４０６を含む、多数のコンポーネントを含み得るが、それらに限定されない。プロセッサ４０４は、ボード４０２に物理的及び電気的に連結される。一部の実施では、少なくとも１つの通信チップ４０６も、ボード４０２に物理的及び電気的に連結される。更なる実施において、通信チップ４０６は、プロセッサ４０４の一部である。
その用途に依存して、コンピューティングデバイス４００は、ボード４０２に物理的及び電気的に連結してもよいし連結しなくてもよい他のコンポーネントを含み得る。これらの他のコンポーネントは、揮発性メモリ（例えば、ＤＲＡＭ）、不揮発性メモリ（例えば、ＲＯＭ）、フラッシュメモリ、グラフィックプロセッサ、デジタル信号プロセッサ、暗号プロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、電池、オーディオコーデック、ビデオコーデック、電力増幅器、衛星航法システム（ＧＰＳ）デバイス、コンパス、加速度計、ジャイロスコープ、スピーカ、カメラ、（ハードディスクドライブ、コンパクトディスク（ＣＤ）、及びデジタル多用途ディスク（ＤＶＤ）等のような）大容量ストレージデバイスを含むが、これらに限定されない。
通信チップ４０６は、コンピューティングデバイス４００へのデータの出し入れのための無線通信を可能にする。「無線」という用語及びその活用形を用いて、非固体媒体を通じた変調電磁放射の使用を通じてデータを通信し得る回路、デバイス、システム、方法、技法、通信チャンネル等を記述し得る。その用語は、関連デバイスが如何なる線（ワイヤ）をも含まないことを暗示しないが、一部の実施態様では関連デバイスは如何なる線（ワイヤ）をも含まないかもしれない。通信チップ４０６は、Ｗｉ−Ｆｉ（ＩＥＥＥ８０２．１１ファミリ）、ＷｉＭＡＸ（ＩＥＥＥ８０２．１６ファミリ）、ＩＥＥＥ８０２．２０、ロング・ターム・エボリューション（ＬＴＥ）、Ｅｖ−ＤＯ、ＨＳＰＡ＋、ＨＳＰＤＡ＋、ＨＳＵＰＡ＋、ＥＤＧＥ、ＧＳＭ（登録商標）、ＧＰＲＳ、ＣＤＭＡ、ＴＤＭＡ、ＤＥＣＴ、Ｂｌｕｅｔｏｏｔｈ（登録商標）、それらの変形、並びに３Ｇ、４Ｇ、５Ｇ、及びそれを超えるものとして指定される任意の他の無線プロトコルを含む、数多くの無線規格又はプロトコルのいずれかを実施し得るが、それらに限定されない。コンピューティングデバイス４００は、複数の通信チップ４０６を含み得る。例えば、第１の通信チップ４０６を、Ｗｉ−Ｆｉ及びＢｌｕｅｔｏｏｔｈ（登録商標）のような、より短距離の無線通信に充て、第２の通信チップ４０６を、ＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ、ＬＴＥ、Ｅｖ−ＤＯ、及びその他のような、より長距離の無線通信に充て得る。
コンピューティングデバイス４００のプロセッサ４０４は、プロセッサ４０４内に実装された（パッケージされた）集積回路ダイを含む。一部の実施態様では、上述のような方法において上述のような単一方向性の熱源に晒されるパッケージを含むパッケージ技術が利用される。「プロセッサ」という用語は、抵抗器及び／又はメモリからの電子データを処理してその電子データを抵抗器及び／又はメモリ内に格納し得る他の電子データに変換する、如何なるデバイス又はデバイスの一部をも指し得る。
通信チップ４０６は、通信チップ４０６内に実装される集積回路ダイも含む。他の実施によれば、上述のような方法において上述のような単一方向性の熱源に晒されるパッケージを含むパッケージ技術が利用される。
更なる実施では、コンピューティングデバイス４００内に収容される他のコンポーネントが、上述のような方法において上述のような単一方向性の熱源に晒されるパッケージを含むパッケージ技術における集積回路ダイを含み得る。
様々な実施において、コンピューティングデバイス４００は、ラップトップ、ネットブック、ノートブック、ウルトラブック、スマートホン、タブレット、携帯情報端末（ＰＤＡ）、ウルトラモバイルＰＣ、携帯電話、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、娯楽装置制御ユニット、デジタルカメラ、携帯音楽プレーヤ、又はデジタルビデオレコーダであり得る。更なる実施において、コンピューティングデバイス４００は、データを処理する如何なる他の電子デバイスであってもよい。
（実施例）
実施例１は、第１の支持基板と第２の支持基板との間に集積回路パッケージ基板を締め付けること、締め付けられるパッケージ基板を単一方向から熱源に晒すこと、及びパッケージ基板の形状を修正することを含む、方法である。
実施例２において、実施例１の方法のパッケージ基板は、二次元領域を含む第１の側面を含み、第１の支持基板は、パッケージ基板の第１の側面に締め付けられ、第１の支持基板は、パッケージ基板の第１の側面の表面積の７５パーセント〜９５パーセントである二次元領域を含む。
実施例３において、実施例２の方法の熱源の単一方向は、パッケージ基板の第１の側面の側面上の方向である。
実施例４において、実施例２の方法の第２の支持基板は、パッケージ基板の面積と少なくとも等しい二次元領域を含む。
実施例５において、実施例の１の方法の第１の支持基板の材料及び第２の支持基板の材料は、強化ガラスである。
実施例６において、実施例の５の方法の強化ガラスは研磨される。
実施例７において、実施例１の方法のパッケージ基板の第１の側面がダイ領域を含み、形状を修正するに先立ち、パッケージ基板の第１の側面は凸面の形状を有する。
実施例８において、実施例７の方法の形状を修正することは、パッケージ基板の第１の側面の凸面の形状を凹面の形状に修正することを含む。
実施例９において、実施例１又は２のいずれかの方法のパッケージ基板は、露出させられたはんだを含み、当該方法は、締め付けられたパッケージ基板を減少させられた酸素環境において熱源に晒すことを更に含む。
実施例１０において、実施例１又は２のいずれかの方法の熱源は、１８０℃〜２５０℃の温度を有する熱源を含む。
実施例１１において、締め付けられたパッケージ基板を熱源に晒すことに先立ち、実施例１０の方法は、パッケージ基板の表面にはんだペーストを導入することを含み、締め付けられたパッケージ基板を熱源に晒すことは、はんだペーストをリフローさせるのに適した温度で熱源に晒すことを含む。
実施例１２では、パッケージ基板を実施例１又は２の方法のいずれかによって作製し得る。
実施例１３は、第１の支持基板と第２の支持基板との間に集積回路パッケージ基板を締め付けること、締め付けられたパッケージ基板をパッケージ基板の表面に対して直交する単一方向から熱源に晒すこと、及びパッケージ基板の形状を修正することを含み、パッケージ基板は、後続のダイ取付けプロセスにおいて集積回路ダイを受け入れるように構成され、第１の支持基板及び第２の支持基板の各々は、強化ガラスを含む、方法である。
実施例１４において、実施例１３の方法のパッケージ基板は、二次元領域を含む第１の側面を含み、第１の支持基板は、パッケージ基板の第１の側面に締め付けられ、第１の支持基板は、パッケージ基板の第１の側面の表面積の７５パーセント〜９５パーセントである二次元領域を含む。
実施例１５において、実施例１４の方法の熱源の単一方向は、パッケージ基板の第１の側面の側面上の方向である。
実施例１６において、実施例１４の方法の第２の支持基板は、前記パッケージ基板の前記面積と少なくとも等しい二次元領域を含む。
実施例１７において、実施例１３の方法のパッケージ基板の第１の側面がダイ領域を含み、形状を修正するに先立ち、パッケージ基板の第１の側面は凸面の形状を有する。
実施例１８において、実施例１２の方法の形状を修正することは、パッケージ基板の第１の側面の凸面の形状を凹面の形状に修正することを含む。
実施例１９では、実施例１３又は１４の方法のいずれかによってパッケージ基板を作製し得る。
実施例２０は、第１の支持基板及び第２の支持基板を含み、第１の支持基板及び第２の支持基板の各々は、集積回路パッケージ基板の材料の熱膨張係数よりも少ない熱膨張係数を有し、第１の支持基板は、パッケージ基板の第１の側面の面積の７５パーセント〜９５パーセントである二次元領域を含み、第２の支持基板は、パッケージ基板の前記面積と少なくとも等しい二次元領域を含み、第１の支持基板及び第２の支持基板の各々は、内部に空洞を有する本体を含み、各空洞は、第１の支持基板及び第２の支持基板がパッケージ基板の両側に組み立てられるときに、支持基板の本体がパッケージ基板の能動領域と接触しないような容積寸法を有するような空洞である、装置である。
実施例２１において、実施例２０の装置における第１の支持基板及び第２の支持基板の各々のための材料は、強化ガラスを含む。
実施例２２において、実施例２１の装置における強化ガラスは研磨される。
本発明の例示の実施の上述の記載は、要約中に記載するものを含めて、網羅的であることを意図せず、本発明を正に開示通りの形態に限定することを意図しない。本発明の特定の実施及び本発明のための特定の実施例を例示の目的のためにここに記載するが、当業者が認識するように、様々な均等な変更が本発明の範囲内で可能である。
上述の詳細な記載に照らして本発明に対するこれらの変更を行い得る。以下の請求項において用いる用語は、本発明を明細書及び請求項に開示する特定の実施に限定するように解釈されてならない。むしろ、本発明の範囲は、確立した請求項解釈の教理に従って解釈されるべき以下の請求項によって専ら決定されるべきである。

Claims (18)

  1. 第１の支持基板と第２の支持基板との間に集積回路パッケージ基板を締め付けること、
    該締め付けられるパッケージ基板を単一方向から熱源に晒すこと、及び
    前記パッケージ基板の形状を修正することを含み、
    前記第１の支持基板の材料及び前記第２の支持基板の材料は、強化ガラスである、
    方法。
  2. 前記パッケージ基板は、二次元領域を含む第１の側面を含み、前記第１の支持基板は、前記パッケージ基板の前記第１の側面に締め付けられ、前記第１の支持基板は、前記パッケージ基板の前記第１の側面の表面積の７５パーセント〜９５パーセントである二次元領域を含む、請求項１に記載の方法。
  3. 前記熱源の前記単一方向は、前記パッケージ基板の表面に対して直交する方向である、請求項２に記載の方法。
  4. 前記第２の支持基板は、前記パッケージ基板の前記二次元領域と少なくとも等しい二次元領域を含む、請求項２に記載の方法。
  5. 前記強化ガラスは研磨される、請求項１に記載の方法。
  6. 前記パッケージ基板の第１の側面がダイ領域を含み、前記形状を修正するに先立ち、前記パッケージ基板の前記第１の側面は凸面の形状を有する、請求項１に記載の方法。
  7. 前記形状を修正することは、前記パッケージ基板の前記第１の側面の前記凸面の形状を凹面の形状に修正することを含む、請求項６に記載の方法。
  8. 前記パッケージ基板は、露出させられたはんだを含み、当該方法は、前記締め付けられたパッケージ基板を減少させられた酸素環境において熱源に晒すことを更に含む、請求項１又は２に記載の方法。
  9. 前記熱源は、１８０℃〜２５０℃の温度を有する熱源を含む、請求項１又は２に記載の方法。
  10. 前記締め付けられたパッケージ基板を熱源に晒すことに先立ち、当該方法は、前記パッケージ基板の表面にはんだペーストを導入することを含み、前記締め付けられたパッケージ基板を熱源に晒すことは、前記はんだペーストをリフローさせるのに適した温度で熱源に晒すことを含む、請求項９に記載の方法。
  11. 第１の支持基板と第２の支持基板との間に集積回路パッケージ基板を締め付けることを含み、前記パッケージ基板は、後続のダイ取付けプロセスにおいて集積回路ダイを受け入れるように構成され、前記第１の支持基板及び前記第２の支持基板の各々は、強化ガラスを含み、
    前記締め付けられたパッケージ基板を前記パッケージ基板の表面に対して直交する単一方向から熱源に晒すことを含み、
    前記パッケージ基板の形状を修正することを含む、
    方法。
  12. 前記パッケージ基板は、二次元領域を含む第１の側面を含み、前記第１の支持基板は、前記パッケージ基板の前記第１の側面に締め付けられ、前記第１の支持基板は、前記パッケージ基板の前記第１の側面の表面積の７５パーセント〜９５パーセントである二次元領域を含む、請求項１１に記載の方法。
  13. 前記熱源の前記単一方向は、前記パッケージ基板の表面に対して直交する方向である、請求項１２に記載の方法。
  14. 前記第２の支持基板は、前記パッケージ基板の前記二次元領域と少なくとも等しい二次元領域を含む、請求項１３に記載の方法。
  15. 前記パッケージ基板の第１の側面がダイ領域を含み、前記形状を修正するに先立ち、前記パッケージ基板の前記第１の側面は凸面の形状を有する、請求項１１に記載の方法。
  16. 前記形状を修正することは、前記パッケージ基板の前記第１の側面の前記凸面の形状を凹面の形状に修正することを含む、請求項１５に記載の方法。
  17. 第１の支持基板及び第２の支持基板を含み、該第１の支持基板及び該第２の支持基板の各々は、集積回路パッケージ基板の材料の熱膨張係数よりも少ない熱膨張係数を有し、
    前記第１の支持基板は、前記パッケージ基板の第１の側面の領域の７５パーセント〜９５パーセントである二次元領域を含み、前記第２の支持基板は、前記パッケージ基板の前記領域と少なくとも等しい二次元領域を含み、
    前記第１の支持基板及び前記第２の支持基板の各々は、内部に空洞を有する本体を含み、各空洞は、前記第１の支持基板及び前記第２の支持基板が前記パッケージ基板の両側に組み立てられるときに、前記支持基板の本体がパッケージ基板の能動領域と接触しないような容積寸法を有するような空洞であり、
    前記第１の支持基板及び前記第２の支持基板の各々のための材料は、強化ガラスを含む、
    装置。
  18. 前記強化ガラスは研磨される、請求項１７に記載の装置。
JP2016550463A 2014-09-27 2014-09-27 単一方向の加熱を用いる強化ガラスを使用する基板の反り制御 Active JP6151461B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/057921 WO2016048383A1 (en) 2014-09-27 2014-09-27 Substrate warpage control using temper glass with uni-directional heating

Publications (2)

Publication Number Publication Date
JP2016540390A JP2016540390A (ja) 2016-12-22
JP6151461B2 true JP6151461B2 (ja) 2017-06-21

Family

ID=55581698

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016550463A Active JP6151461B2 (ja) 2014-09-27 2014-09-27 単一方向の加熱を用いる強化ガラスを使用する基板の反り制御

Country Status (8)

Country Link
US (1) US9887110B2 (ja)
EP (1) EP3017465A4 (ja)
JP (1) JP6151461B2 (ja)
KR (1) KR101776449B1 (ja)
CN (1) CN105960708B (ja)
BR (1) BR112015020761A2 (ja)
TW (1) TWI606553B (ja)
WO (1) WO2016048383A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI642133B (zh) * 2016-10-20 2018-11-21 矽品精密工業股份有限公司 電子構件之置放製程及其應用之承載治具
KR102015336B1 (ko) * 2017-06-12 2019-08-28 삼성전자주식회사 반도체 패키지 기판의 휨 감소 방법 및 휨 감소 장치
US11421316B2 (en) * 2018-10-26 2022-08-23 Applied Materials, Inc. Methods and apparatus for controlling warpage in wafer level packaging processes
US20210035767A1 (en) * 2019-07-29 2021-02-04 Applied Materials, Inc. Methods for repairing a recess of a chamber component
US20210057238A1 (en) * 2019-08-20 2021-02-25 Applied Materials, Inc. Methods and apparatus for contactless substrate warpage correction

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5553484A (en) * 1978-10-16 1980-04-18 Fujitsu Ltd Method of correcting slet of printed board
JP2795788B2 (ja) 1993-02-18 1998-09-10 シャープ株式会社 半導体チップの実装方法
SG66313A1 (en) 1996-06-20 2001-01-16 Advanced Systems Automation Method and apparatus for reducing warpage in semiconductor
CN1223010A (zh) * 1996-06-20 1999-07-14 先进自动化体系有限公司 降低半导体封装件的翘曲的方法和装置
JP3003620B2 (ja) * 1997-04-11 2000-01-31 日本電気株式会社 ベアチップマウンタおよびそのマウント方法
JP4196094B2 (ja) * 2003-09-25 2008-12-17 パナソニック株式会社 セラミック基板の製造方法
US7332110B2 (en) * 2003-12-09 2008-02-19 Hoya Corporation Method and device for producing optical part
US7172927B2 (en) 2003-12-18 2007-02-06 Freescale Semiconductor, Inc. Warpage control of array packaging
JP5025399B2 (ja) * 2007-09-27 2012-09-12 新光電気工業株式会社 配線基板及びその製造方法
JP2009111285A (ja) * 2007-10-31 2009-05-21 Kyocer Slc Technologies Corp 配線基板の製造方法
JP2009130269A (ja) * 2007-11-27 2009-06-11 Nec Electronics Corp 半導体製造装置および半導体装置の製造方法
KR20100005646A (ko) 2008-07-07 2010-01-15 김태일 부직포 및 그 제조방법
US7733655B2 (en) 2008-07-22 2010-06-08 International Business Machines Corporation Lid edge capping load
US8076762B2 (en) * 2009-08-13 2011-12-13 Qualcomm Incorporated Variable feature interface that induces a balanced stress to prevent thin die warpage
JP2011192781A (ja) * 2010-03-15 2011-09-29 Disco Corp パッケージ基板の加工方法
US8540506B2 (en) * 2010-08-16 2013-09-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor molding chamber
US9006006B2 (en) * 2011-11-29 2015-04-14 Sharp Kabushiki Kaisha Manufacturing method for light-emitting device comprising multi-step cured silicon resin
US8642445B2 (en) * 2012-03-29 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for reducing package warpage
JP6022862B2 (ja) * 2012-05-08 2016-11-09 株式会社不二製作所 硬質脆性基板の切り出し方法及び切り出し装置
JP6283218B2 (ja) 2013-02-27 2018-02-21 新光電気工業株式会社 基板の反り矯正装置及び基板の反り矯正方法
JP6244242B2 (ja) 2014-03-26 2017-12-06 千代田化工建設株式会社 水素製造システム及び水素製造方法

Also Published As

Publication number Publication date
EP3017465A4 (en) 2017-04-26
TW201622066A (zh) 2016-06-16
US9887110B2 (en) 2018-02-06
KR101776449B1 (ko) 2017-09-07
CN105960708A (zh) 2016-09-21
US20160268149A1 (en) 2016-09-15
TWI606553B (zh) 2017-11-21
KR20160048026A (ko) 2016-05-03
JP2016540390A (ja) 2016-12-22
CN105960708B (zh) 2019-11-05
EP3017465A1 (en) 2016-05-11
WO2016048383A1 (en) 2016-03-31
BR112015020761A2 (pt) 2017-07-18

Similar Documents

Publication Publication Date Title
JP6151461B2 (ja) 単一方向の加熱を用いる強化ガラスを使用する基板の反り制御
KR20190122133A (ko) 이방성 열 전도 섹션 및 등방성 열 전도 섹션을 갖는 방열 디바이스
US10980134B2 (en) Method for orienting solder balls on a BGA device
KR101374433B1 (ko) 패치 온 인터포저 조립체 및 그에 의해 형성된 구조물
JP6370920B2 (ja) 成形コンパウンドを有する集積回路アセンブリ
US20100078799A1 (en) Microelectronic package with carbon nanotubes interconnect and method of making same
KR102181794B1 (ko) 오포섬-다이 패키지-온-패키지 장치
JP2016115929A (ja) マイクロ電子パッケージ用ピクチャフレームスティフナ
TW202201103A (zh) 攝像頭模組及電子裝置
US10811366B2 (en) Microelectronic bond pads having integrated spring structures
JP2014123733A (ja) 誘電性又は異方性導電性フィルム（ａｃｆ）ビルドアップレイヤーを有するパッケージ
US10177066B2 (en) Flexible integrated heat spreader
JP2018535551A (ja) セラミックノーリード表面実装電子デバイス用の応力抑制インターポーザ
EP3506346A2 (en) Substrate assembly with spacer element
US20190202136A1 (en) Component coupling via plurality of adhesive elements
WO2018017222A1 (en) Ball grid array (bga) with anchoring pins
KR20190098132A (ko) 와이어 본딩 애플리케이션들을 위한 패키지 구조체들에서의 인터포저 설계
JP2000031316A (ja) 表面実装型半導体装置の実装構造
JP2007305652A (ja) 半導体パッケージ
US20170178999A1 (en) Flip-chip package with thermal dissipation layer
JP2006253179A (ja) 半導体装置の製造方法と製造装置
JP2007242674A (ja) プリント配線板、電子部品実装体、電子機器、電子部品実装体の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161129

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170227

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170425

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170524

R150 Certificate of patent or registration of utility model

Ref document number: 6151461

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250