KR102181794B1 - 오포섬-다이 패키지-온-패키지 장치 - Google Patents

오포섬-다이 패키지-온-패키지 장치 Download PDF

Info

Publication number
KR102181794B1
KR102181794B1 KR1020177034652A KR20177034652A KR102181794B1 KR 102181794 B1 KR102181794 B1 KR 102181794B1 KR 1020177034652 A KR1020177034652 A KR 1020177034652A KR 20177034652 A KR20177034652 A KR 20177034652A KR 102181794 B1 KR102181794 B1 KR 102181794B1
Authority
KR
South Korea
Prior art keywords
package
die
substrate
contact
package substrate
Prior art date
Application number
KR1020177034652A
Other languages
English (en)
Other versions
KR20180027421A (ko
Inventor
크리스티안 가이슬러
토르스텐 메이어
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20180027421A publication Critical patent/KR20180027421A/ko
Application granted granted Critical
Publication of KR102181794B1 publication Critical patent/KR102181794B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06548—Conductive via connections through the substrate, container, or encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1076—Shape of the containers
    • H01L2225/1088—Arrangements to limit the height of the assembly
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1434—Memory
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Wire Bonding (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

장치는 제2 패키지에 연결된 제1 패키지 - 제1 패키지 및 제2 패키지 각각은 제1 측 및 반대의 제2 측을 가짐 -; 제1 패키지에 연결된 제1 다이; 및 제2 패키지의 제2 측에 연결된 제2 다이를 포함하고, 제1 패키지는 스택형 배열로 제2 패키지에 연결되어, 제2 패키지의 제1 측이 제1 패키지의 제2 측에 대향하도록 한다. 방법은 제1 패키지를 스택형 구성으로 제2 패키지에 연결하는 단계를 포함하고, 제1 패키지는 제1 패키지 기판 및 제1 다이를 포함하고, 제2 패키지는 제2 패키지 기판 및 제2 다이를 포함하고, 제2 다이는 제1 패키지 기판 반대편의 제2 패키지 기판의 측 상에 배치된다.

Description

오포섬-다이 패키지-온-패키지 장치{OPOSSUM-DIE PACKAGE-ON-PACKAGE APPARATUS}
집적 회로 패키징.
모바일 애플리케이션의 경우 소형 패키지 폼 팩터(풋프린트 및 z-높이) 및 낮은 패키징 비용은 새로운 제품에 대한 중요한 요건이다. 하나의 패키지가 다른 패키지에 스택형 배열(z-방향에서 하나 위에 다른 것이 위치됨)로 접속되는 패키지 온 패키지(Package on Package; PoP) 어셈블리를 이용하여 모듈 풋프린트(예를 들면, 애플리케이션 프로세서의 최상부 상의 메모리)를 감소시킨다. xy-방향 풋프린트를 감소시키면서, PoP 구성은 모듈의 z-방향 두께 또는 높이("z-높이")를 증가시킨다. 본 기술 분야의 현 상태에서의 PoP 모듈 기술은 1 mm 이상 정도의 z-높이를 갖는다. 또한, 전형적인 PoP 솔루션은 최상부와 최하부 패키지 사이에 제한된 수의 상호접속부를 허용한다. 전형적으로, 상호접속부는 최하부 패키지의 팬-아웃 영역(fan-out area) 또는 주변 영역에 위치된다. 상호접속부에 대한 추가적인 재경로배정 층 또는 더욱 빽빽한 기하구조를 이용하여 상호접속 대역폭을 증가시킬 수 있지만, 그러한 솔루션은 패키징 비용을 증가시키는 경향이 있다.
도 1은 다이가 부착되는 패키지 기판에 대해 행잉(hanging) 또는 오포섬(opossum) 구성으로 다이를 갖는 최하부 또는 지지 패키지를 포함하는 PoP 어셈블리의 실시예의 측단면도를 도시한다.
도 2는 다이가 부착되는 패키지 기판에 대해 행잉 또는 오포섬 구성으로 다이를 갖는 최하부 또는 지지 패키지를 이용하는 PoP 어셈블리의 다른 실시예의 측단면도를 도시한다.
도 3은 하부 또는 지지 패키지가 웨이퍼 레벨 패키징, 특히, 최상부 패키지에 대한 주변 상호접속부를 갖는 매립된 웨이퍼 레벨 볼 그리드 어레이(예를 들면, eWLB) 패키지에 기초하는 PoP 어셈블리의 다른 실시예의 측단면도를 도시한다.
도 4는 최상부 패키지에 대한 영역 상호접속부를 갖는 최하부 패키지로서 오포섬 팬아웃 웨이퍼 레벨 패키지를 갖는 PoP 어셈블리의 다른 실시예의 측단면도를 도시한다.
도 5는 eWLB 오포섬 구성 상의 eWLB를 이용하는 프리(pre) PoP 어셈블리의 측단면도를 도시한다.
도 6은 그 표면 상에 배치된 접착 포일(adhesive foil) 및 접착 포일 상에 위치된 다수의 비아 바(via bar)를 갖는 몰드 캐리어의 측면도를 도시한다.
도 7은 접착 층으로부터 비아 바 및 몰딩 재료를 분리하고, 구조 상에 재분배 층을 도입하고, 그것에 다이를 접속한 이후의, 도 6의 구조를 도시한다.
도 8은 몰딩 재료의 박막화(thinning) 이후의, 도 7의 구조를 도시한다.
처리 시퀀스는 또한 상이할 수 있다. 즉, 솔더 볼 및 오포섬 다이를 위치시키기 전에 바디를 박막화할 수 있다.
도 9는 컴퓨팅 디바이스의 실시예를 도시한다.
도 1은 다이가 부착되는 패키지 기판에 대해 행잉 또는 오포섬 구성으로 다이를 갖는 최하부 또는 지지 패키지를 포함하는 PoP 어셈블리의 실시예의 측단면도를 도시한다. 도 1을 참조하면, PoP 어셈블리(100)는 스택형 배열로 패키지(130)에 접속된 패키지(110)를 포함한다(도시된 바와 같이, z-방향에서 패키지(130) 위에 또는 상에 패키지(110)).
패키지(110)는 예를 들면, 각각 선택적으로 언더필을 포함하는, 다이의 접촉 포인트와 패키지 기판 사이의 범핑 또는 리플로우 프로세스를 통해, 다이(120)가 그 표면에 전기적으로 및 물리적으로 접속되는 패키지 기판(115)을 포함한다. 전형적으로, 다이(120)는 메모리 다이이다. 또한, 패키지(110)는, 패키지(110)를 최하부 또는 지지 패키지(130)에 접속하도록 동작가능한 상호접속부(150)(예를 들면, 솔더 범프)를 포함한다.
도 1에 도시된 PoP 어셈블리(100)의 패키지(130)는 다이(140)(예를 들면, 플립 칩 마이크로프로세서)가 선택적으로 언더필을 포함하는 범핑 또는 리플로우 프로세스를 통해 전기적으로 및 물리적으로 접속되는 패키지 기판(135)을 포함한다. 도 1에 도시된 바와 같이, 다이(140)는, 도시된 바와 같이 다이(140)가 z-방향에 대하여 패키지 기판(135) 아래에 있고, 따라서 패키지 기판(135)에 대하여 오포섬 또는 행잉 다이 구성이 되도록, 패키지 기판(135)의 일측에 접속된다. 즉, 여기서 각각의 패키징 기판은 각각의 다이가 접속되는(즉, 다이(120)가 패키지 기판(115)에, 그리고 다이(140)가 패키지 기판(135)에 접속되는) 다이 측, 및 반대편 또는 후면측을 포함하며, 패키지 기판(115)의 후면측은 패키지 기판(135)의 후면측과 대향한다.
PoP 어셈블리(100)에서, 도시된 바와 같이, 다이(140)는 패키지 기판(135)에 대한 그것의 부착에 관해서, 및 패키지 기판(115)에 대한 다이(120)의 부착에 대해, 패키지(110)가 패키지(130) 상에 또는 위에 위치되는 행잉 또는 오포섬 구성이다. 또한, 패키지 기판(135)은 패키지 기판의 다이 측 상에 접촉 패드(155)를 포함한다. 도시된 실시예에서, PoP 어셈블리(100)는, 예를 들면, 전화 또는 다른 휴대용 컴퓨팅 디바이스와 같은 모바일 애플리케이션에서 전형적으로 이용하기 위한 인쇄 회로 보드인 기판(175)에 접속된다. PoP 어셈블리(100)는 패키지 기판(135)의 접촉 패드(155)와 기판(175)의 대응하는 접촉 패드 사이의 솔더 접속부(160)(솔더 볼)를 통해 기판(175)에 접속된다. 일 실시예에서, 기판 및 재분배 층에 대한 임의의 상호접속부를 포함하는 다이(140)의 두께 또는 높이 h1은 솔더 접속부(160)의 두께 또는 높이 h2보다 작다.
어셈블리(100)를 참조하면, 패키지(130)에 대한 패키지(110)의 접속에 관하여, 접속은 각각의 패키지의 영역 표면 주위에 배열된 접촉 패드(contact pads) 또는 접촉부(contacts)에 대한 솔더 접속을 통해 행해질 수 있다. 전형적으로, 도 1은 내부 영역(180) 및 주변 영역(185)을 갖는 패키지 기판(115)을 도시하며, 내부 영역(180) 및 주변 영역(185)은 집합적으로 패키지의 영역 표면을 정의한다. 도시된 바와 같이, 접촉 패드는 내부 영역(180) 주위에, 또한 주변 영역(185) 주위에 배열된다. 그러한 접촉 패드는 내부 영역(180)에 대한 트레이스 또는 상호접속부를 경로배정 또는 분배하고, 트레이스 또는 상호접속부에 대한 접촉 패드를 형성함으로써, 기판 제조 단계 동안 형성될 수 있다. 기판과 패키지(130) 사이의 상호접속 포인트를 위해 패키지 기판(115)의 내부 영역(180)을 이용하는 능력은 (단지 주변 영역(185)에서) 단지 주변적으로 배치된 접촉 패드만을 갖는 패키지 기판에 비하여 증가된 수의 상호접속 포인트를 제공한다. 도 1은 다이(140)가 접속되는 기판의 측 반대편의 그 표면 상에 배치된 접촉 패드(145)를 갖는 패키지 기판(135)을 도시한다. 접촉 패드(145)는 (패키지 기판의 내부 영역을 포함하는) 패키지 기판(115)의 접촉 패드(125)와 정렬되며, 솔더 접속부(150)(솔더 볼)는 각각의 접촉 패드를 통해 패키지에 접속한다.
도 2는 그것이 부착되는 패키지 기판에 대해 행잉 또는 오포섬 구성으로 다이를 갖는 최하부 또는 지지 패키지를 이용하는 PoP 어셈블리의 다른 실시예의 측단면도를 도시한다. 도 2를 참조하면, 어셈블리(200)는 스택형 배열로 패키지(120)에 접속된 패키지(210)를 포함한다(도시된 바와 같이, z-방향에서 하나 위에 또는 상에 다른 하나). 패키지(210)는 예를 들면, 언더필 프로세스를 선택적으로 포함하는 범핑 또는 리플로우 프로세스를 통해 다이(220)가 그 표면에 전기적으로 및 물리적으로 접속되는 패키지 기판(215)을 포함한다. 전형적으로, 다이(220)는 플립 칩 메모리 다이이다. 도 2는 다이(220)가 접속되는 측 반대편의 기판의 측 상에 접촉 패드(225)를 포함하는 패키지(210)를 또한 도시한다. 접촉 패드(225)는 패키지 기판의 내부 영역(280)에 주변적인 영역(285)에 배치된다. 일 실시예에서, 접촉 패드(225)는 직사각형 또는 정사각형 형상을 갖는 패키지 기판(215)의 표면의 4개의 측들의 주변 또는 에지를 따라 배치된다.
도 2에서의 PoP 어셈블리(200)의 패키지(230)는 언더필 프로세스를 선택적으로 포함하는 범핑 또는 리플로우 프로세스를 통해 다이(240)(예를 들면, 플립 칩 마이크로프로세서)가 접속되는 패키지 기판(235)을 포함한다. 도시된 바와 같이, 다이(240)는, 다이(240)가 z-방향에 대하여 패키지 기판(235) 아래에 있고, 따라서 패키지 기판(235)에 대하여 오포섬 또는 행잉 구성이 되도록, 패키지 기판(235)의 일측에 접속된다. 패키지(230)의 패키지 기판(235)은 다이(240)가 부착되는 측 반대편의 기판의 측 상에 배치된 접촉 패드(245)를 포함한다. 접촉 패드(245)는 패키지 기판의 표면 상에 주변 배열로 배치되고, 패키지(210)의 접촉 패드(225)와 정렬된다. 도 2는 패키지들을 전기적으로 접속하기 위해 패키지(210)의 접촉 패드(225)와 패키지(230)의 접촉 패드(245) 사이에 배치된 솔더 접속부(250)(솔더 볼)를 도시한다. 패키지(230)의 패키지 기판(235)은 패키지 기판의 다이 측 상에 배치된 접촉 패드(255)를 또한 포함한다. 도 2는 인쇄 회로 보드와 같은 기판에 PoP 어셈블리(200)를 접속하도록 동작가능한 접촉 패드(255)에 접속된 솔더 접속부(260)를 도시한다.
도 1 및 도 2 각각에 도시된 실시예에서, 전형적으로, 각각의 어셈블리는 오포섬 또는 행잉 다이 구성을 갖는 플립 칩 볼 그리드 어레이 패키지 상에 배치된 상업용 메모리 패키지와 같은 패키지를 포함한다. PoP 어셈블리의 최하부 또는 지지 패키지(예를 들면, 도 1의 패키지(130), 도 2의 패키지(230))에 대해 오포섬 또는 행잉 다이 구성을 이용함으로써, 어셈블리의 z-높이는 최소화된다. 일 실시예에서, 도 1에서의 패키지 어셈블리(100) 및 도 2에서의 패키지 어셈블리(200) 둘 다에 대한 전형적인 z-높이는 1 mm 정도이다.
도 3은 하부 또는 지지 패키지가 웨이퍼 레벨 패키징, 특히, 매립된 웨이퍼 레벨 볼 그리드 어레이(예를 들면, eWLB) 패키지에 기초하는 PoP 어셈블리의 다른 실시예의 측단면도를 도시한다. eWLB의 경우, 패키지가 다이 접촉부에 대해 재분배 층 둘레에 형성된다. 도 3은 z-방향에서 패키지(330) 상에 및 위에 패키지(310)를 갖는 스택형 배열로 패키지(330)에 전기적으로 접속된 패키지(310)를 포함하는 PoP 어셈블리(300)의 측단면도를 도시한다. 패키지(310)는 패키지 기판(315)을 포함한다. 다이(320), 예를 들면, 메모리 다이가 패키지 기판(315)의 표면(보이는 바와 같이 최상부 표면) 상에 전기적으로 및 물리적으로 접속된다. 패키지 기판(315)은 다이(320)가 부착되는 측 반대편의 측 상의 패키지 기판의 주변 영역 주위에 배치된 접촉 패드(325)를 포함한다. 주변 영역(385)은 내부 영역(380)에 주변적이며, 일 실시예에서, 각각의 측의 주변 또는 에지, 또는 4개의 측의 직사각형 패키지 기판을 둘러싼다.
도 3에서의 PoP 어셈블리(300)의 패키지(330)는 다이(340), 예를 들면, 재분배 층(335)에 직접 접속된 마이크로프로세서를 포함한다. 재분배 층(335)은 (다이(340)에 접속하기 위한) 다이 측 상의 접촉 패드, 및 다이(340)가 그 사이의 전기적 트레이스 및 상호접속부와 접속되는 측 반대편의 측 상의 접촉 패드(345)를 포함한다. 몰딩 재료(343)에 매립되거나 또는 그것에 배치되는 비아 바(348)가 접촉 패드(345)에 접속된다. 도시된 바와 같이, 바이 바(348)는 패키지 기판의 주변 영역 부근에 형성되고, 패키지 기판(315)의 접촉 패드(325)와 정렬된다. 다른 실시예에서, TMV(through mold vias)가 비아 바에 대한 대안으로서 이용될 수 있다.
접촉 패드(325)와 비아 바(348) 사이의 솔더 상호접속부(350)에 대하여 패키지 기판(310)이 패키지 기판(330)에 접속된다. 어셈블리(300)를 인쇄 회로 보드인 기판에 전기적으로 접속하기 위해 솔더 상호접속부(360)가 접속되는 접촉 패드가 다이(340)를 포함하는 패키지(330)의 측 상에 배치된다.
도 4는 PoP 어셈블리의 다른 실시예의 측단면도를 도시한다. 어셈블리(400)는, 보이는 바와 같이 패키지(430) 위에 패키지(410)를 갖는, z-방향에 대하여 스택형 구성으로 패키지(430)에 접속된 패키지(410)를 포함한다. 일 실시예에서, 패키지(410)는 패키지 기판(415)의 다이 또는 제1 측 상의 접촉 포인트에 전기적으로 및 물리적으로 접속된 메모리 다이와 같은 다이(420)를 포함한다. 패키지 기판(415)은 다이 측 반대편의 패키지 기판의 제2 측 상에 접촉 패드(425)를 갖는다. 그러한 접촉 패드는 내부 영역(480) 및 패키지 기판의 주변 영역(485) 주위에 배치된다. 일 실시예에서, 패키지(410)는 플립 칩 볼 그리드 어레이 패키지이다.
도 4에 도시된 어셈블리(400)에서의 패키지(430)는 몰딩 재료(443)에 매립된 비아 바(448) 및 재분배 층(435)을 포함하는 eWLB 배열로 배치된 다이(440)를 포함한다. 유전체 재료의 재분배 층은 다이(440)의 접촉 포인트에 접속되는 제1 측(보이는 바와 같이 최하부 측) 상의 접촉 포인트, 및 재분배 층(435)의 제2 측(보이는 바와 같이 최상부 측) 상의 제2 접촉 포인트에 대한 접속을 재분배하기 위한 도전성 상호접속부/트레이스 및 상호접속부를 포함한다. 그러한 접촉 포인트들 각각은 개별적인 비아 바(448)에 접속된다. 바아 바(448)는 재분배 층(435)에 대한 하나의 측 상에 및 패키지(430)를 패키지(410)에 접속하기 위한 접촉 포인트 또는 패드를 제공하는 반대 측 상에 접속된다. 도 4는 패키지(410)의 접촉 패드(425)와 패키지(430)의 비아 바(448) 사이에 배치된 솔더 접속부(450)(솔더 볼)를 도시한다. 또한, 도 4는 재분배 층(435)의 다이 측(비아 바(448) 반대편의 측) 상의 접촉 패드에 접속된 솔더 접속부(460)를 도시한다. 일 실시예에서, 솔더 접속부(460)는 어셈블리(400)를 인쇄 회로 보드와 같은 기판에 접속하도록 동작가능하다.
도 3 및 도 4에서와 같이 오포섬 또는 행잉 구성으로 다이를 포함하는 eWLB 패키지를 이용함으로써, 1mm 이하의 PoP 어셈블리의 z-높이가 실현될 수 있다. 또한, (도 3 및 도 4에서 보이는 바와 같이) 최하부 패키지의 오포섬 또는 행잉 다이 구성은 상호접속부를 위해 패키지들 사이의 인터페이스 영역, 즉, 내부 영역(380)(도 3) 및 내부 영역(480)(도 4)을 제공한다. 특히, 도 4는 볼 그리드 어레이 배열을 갖는 패키지들 사이의 상호접속을 위한 내부 인터페이스 영역의 이용을 도시한다.
전술한 실시예들에 대해 기술된 이점은 1 mm 이하의 패키지 스택의 z-높이; 최상부 패키지에 대한 영역 어레이 능력; 최상부 패키지로부터 최하부 패키지로의 감소된 상호접속부를 제공하는 최하부 패키지 기판에 대한 최상부 패키지의 직접 접촉; 직접 다이 부착에 대한 가능성; 및 최소의 패키지 높이를 유지하면서 디스크리트(discreet) 수동 디바이스가 부착되도록 하는 기회를 포함한다.
도 5는 eWLB 온 eWLB 오포섬 구성을 각각 이용하는 3개의 PoP 어셈블리의 측단면도를 도시한다. 패키지 어셈블리(500A)는 스택형 구성으로 최하부 패키지(530A)에 전기적으로 접속된 (보이는 바와 같은) 최상부 패키지(510A)를 포함한다. 패키지(510A)는 재분배 층(515A)에 대해 디바이스 측 상에 전기적으로 및 물리적으로 접속된, 예를 들면, 메모리 다이인 다이(520A)를 포함한다. 재분배 층(515)은 다이(520A)에 접속된 측 반대편의 재분배 층의 측 상에 접촉 포인트(525A)를 포함한다. 패키지(510A)는 다이(520A)를 매립하는 몰딩 재료(527A)를 또한 도시한다.
패키지(530A)는 재분배 층(535A)에 대한 다이 측 상에 접속된 다이(540A)를 포함하며, 재분배 층(535A)의 반대 측은 몰딩 재료(543A)에 매립된 비아 바(548A)에 접속된다. 도시된 바와 같이, 패키지(510A)는 패키지(510A)의 접촉 패드(525A)와 패키지(530A)의 비아 바(548A)와 관련된 접촉 포인트 사이의 솔더 접속부(550A)(솔더 볼)를 통해 패키지(535A)에 접속된다. 도시된 바와 같이, 패키지(530A)의 다이(540A)는, 보이는 바와 같이 재분배 층(535A) 아래에 배치된 오포섬 또는 행잉 구성으로 되어 있다.
PoP 어셈블리(500B)는 스택형 구성으로 패키지(530B)에 접속된 (보이는 바와 같이 패키지(530B) 상에 또는 위에 배치되는) 패키지(510B)를 포함한다. 일 실시예에서, 패키지(510B)는 패키지(510A)와 유사하며, 재분배 층(515B)에 접속된 다이(520B) 및 몰딩 재료(527B)에 매립된 다이를 포함한다. 재분배 층(515B)은 다이(520B)가 접속되는 측 반대편의 재분배 층의 측 상에 배치된 접촉 패드(525B)를 포함한다.
도 5에 도시된 PoP 어셈블리(500B)의 패키지(530B)는, 일 실시예에서, 어셈블리(500A)의 패키지(530A)와 유사하며, 재분배 층(535B)에 전기적으로 접속된 다이(540B) 및 몰딩 재료(543B)에 매립되는 비아 바(548B)에 전기적으로 접속된 재분배 층을 포함한다. 어셈블리(500B)에서, 패키지(510B)는 SOP(solder on pad) 또는 반구형 솔더 볼(550B)을 이용하여 패키지(530B)에 전기적으로 접속된다. 이러한 방식으로, 패키지(510B)의 접촉 패드(525B)와 패키지(530B)의 비아 바(548B)의 접촉 포인트 사이의 상호접속부의 z-높이가 최소화된다. 따라서, PoP 어셈블리(500B)는 패키지 어셈블리(500A)의 z-높이보다 낮은 z-높이를 갖는다.
PoP 어셈블리(500C)는 보이는 바와 같이 패키지(530C) 상에 또는 위에 패키지(510C)를 갖는 스택형 구성으로 패키지(530C)에 접속된 제1 패키지(510C)를 포함한다. 본 실시예에서, 패키지(510C) 및 패키지(530C) 각각은 오포섬 또는 행잉 구성으로 다이를 포함한다. 패키지(510C)는 재분배 층(515C)에 접속된 다이(520C)를 포함한다. 도 5는 재분배 층(515C)의 다이 측 상에 접속된 비아 바(528C)를 또한 도시한다. 본 실시예에서, 다이(520C) 및 비아 바(528C) 둘 다 몰딩 재료(527C)에 매립된다.
PoP 어셈블리(500C)에서의 패키지(530C)는, 일 실시예에서, 어셈블리(500B) 및 어셈블리(500A) 각각의 패키지(530B) 및 패키지(530A)와 유사하다. 패키지(530C)는 재분배 층(535C)에 접속된 다이(540C) 및 재분배 층(535C)의 반대 측으로부터 연장되고 몰딩 재료(543C)에 매립되는 비아 바(548C)를 포함한다. 도 5는 패키지(510C)의 비아 바(528C)의 접촉 포인트와 패키지(530C)의 비아 바(548C)의 접촉 포인트 사이에 접속된 SOP 또는 반구형 솔더 볼(550C)을 도시한다. 도시된 바와 같이, PoP 어셈블리(500C)는 PoP 어셈블리(500B) 또는 PoP 어셈블리(500A)보다 작은 z-높이 또는 두께를 갖는다.
eWLB 패키지를 형성하는 기술이 잘 알려져 있지만, 도 6 내지 8은 도 5에서의 패키지(530A) 또는 패키지(530B)와 같은 오포섬 또는 행잉 다이 구성을 갖는 eWLB 패키지를 형성하는 프로세스의 측단면도를 도시한다. 도 6은 그 표면 상에 배치된 접착 포일 및 접착 포일 상에 위치된 다수의 비아 바를 갖는 몰드 캐리어의 측면도를 도시한다. 몰드 캐리어(610)는, 예를 들면, 접착 포일(620)이 부착될 수 있는 스테인리스강 재료이다. 비아 바(630)는 접착 포일(620) 상에 배치되며, 각각의 접촉 포인트 또는 패드가 포일과 접촉하고 있다. 접착 포일(620) 상의 비아 바(630)의 배치 이후에, 예를 들면, 액체 또는 미립자 몰드 화합물의 몰딩 재료가 비아 바(630)를 매립하기 위해 접착 포일(620) 상에 도입된다.
도 7은 접착 층으로부터 비아 바 및 몰딩 재료를 분리하고, 구조 상에 재분배 층을 도입하고, 그것에 다이를 접속한 이후의, 도 6의 구조를 도시한다. 일 실시예에서, 몰딩 재료(640)는 예를 들면, 약간의 열 예산(thermal budget)을 이용하는 디본딩(debonding) 프로세스에 의해 접착 층(620)으로부터 분리된다. 도 7을 참조하면, 접착 층(620)의 제거에 의해 생성된 표면 상에 유전체 층(650)을 도입하고, 포토리소그래피 기술을 이용하여 비아 바(630)의 접촉 포인트 또는 패드에 대한 접촉부를 패터닝한 후, 도전성 비아 및 트레이스를 형성하기 위한 도금 기술이 뒤따르는 것에 의해, 재분배 층이 도입된다. 또한, 도전성 비아 및/또는 접촉 포인트 또는 패드가, 비아 바(630) 및 몰딩 재료(640)와 접촉하는 표면에 반대되는 유전체 층(650)의 표면 상에 또는 그 근처에 형성된다. 도 7은 그러한 접촉 포인트 또는 패드(655)에 전기적으로 및 물리적으로 접속된 다이(660) 뿐만 아니라, 접촉 포인트 또는 패드(655) 중 다른 것에 접속된 솔더 접속부(670)(솔더 볼)를 도시한다.
도 8은 몰딩 재료의 박막화 이후의, 도 7의 구조를 도시한다. 몰딩 재료(640)는 비아 바(630) 각각의 접촉 표면을 노출시키도록 박막화된다. 몰딩 재료의 박막화 이후에, 패키지는 어셈블리되고, PoP 어셈블리를 위해 제2 패키지에 접속될 수 있다. 다른 실시예에서, 처리 시퀀스는 또한 상이할 수 있다. 즉, 솔더 볼 및 오포섬 다이를 위치시키기 전에 바디를 박막화한다. 도 8에 도시된 바와 같이, 패키지는 (z-방향에서 보이는 바와 같이 재분배 층 아래에) 오포섬 또는 행잉 다이 구성으로 다이를 포함한다.
도 9는 하나의 구현에 따른 컴퓨팅 디바이스(700)를 도시한다. 컴퓨팅 디바이스(700)는 보드(702)를 하우징한다. 보드(702)는, 제한적인 것은 아니지만, 프로세서(704) 및 적어도 하나의 통신 칩(706)을 포함하는 다수의 구성요소를 포함할 수 있다. 프로세서(704)는 보드(702)에 물리적으로 및 전기적으로 연결된다. 일부 구현에서, 적어도 하나의 통신 칩(706)이 보드(702)에 물리적으로 및 전기적으로 또한 연결된다. 다른 구현에서, 통신 칩(706)은 프로세서(704)의 일부이다. 전술한 구현들에서와 같은 PoP 어셈블리는 프로세서(704) 및 다른 칩(예를 들면, 통신 칩(706), 메모리 칩)을 포함하도록 이용될 수 있다.
애플리케이션에 따라, 컴퓨팅 디바이스(700)는 보드(702)에 물리적으로 및 전기적으로 연결되거나 또는 연결되지 않을 수 있는 다른 구성요소를 포함할 수 있다. 이들 다른 구성요소는, 제한적인 것은 아니지만, 휘발성 메모리(예를 들면, DRAM), 비휘발성 메모리(예를 들면, ROM), 플래시 메모리, 그래픽 프로세서, 디지털 신호 프로세서, 암호 프로세서, 칩셋, 안테나, 디스플레이, 터치스크린 디스플레이, 터치스크린 제어기, 배터리, 오디오 코덱, 비디오 코덱, 전력 증폭기, GPS(global positioning system) 디바이스, 나침반, 가속도계, 자이로스코프, 스피커, 카메라 및 (하드 디스크 드라이브, CD(compact disk), DVD(digital versatile disk) 등과 같은) 대용량 저장 디바이스를 포함한다.
통신 칩(706)은 컴퓨팅 디바이스(700)로의 및 컴퓨팅 디바이스(700)로부터의 데이터 전송을 위한 무선 통신을 가능하게 한다. "무선" 이라는 용어 및 그 파생어는 비고체 매체를 통한 변조된 전자기 방사를 이용하여 데이터를 통신할 수 있는 회로, 디바이스, 시스템, 방법, 기술, 통신 채널 등을 기술하는데 이용될 수 있다. 그러한 용어는 관련 디바이스가, 비록 일부 실시예에서는 그렇지 않을 수도 있지만, 어떠한 유선도 포함하지 않음을 나타내지 않는다. 통신 칩(706)은, 제한적인 것은 아니지만, Wi-Fi(IEEE 802.11 패밀리), WiMAX(IEEE 802.16 패밀리), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, 블루투스, 그 파생물, 뿐만 아니라 3G, 4G, 5G 및 그 이상으로서 지정되는 임의의 다른 무선 프로토콜을 포함하는, 다수의 무선 표준 또는 프로토콜 중 임의의 것을 구현할 수 있다. 컴퓨팅 디바이스(700)는 복수의 통신 칩(706)을 포함할 수 있다. 예컨대, 제1 통신 칩(706)은 Wi-Fi 및 블루투스와 같은 단거리 무선 통신에 전용될 수 있고, 제2 통신 칩(706)은 GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO 등과 같은 장거리 무선 통신에 전용될 수 있다.
컴퓨팅 디바이스(700)의 프로세서(704)는 프로세서(704) 내에 패키징된 집적 회로 다이를 포함한다. "프로세서" 라는 용어는 레지스터 및/또는 메모리로부터의 전자 데이터를 처리하여, 그 전자 데이터를 레지스터 및/또는 메모리에 저장될 수 있는 다른 전자 데이터로 변환하는 디바이스 또는 디바이스의 부분을 지칭할 수 있다.
또한, 통신 칩(706)은 통신 칩(706) 내에 패키징된 집적 회로 다이를 포함한다.
다른 구현에서, 컴퓨팅 디바이스(700) 내에 하우징된 다른 구성요소가 트랜지스터 또는 금속 상호접속부와 같은 하나 이상의 디바이스를 포함하는 집적 회로 다이를 포함할 수 있다.
다양한 구현에서, 컴퓨팅 디바이스(700)는 랩탑, 넷북, 노트북, 울트라북, 스마트폰, 태블릿, PDA(personal digital assistant), 울트라 모바일 PC, 모바일 전화, 데스크탑 컴퓨터, 서버, 프린터, 스캐너, 모니터, 셋탑 박스, 엔터테인먼트 제어 유닛, 디지털 카메라, 휴대용 음악 플레이어, 또는 디지털 비디오 레코더일 수 있다. 다른 구현에서, 컴퓨팅 디바이스(700)는 데이터를 처리하는 임의의 다른 전자 디바이스일 수 있다.
예
예 1은 제2 패키지에 연결된 제1 패키지 - 제1 패키지 및 제2 패키지 각각은 제1 측 및 반대의 제2 측을 가짐 -; 제1 패키지에 연결된 제1 다이; 및 제2 패키지의 제2 측에 연결된 제2 다이를 포함하고, 제1 패키지는 스택형 배열로 제2 패키지에 연결되어, 제2 패키지의 제1 측이 제1 패키지의 제2 측에 대향하도록 하는 장치이다.
예 2에서, 예 1의 장치에서의 제1 다이는 제1 패키지의 제1 측에 연결된다.
예 3에서, 예 2의 장치에서의 제1 패키지는 각각의 패키지의 표면의 내부 주위에 대한 접촉부를 통해 제2 패키지에 연결된다.
예 4에서, 예2의 장치에서의 제1 패키지는 주변에 배열된 접촉 포인트를 통한 접촉부를 통해 제2 패키지에 연결된다.
예 5에서, 예 1의 장치에서의 제1 다이는 제1 패키지의 제2 측에 연결된다.
예 6에서, 예 5의 장치에서의 제1 패키지는 주변에 배열된 접촉 포인트를 통해 제2 패키지에 연결된다.
예 7에서, 예 1의 장치에서의 제2 패키지는 제1 측 상의 복수의 접촉 포인트, 및 복수의 접촉 포인트의 각각의 접촉 포인트 및 제1 패키지의 제2 측 상의 접촉 포인트에 연결된 비아 바를 포함한다.
예 8에서, 예 7의 장치에서의 비아 바는 제1 패키지의 제2 측 상의 접촉 포인트 상의 솔더 접속부(solder connections)에 연결된다.
예 9에서, 예 7의 장치에서의 제1 다이는 제1 패키지의 제1 측에 연결된다.
예 10에서, 예 7의 장치에서의 제1 다이는 제1 패키지의 제2 측에 연결된다.
예 11은 제2 패키지 상에 제1 패키지를 갖는 스택형 구성으로 제2 패키지에 연결된 제1 패키지를 포함하는 패키지 온 패키지 구성을 포함하고, 제1 패키지는 제1 패키지 기판 및 제1 다이를 포함하고, 제2 패키지는 제2 패키지 기판 및 제2 다이를 포함하고, 제2 다이는 제1 패키지 기판 반대편의 제2 패키지 기판의 측 상에 배치되는 장치이다.
예 12에서, 예 11의 장치에서의 제1 다이는 제2 패키지 기판 반대편의 제1 패키지 기판의 측에 연결된다.
예 13에서, 예 12의 장치에서의 제1 패키지는 각각의 패키지의 표면의 내부 주위에 대한 접촉부를 통해 제2 패키지에 연결된다.
예 14에서, 예 12의 장치에서의 제1 패키지는 주변에 배열된 접촉 포인트를 통한 접촉부를 통해 제2 패키지에 연결된다.
예 15에서, 예 11의 장치에서의 제1 다이는 제2 패키지 기판에 대향하는 제1 패키지 기판의 측에 연결된다.
예 16은 제1 패키지를 스택형 구성으로 제2 패키지에 연결하는 단계를 포함하고, 제1 패키지는 제1 패키지 기판 및 제1 다이를 포함하고, 제2 패키지는 제2 패키지 기판 및 제2 다이를 포함하고, 제2 다이는 제1 패키지 기판 반대편의 제2 패키지 기판의 측 상에 배치되는 방법이다.
예 17에서, 예 16의 방법에서의 제1 다이는 제2 패키지 기판 반대편의 제1 패키지 기판의 측에 연결된다.
예 18에서, 예 16의 방법에서의 제1 패키지를 제2 패키지에 연결하는 단계는 각각의 패키지의 표면의 내부 주위에 대한 접촉부를 통해 연결하는 단계를 포함한다.
예 19에서, 예 16의 방법에서의 제1 패키지를 제2 패키지에 연결하는 단계는 주변에 배열된 접촉 포인트를 통한 접촉부를 통해 연결하는 단계를 포함한다.
예 20에서, 도 16의 방법에서의 제1 다이는 제2 패키지 기판에 대향하는 제1 패키지 기판의 측에 연결된다.
예 21에서, 예 16 내지 20 중 어느 하나의 방법에 의해 만들어진 집적 회로 패키지.
요약에서 기술된 것을 포함하는, 본 발명의 예시된 구현에 대한 전술한 설명은 본 발명을 개시된 정확한 형태로 전용하거나 또는 제한하고자 하는 것이 아니다. 본 명세서에서는 예시를 위한 목적으로 본 발명의 특정한 구현, 및 본 발명에 대한 예가 기술되었지만, 본 기술 분야의 당업자라면 알 수 있듯이, 본 발명의 영역 내에서 다양한 등가의 변형이 가능하다.
이들 변형은 전술한 상세한 설명의 관점에서 본 발명에 대해 행해질 수 있다. 이하의 청구항에서 이용된 용어들은 본 발명을 상세한 설명 및 청구항에서 개시된 특정 구현으로 제한하는 것으로 해석되어서는 않는다. 그보다는, 본 발명의 영역은 청구항 해석의 구축된 원칙에 따라 해석되는, 이하의 청구항에 의해 전적으로 결정된다.

Claims (21)

  1. 제2 패키지에 연결된 제1 패키지 - 상기 제1 패키지 및 상기 제2 패키지 각각은 제1 측 및 반대의 제2 측을 가지고, 상기 제1 패키지는 상기 제1 패키지의 상기 제2 측에 연결된 제1 다이를 포함하며, 상기 제1 다이의 전면(front side) 및 후면(back side)은 상기 제1 패키지의 상기 제2 측 상의 몰딩 화합물과 동일 평면상에 있음 - 와,
    상기 제2 패키지의 상기 제2 측에 연결된 제2 다이를 포함하고,
    상기 제1 패키지는 스택형 배열로 상기 제2 패키지에 연결되어, 상기 제2 패키지의 상기 제1 측이 상기 제1 패키지의 상기 제2 측에 대향하도록 하는
    장치.
  2. 삭제
  3. 제1항에 있어서,
    상기 제1 패키지는 각각의 패키지의 표면의 내부에 대한 접촉부를 통해 상기 제2 패키지에 연결되는
    장치.
  4. 제1항에 있어서,
    상기 제1 패키지는 주변에 배열된 접촉 포인트를 통한 접촉부를 통해 상기 제2 패키지에 연결되는
    장치.
  5. 삭제
  6. 제1항에 있어서,
    상기 제1 패키지는 주변에 배열된 접촉 포인트를 통해 상기 제2 패키지에 연결되는
    장치.
  7. 제1항에 있어서,
    상기 제2 패키지는 상기 제1 측 상의 복수의 접촉 포인트, 및 상기 복수의 접촉 포인트의 각각의 접촉 포인트 및 상기 제1 패키지의 상기 제2 측 상의 접촉 포인트에 연결된 비아 바를 포함하는
    장치.
  8. 제7항에 있어서,
    상기 비아 바는 상기 제1 패키지의 상기 제2 측 상의 상기 접촉 포인트 상의 솔더 접속부(solder connections)에 연결되는
    장치.
  9. 제7항에 있어서,
    상기 제1 다이는 상기 제1 패키지의 상기 제1 측에 연결되는
    장치.
  10. 제7항에 있어서,
    상기 제1 다이는 상기 제1 패키지의 상기 제2 측에 연결되는
    장치.
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 제1 패키지를 스택형 구성으로 제2 패키지에 연결하는 단계
    를 포함하되,
    상기 제1 패키지는 제1 패키지 기판 및 제1 다이를 포함하고, 상기 제1 다이는 상기 제2 패키지 기판에 대향하는 상기 제1 패키지 기판의 일측에 연결되고, 상기 제1 다이의 전면 및 후면은 상기 제1 패키지의 상기 일측 상의 몰딩 화합물과 동일 평면 상에 있으며,
    상기 제2 패키지는 제2 패키지 기판 및 제2 다이를 포함하고, 상기 제2 다이는 상기 제1 패키지 기판 반대편의 상기 제2 패키지 기판의 일측 상에 배치되는
    방법.
  17. 삭제
  18. 제16항에 있어서,
    상기 제1 패키지를 상기 제2 패키지에 연결하는 단계는 각각의 패키지의 표면의 내부 주위에 대한 접촉부를 통해 연결하는 단계를 포함하는
    방법.
  19. 제16항에 있어서,
    상기 제1 패키지를 상기 제2 패키지에 연결하는 단계는 주변에 배열된 접촉 포인트를 통한 접촉부를 통해 연결하는 단계를 포함하는
    방법.
  20. 삭제
  21. 제16항, 제18항 및 제19항 중 어느 한 항의 방법에 의해 만들어진
    집적 회로 패키지.
KR1020177034652A 2014-12-15 2014-12-15 오포섬-다이 패키지-온-패키지 장치 KR102181794B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/070407 WO2016099446A1 (en) 2014-12-15 2014-12-15 Opossum-die package-on-package apparatus

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020157032551A Division KR20160086759A (ko) 2014-12-15 2014-12-15 오포섬-다이 패키지-온-패키지 장치

Publications (2)

Publication Number Publication Date
KR20180027421A KR20180027421A (ko) 2018-03-14
KR102181794B1 true KR102181794B1 (ko) 2020-11-24

Family

ID=56127105

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020157032551A KR20160086759A (ko) 2014-12-15 2014-12-15 오포섬-다이 패키지-온-패키지 장치
KR1020177034652A KR102181794B1 (ko) 2014-12-15 2014-12-15 오포섬-다이 패키지-온-패키지 장치

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020157032551A KR20160086759A (ko) 2014-12-15 2014-12-15 오포섬-다이 패키지-온-패키지 장치

Country Status (8)

Country Link
US (1) US20160358891A1 (ko)
EP (1) EP3055881A4 (ko)
JP (1) JP2017503360A (ko)
KR (2) KR20160086759A (ko)
CN (1) CN105720049A (ko)
BR (1) BR112015028568A2 (ko)
TW (1) TWI607547B (ko)
WO (1) WO2016099446A1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9997471B2 (en) 2016-07-25 2018-06-12 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor package structure and manufacturing method thereof
US10366968B2 (en) 2016-09-30 2019-07-30 Intel IP Corporation Interconnect structure for a microelectronic device
US10847869B2 (en) 2017-06-07 2020-11-24 Mediatek Inc. Semiconductor package having discrete antenna device
US11509038B2 (en) 2017-06-07 2022-11-22 Mediatek Inc. Semiconductor package having discrete antenna device
US11276676B2 (en) * 2018-05-15 2022-03-15 Invensas Bonding Technologies, Inc. Stacked devices and methods of fabrication
US10510591B1 (en) * 2018-06-29 2019-12-17 Taiwan Semiconductor Manufacturing Co., Ltd. Package-on-package structure and method of manufacturing package
EP3644359A1 (en) 2018-10-23 2020-04-29 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Z-axis interconnection with protruding component
US11296053B2 (en) 2019-06-26 2022-04-05 Invensas Bonding Technologies, Inc. Direct bonded stack structures for increased reliability and improved yield in microelectronics

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012079734A (ja) * 2010-09-30 2012-04-19 Teramikros Inc 半導体装置及び半導体デバイス並びにそれらの製造方法
US20140353824A1 (en) * 2013-05-29 2014-12-04 Huawei Technologies Co., Ltd. Package-on-package structure

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2944449B2 (ja) * 1995-02-24 1999-09-06 日本電気株式会社 半導体パッケージとその製造方法
US5994166A (en) * 1997-03-10 1999-11-30 Micron Technology, Inc. Method of constructing stacked packages
CN1324110A (zh) * 2000-05-17 2001-11-28 华泰电子股份有限公司 集成电路封装的堆叠模组
US6448506B1 (en) * 2000-12-28 2002-09-10 Amkor Technology, Inc. Semiconductor package and circuit board for making the package
SG95637A1 (en) * 2001-03-15 2003-04-23 Micron Technology Inc Semiconductor/printed circuit board assembly, and computer system
JP3680839B2 (ja) * 2003-03-18 2005-08-10 セイコーエプソン株式会社 半導体装置および半導体装置の製造方法
US7180165B2 (en) * 2003-09-05 2007-02-20 Sanmina, Sci Corporation Stackable electronic assembly
JP4512545B2 (ja) * 2005-10-27 2010-07-28 パナソニック株式会社 積層型半導体モジュール
US7982297B1 (en) * 2007-03-06 2011-07-19 Amkor Technology, Inc. Stackable semiconductor package having partially exposed semiconductor die and method of fabricating the same
US20080258293A1 (en) * 2007-04-17 2008-10-23 Advanced Chip Engineering Technology Inc. Semiconductor device package to improve functions of heat sink and ground shield
US20100327419A1 (en) * 2009-06-26 2010-12-30 Sriram Muthukumar Stacked-chip packages in package-on-package apparatus, methods of assembling same, and systems containing same
JP5091221B2 (ja) * 2009-12-28 2012-12-05 ルネサスエレクトロニクス株式会社 半導体装置
US8354297B2 (en) * 2010-09-03 2013-01-15 Stats Chippac, Ltd. Semiconductor device and method of forming different height conductive pillars to electrically interconnect stacked laterally offset semiconductor die
TW201227921A (en) * 2010-12-21 2012-07-01 Powertech Technology Inc Stack structure for packages
US20140151880A1 (en) * 2011-08-19 2014-06-05 Marvell World Trade Ltd. Package-on-package structures
US9209163B2 (en) * 2011-08-19 2015-12-08 Marvell World Trade Ltd. Package-on-package structures
US20130154106A1 (en) * 2011-12-14 2013-06-20 Broadcom Corporation Stacked Packaging Using Reconstituted Wafers
US8922005B2 (en) * 2012-04-11 2014-12-30 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices with reversed stud bump through via interconnections
US9165875B2 (en) * 2012-04-25 2015-10-20 Taiwan Semiconductor Manufacturing Company, Ltd. Low profile interposer with stud structure
US8901730B2 (en) * 2012-05-03 2014-12-02 Taiwan Semiconductor Manufacturing Company, Ltd. Methods and apparatus for package on package devices
US8889484B2 (en) * 2012-10-02 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Apparatus and method for a component package
US8970023B2 (en) * 2013-02-04 2015-03-03 Taiwan Semiconductor Manufacturing Company, Ltd. Package structure and methods of forming same
US20140264831A1 (en) * 2013-03-14 2014-09-18 Thorsten Meyer Chip arrangement and a method for manufacturing a chip arrangement
CN103311207A (zh) * 2013-05-29 2013-09-18 华为技术有限公司 堆叠式封装结构
TWI508197B (zh) * 2013-11-14 2015-11-11 矽品精密工業股份有限公司 半導體封裝件及其製法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012079734A (ja) * 2010-09-30 2012-04-19 Teramikros Inc 半導体装置及び半導体デバイス並びにそれらの製造方法
US20140353824A1 (en) * 2013-05-29 2014-12-04 Huawei Technologies Co., Ltd. Package-on-package structure

Also Published As

Publication number Publication date
TWI607547B (zh) 2017-12-01
CN105720049A (zh) 2016-06-29
WO2016099446A1 (en) 2016-06-23
KR20180027421A (ko) 2018-03-14
TW201633496A (zh) 2016-09-16
EP3055881A1 (en) 2016-08-17
JP2017503360A (ja) 2017-01-26
BR112015028568A2 (pt) 2017-07-25
US20160358891A1 (en) 2016-12-08
EP3055881A4 (en) 2017-09-13
KR20160086759A (ko) 2016-07-20

Similar Documents

Publication Publication Date Title
KR102181794B1 (ko) 오포섬-다이 패키지-온-패키지 장치
US10522454B2 (en) Microelectronic package having a passive microelectronic device disposed within a package body
US11075166B2 (en) Microelectronic structures having multiple microelectronic devices connected with a microelectronic bridge embedded in a microelectronic substrate
US11528809B2 (en) Method for orienting solder balls on a BGA device
US9159714B2 (en) Package on wide I/O silicon
JP2016529716A (ja) パッケージオンパッケージ積層マイクロ電子構造体
US20150001713A1 (en) Multiple level redistribution layer for multiple chip integration
TWI590346B (zh) 用以形成高密度穿模互連的方法
US10720407B2 (en) Microelectronic interposer for a microelectronic package
US10714455B2 (en) Integrated circuit package assemblies including a chip recess
US20190103357A1 (en) Methods of forming package on package assemblies with reduced z height and structures formed thereby
CN111868925A (zh) 芯片尺度薄3d管芯堆叠封装
US20130313727A1 (en) Multi-stacked bbul package
US20210287993A1 (en) Microelectronic structures having notched microelectronic substrates
KR20190098132A (ko) 와이어 본딩 애플리케이션들을 위한 패키지 구조체들에서의 인터포저 설계
US20200152558A1 (en) Interposer for electrically connecting stacked integrated circuit device packages

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant