CN105960708B - 采用单向加热的使用钢化玻璃的基板翘曲控制 - Google Patents

采用单向加热的使用钢化玻璃的基板翘曲控制 Download PDF

Info

Publication number
CN105960708B
CN105960708B CN201480010966.1A CN201480010966A CN105960708B CN 105960708 B CN105960708 B CN 105960708B CN 201480010966 A CN201480010966 A CN 201480010966A CN 105960708 B CN105960708 B CN 105960708B
Authority
CN
China
Prior art keywords
substrate
package
face
package substrate
supporting substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201480010966.1A
Other languages
English (en)
Other versions
CN105960708A (zh
Inventor
C·K·钟
T·首藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN105960708A publication Critical patent/CN105960708A/zh
Application granted granted Critical
Publication of CN105960708B publication Critical patent/CN105960708B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)
  • Chemical & Material Sciences (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

一种方法，包括将集成电路封装基板固定在第一和第二支撑基板之间；将被固定住的封装基板从单一方向暴露于热源；以及改变所述封装基板的形状。一种装置，包括第一和第二支撑基板，第一支撑基板包括是封装基板第一面的面积的75％至95％的二维面积，而第二支撑基板包括是与封装基板的面积至少相等的二维面积，并且第一支撑基板和第二支撑基板都包括其中具有腔的主体，从而使得在被组装于封装基板相对的面上时，每个腔具有使得支撑基板的主体不与封装基板的区域接触的容积尺寸。

Description

采用单向加热的使用钢化玻璃的基板翘曲控制
背景
领域
集成电路封装基板。
相关技术说明
集成电路封装的封装为集成电路提供许多功能，包括输送电力至芯片、向和从芯片传输信息、散热以及保护芯片免受物理和/或环境的损坏。到了封装基板被损坏或有缺陷的程度，那么这些功能中的一个或多个可能受到影响。
典型的芯片封装基板包括具有目前大约400微米(μm)数量级及以下厚度的树脂材料的芯基板。诸如ABF之类的介电材料的构建层隔绝连接至封装基板的用于连接集成电路芯片的表面(封装基板的器件侧)上的接触点的导电布线层，且隔绝代表性地连接至封装基板的用于诸如电阻器和电容器之类的无源器件的背侧上的接触点和连接至封装基板的相反侧上的用于将封装基板连接至诸如印刷电路板之类的另一基板的接触点的布线层。
在封装基板制造期间，封装基板会经历翘曲。在封装基板设备侧边上的过度凸面翘曲(向外弯曲)在连接芯片至基板的回流焊期间可能导致开路焊点失效。随着基板芯变得更薄，对于翘曲的考虑不断提升。
附图说明
图1示出了组件的示意性侧视图，该组件包括被置于第一支撑基板和第二支撑基板之间的封装基板。
图2示出了图1组件的顶视图。
图3示出了被置于回流炉中的图1的组件。
图4是包括装入于封装基板中的微处理器的移动计算机。
图5示出了计算设备的实施例。
详细说明
在一个实施例中，描述了一种能够降低诸如封装基板之类的基板的动态和静态翘曲的方法。有代表性地，方法包括在第一支撑基板和第二支撑基板之间固定集成电路封装基板。固定住的封装基板从单一方向被暴露至热源。这样的单向热暴露往往会改变封装基板的形状。具有随机形状、马鞍形状或大致外凸形状的封装基板的器件侧表面可被改变为大致平整或稍内凹的形状以改善连接至其的集成电路芯片的连接。类似的，具有大致平整表面的封装基板的器件侧表面可相似地被改变为稍内凹的形状以改善连接至其的芯片的连接。在一个实施例中，还描述了可用于支撑封装基板以用于单向热处理的组件。
图1示出了组件的实施例。组件100包括置于第一支撑基板和第二支撑基板之间的集成电路封装基板。在一个实施例中，封装基板110包括具有大约400μm及以下数量级厚度的树脂材料芯，每摄氏度百万分之(ppm)五至七的热膨胀系数，295℃ TMA/260℃ DMA的玻璃化转变温度(Tg)，以及室温下32千兆帕斯卡(GPA)和高温下19GPA的杨氏模量。在器件侧(器件侧115)上覆盖封装基板芯的是由介电材料(例如，ABF)绝缘的一个或多个布线层。这些布线层被连接至封装基板的表面上的接触点120，接触点120用于集成电路芯片或管芯至封装基板110的连接。在一个实施例中，被置于接触点120上的是例如，无铅焊料合金，诸如锡合金的焊球。在器件侧相反侧(背侧)上覆盖芯的是由介电材料(例如，ABF)绝缘的一个或多个布线层。这些布线层被连接至封装基板的表面上的接触点130，接触点130用于诸如电容和/或电阻的一个或多个无源器件的连接。图1示出了封装基板110背侧117上的接触点130和通过例如接触点130和器件135之间的焊锡膏(通过表面贴装技术工艺)连接至接触点130的无源器件135。在一实施例中，在核心背侧的这些布线层也被连接至被置于封装基板背侧117上的引脚格栅阵列，以连接封装基板至诸如印刷电路板之类的另一基板。
组件100示出了被置于第一支撑基板150和第二支撑基板160之间的封装基板110。如所示，在该实施例中，第一支撑基板150位于封装基板110的器件侧115上，而支撑基板160被置于基板的背侧117上。参照支撑基板150，在一个实施例中，支撑基板150由具有热膨胀系数小于封装基板110的芯的热膨胀系数的材料形成。在一个实施例中，适合的材料是钢化玻璃，其具有小于5ppm/K数量级的热膨胀系数。在一个实施例中，支撑基板150的主体具有厚度，t，用以承受封装基板110的重量。
在一个实施例中，组件100的第一支撑基板150的二维面积小于基板110的二维面积。图2示出了图1的组件100的顶视图，并且示出了具有长度，l，和宽度，w的第一支撑基板150，界定了第一支撑基板150的二维面积。在一个实施例中，第一支撑基板150的二维面积是由长度L和宽度W界定的封装基板110的二维面积的75％至90％。
再次参照图1，在一个实施例中，第一支撑基板150包括具有足以避免与接触点120和/或这些接触点上的焊球125接触的深度d1的腔155。在一实施例中，深度，d1等于最大的焊球高度。在一个实施例中，腔155相对于器件侧115表面的二维面积被限制以包围接触点120/焊球125的阵列。在另一实施例中，腔155的二维面积可比用于包围阵列的面积更大。
被置于图1中组件100的封装基板110的背侧117的是第二支撑基板160。在一个实施例中，第二支撑基板160具有长度和宽度以界定至少与基板110的二维面积相等的二维面积。有代表性地，在一个实施例中，第二支撑基板160是与用于第一支撑基板150的材料相类似的材料。第二支撑基板160是具有热膨胀系数小于封装基板110的芯材料的热膨胀系数的材料。第二支撑基板160具有一主体，其具有厚度t2，在一实施例中，该厚度被选择以承受封装基板110的重量。在一个实施例中，第二支撑基板160具有形成于其中的腔165。腔165具有由深度，d2，界定的体积，该深度足以避免与接触点130和封装基板110的背侧117上任何无源器件或引脚接触。在一实施例中，腔165具有深度，d2，其等于接触点130上无源器件的厚度加上器件135间隙，该间隙在50～100微米的典型范围内。
在一实施例中，其中，第一支撑基板150和第二支撑基板160分别都是钢化玻璃，在一个实施例中，该钢化玻璃被抛光以避免支撑基板与封装基板110接触时的任何按压标记。在一个实施例中，与基板110接触的第一支撑基板150和第二支撑基板160的表面具有小于五微米的翘曲率/粗糙度。
封装基板翘曲的典型考量是，当从器件侧观察时封装基板的形状是外凸的，从而使得封装的侧边向外延伸。在这样的事例中，封装基板器件侧(器件侧115)上的接触点(接触点120)的阵列是不共面的。参照图1，其中封装基板110的器件侧115面朝上方，如组件100的分解插图中所示，封装基板的外凸形状意味着接触点阵列的外围上的接触点会在阵列中央的接触点的平面低(低的接触点更接近封装基板的中点)。由于封装基板的接触点(特别是阵列外围的接触点)和将要与其附连的管芯或芯片的对应接触点之间增大的距离，外凸的形状可能导致封装基板器件侧上的开路焊点。在一个实施例中，需要产生具有无翘曲形状的封装基板(所有接触点120共面或零外凸翘曲)。在另一实施例中，具有以下封装基板是可接受的，其中封装基板的器件侧在内凹方向上具有至多30微米翘曲的内凹形状。一旦管芯附连至具有稍内凹形状(例如，至多30μm内凹)的器件侧的封装基板的器件侧，封装基板往往会朝着最小翘曲的方向改变其形状。
图3示出了被倒转并置于回流炉中的图1组件。在一个实施例中，热炉200具有热源205以在一个方向上引导热(如所见向下)。图3示出了置于夹具210中的组件100，该夹具例如是具有支持其内部组件100尺寸的铝夹具。图3还示出了具有用以施加压力至组件100的对臂的钳子。
在一个实施例中，封装基板110具有包括相对于器件侧115外凸翘曲的形状。由于封装基板被放置在支撑基板之间，该翘曲在图1或图3中并不明显。参照图3，热炉200中的基板110往往具有面朝上朝向热源205的相对侧边。将封装基板110放置于热炉200中，并从一个方向(如所见朝向背侧117)将热炉加热，热往往在一个侧边直接接触基板110，在这种情况下是背侧117，并使得该侧边相对于器件侧115膨胀。封装基板110的形状将往往会从加热侧向外翘曲的意义上被改变(在由箭头250所指的方向上)。由于第一支撑基板150的二维面积小于封装基板110的二维面积，且该差别产生了支撑基板和夹具210之间的间隙225，故有助于上述改变。这样，通过采用单向加热，形状可在一个方向上被改变，而相对于封装基板110器件侧115的外凸形状能向着零至30微米内凹的目标改变。
在一个实施例中，一种方法包括将置于支撑基板之间的封装基板110暴露至来自热源205的热，该热源在高于封装基板上焊块125的玻璃化转变温度但低于焊块125熔点的温度上提供一个方向或单一方向的加热。有代表性地，适合的温度是在180℃至200℃的数量级上。在另一实施例中，适合的温度范围是在180℃至250℃的数量级上。采用250℃数量级上的温度允许在封装基板110的背侧117上连接的无源器件135进行一次回流过程。有代表性地，暴露至一个方向的加热可持续足以改变封装基板形状的时间长度。合适的改变是在封装基板110的器件侧115上实现零翘曲(大致平整)至30微米内凹形状的改变。合适的时间长度是一分钟至30分钟数量级的。
在一个实施例中，为了阻止与封装基板110相关联的接触点或焊接材料的氧化，将封装基板110暴露至热源是在其中最少氧气的环境中完成的。有代表性地，热炉200可包括被连接至其的氮气源。在一个实施例中，氮气源230被用以通过导管235将氮气引入至热炉200中。在一个实施例中，将封装基板暴露至热源的方法在氮气且少于百万分之100氧气的环境中完成。紧跟着使封装基板暴露至热源之后，可从热炉200、夹具210和支撑基板中移除封装基板。
所描述的采用一个方向(单一方向)加热支撑基板之间的基板的方法允许了具有一致可接受平整度(和平面共面性)的封装基板或具有最小凹度(例如，30μm或更少)的器件侧表面的生产。方法可用于由于具有不可接受的翘曲(例如，在封装基板的器件侧上过度外凸的形状)而被认为非可用的基板，或可用作形成封装基板的常规实现以分别一致性地实现所需的平整度或具有微小内凹形状(例如，零至30微米内凹形状)的器件侧。
图4示出了计算机组件的实施例，在该实施例中，是移动计算机。置于计算机组件300中的是被连接至封装的微处理器，而封装被连接至印刷电路板。参照图4，微处理器305被连接至封装基板310。封装基板310通过例如在其背侧上的引脚格栅阵列被连接至印刷电路板325。在一个实施例中，封装基板310的器件侧根据以上所描述的方法被准备，从而使得装配的封装(封装基板310和微处理器305)呈大致平面，使得微处理器305和封装基板之间的焊接落实。
图5示出了根据一个实现的计算设备400。计算设备400容纳有板402。板402可包括数个元件，包括但不限于处理器404和至少一个通信芯片406。处理器404被物理及电气地耦合至板402。在一些实现中，至少一个通信芯片406也被物理及电气地耦合至板402。在进一步的实现中，通信芯片406是处理器404的一部分。
根据其应用，计算设备400可包括其他元件，所述其他元件可以或可以不物理及电气地连接至板402。这些其他元件包括，但不限于，易失性存储器(例如DRAM)、非易失性存储器(例如ROM)、闪存、图形处理器、数字信号处理器、密码处理器、芯片组、天线、显示器、触摸屏显示器、触摸屏控制器、电池、音频编解码器、视频编解码器、功率放大器、全球定位系统(GPS)设备、指南针、加速度计、陀螺仪、扬声器、摄像机以及大容量存储设备(诸如硬盘驱动器、光盘(CD)、数字多功能盘(DVD)等)。
通信芯片406实现对于去往和来自计算设备400的数据传输的无线通信。术语“无线”及其衍生词可被用于描述可通过使用调制的电磁辐射经由非实体介质进行数据通信的电路、设备、系统、方法、技术、通信通道等。该术语并不表示相关设备不含有任何导线，尽管在一些实施例中，它们可能没有。通信芯片606可实现多种无线标准或协议中的任一种，包括但不限于Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE802.20、长期演进(LTE)、Ev-DO、HSPA+、HSDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、蓝牙、其衍生，以及被指定为3G、4G、5G等的任何其他无线协议。计算设备400可包括多个通信芯片406。例如，第一通信芯片406可专用于短距离无线通信，例如Wi-Fi和蓝牙，而第二通信芯片406可专用于长距离无线通信，例如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等。
计算设备400的处理器404包括封装在处理器404中的集成电路管芯。在一些实现中，以如上所述的方式使用如上所述的包括使封装被暴露至如上所述的单向热源的封装技术。术语“处理器”可指任何设备或设备的一部分，其处理来自寄存器和/或存储器的电子数据以将该电子数据转换成其他可被储存在寄存器和/或存储器中的电子数据。
通信芯片406还包括封装在通信芯片406中的集成电路管芯。根据另一实现，以如上所述的方式使用如上所述的包括使封装被暴露至如上所述的单向热源的封装技术。
在进一步的实现中，收纳于计算设备400中的另一元件可包含按照以如上所述的方式包括如上所述的使封装被暴露至如上所述的单向热源的封装技术的集成电路管芯。
在不同的实现中，计算设备400可以是手提计算机、上网本、笔记本、超级本、智能手机、平板、个人数字助理(PDA)、超级移动PC、移动电话、台式计算机、服务器、打印机、扫描仪、监视器、机顶盒、娱乐控制单元、数码相机、便携式音乐播放器、或数字录像机。在进一步的实现中，计算设备400可以是任何其他处理数据的电子设备。
实例
示例1是一种方法，包括将集成电路封装基板固定在第一支撑基板和第二支撑基板之间；将被固定的封装基板从单一方向暴露至热源；以及改变封装基板的形状。
在示例2中，示例1方法中的封装基板包括第一面，该第一面包括二维面积，且第一支撑基板被固定至封装基板的第一面，该第一支撑基板包括是封装基板的第一面的面积的75％至95％的二维面积。
在示例3中，示例2方法中的热源的单一方向是封装基板第一面的面上的一个方向。
在示例4中，示例2方法中的第二支撑基板包括至少等于封装基板面积的二维面积。
在示例5中，示例1方法中的第一支撑基板的材料和第二支撑基板的材料是钢化玻璃。
在示例6中，示例5方法中的钢化玻璃是被抛光的。
在示例7中，示例1方法中的封装基板的第一面包括管芯区域，并且在改变形状之前，封装基板的第一面具有外凸的形状。
在示例8中，示例7方法中的改变形状包括将封装基板的第一面的外凸形状改变为内凹形状。
在示例9中，示例1或2任一项方法中的封装基板包括暴露的焊料，并且方法还包括将被固定的封装基板在减少氧气的环境中暴露至热源。
在示例10中，示例1或2任一项方法中的热源包括具有180℃至250℃温度的热源。
在示例11中，在将被固定的封装基板暴露至热源之前，示例10的方法包括将焊锡膏引入在封装基板的表面上，并将被固定的封装基板暴露至热源，包括暴露至适于回流焊锡膏的温度的热源。
在示例12中，封装基板通过示例1或2方法中的任一项制成。
示例13是一种方法，包括在第一支撑基板和第二支撑基板之间固定集成电路封装基板，其中，在随后的管芯附着工艺中，所述封装基板被配置以接受集成电路管芯，并且所述第一支撑基板和所述第二支撑基板中的每一个包括钢化玻璃；将被固定的封装基板以正交于所述封装基板表面的单一方向暴露于热源；以及改变封装基板的形状。
在示例14中，示例13方法中的封装基板包括第一面，该第一面包括二维面积，且第一支撑基板被固定至封装基板的第一面，该第一支撑基板包括是封装基板的第一面的面积的75％至95％的二维面积。
在示例15中，示例14方法中的热源的单一方向是封装基板第一面的面上的一个方向。
在示例16中，示例14方法中的第二支撑基板包括至少等于封装基板面积的二维面积。
在示例17中，示例13方法中的封装基板的第一面包括管芯区域，并且在改变形状之前，封装基板的第一面具有外凸的形状。
在示例18中，示例12方法中的改变形状包括将封装基板的第一面的外凸形状改变为内凹形状。
在示例19中，通过示例13或14方法中的任一项制成的封装基板。
示例20是一种装置，包括第一支撑基板和第二支撑基板各自包括具有热膨胀系数小于集成电路封装基板材料的热膨胀系数的材料，第一支撑基板包括是封装基板第一面的面积的75％至95％的二维面积，而第二支撑基板包括与封装基板的面积至少相等的二维面积，并且第一支撑基板和第二支撑基板都包括其中具有腔的主体，从而使得在被组装于封装基板相对的面上时，每个腔具有使得支撑基板的主体不与封装基板的有源区域接触的容积尺寸。
在示例21中，示例20装置中的第一支撑基板和第二支撑基板中每个的材料包括钢化玻璃。
在示例22中，示例21装置中的钢化玻璃是被抛光的。
以上本发明示意性实现的描述，包括摘要中的描述，并非旨在穷举或是要将本发明限制于所公开的确切形式。由于具体的实现方式和实例在此以示意性的目的被描述，相关领域技术人员会意识到，在本公开范围内的各种不同的等效修改都是可能的。
根据以上的详细说明可对本发明作出这些修改。在随附的权利要求中的术语不应被解读为将本发明限制于说明书和权利要求中所公开的特定的实现方式。相反，应由随附的权利要求来确定本发明的范围，权利要求应根据权利要求解释的既成规则来解读。

Claims (18)

1.一种用于制造封装基板的方法，包括：
将集成电路封装基板固定在第一支撑基板和第二支撑基板之间；
将被固定住的所述集成电路封装基板从单一方向暴露于热源；以及
改变所述封装基板的形状；
其中所述集成电路封装基板的第一面包括管芯区域，并且在改变所述形状之前，所述集成电路封装基板的所述第一面具有外凸的形状；以及
改变所述形状包括将所述集成电路封装基板的所述第一面的所述外凸形状改变为内凹形状。
2.如权利要求1所述的方法，其特征在于，所述封装基板包括第一面，所述第一面包括二维面积，且所述第一支撑基板被固定至所述封装基板的所述第一面，所述第一支撑基板包括是所述封装基板的所述第一面的所述面积的75％至95％的二维面积。
3.如权利要求2所述的方法，其特征在于，所述热源的所述单一方向是所述封装基板的所述第一面的面上的方向。
4.如权利要求2所述的方法，其特征在于，所述第二支撑基板包括与所述封装基板的所述面积至少相等的二维面积。
5.如权利要求1所述的方法，其特征在于，所述第一支撑基板的材料和所述第二支撑基板的材料是钢化玻璃。
6.如权利要求5所述的方法，其特征在于，所述钢化玻璃是被抛光的。
7.如权利要求1或2所述的方法，其特征在于，所述封装基板包括暴露的焊料，并且所述方法还包括将所述被固定的封装基板在减少氧气的环境中暴露至热源。
8.如权利要求1或2所述的方法，其特征在于，所述热源包括具有180℃至250℃温度的热源。
9.如权利要求8所述的方法，其特征在于，在将所述被固定的封装基板暴露至热源之前，所述方法包括将焊锡膏引入在所述封装基板的表面上，并且将所述被固定的封装基板暴露至热源包括暴露至适于回流所述焊锡膏的温度的热源。
10.通过权利要求1或2所述的任一方法制成的封装基板。
11.一种用于制造封装基板的方法，包括：
在第一支撑基板和第二支撑基板之间固定集成电路封装基板，其中，在随后的管芯附着工艺中，所述封装基板被配置以接受集成电路管芯，并且所述第一支撑基板和所述第二支撑基板中的每一个包括钢化玻璃；
将所述被固定的封装基板从正交于所述封装基板表面的单一方向暴露于热源；以及
改变所述封装基板的形状；
其中所述集成电路封装基板的第一面包括管芯区域，并且在改变所述形状之前，所述集成电路封装基板的所述第一面具有外凸的形状；以及
改变所述形状包括将所述集成电路封装基板的所述第一面的所述外凸形状改变为内凹形状。
12.如权利要求11所述的方法，其特征在于，所述封装基板包括第一面，所述第一面包括二维面积，且所述第一支撑基板被固定至所述封装基板的所述第一面，所述第一支撑基板包括是所述封装基板的所述第一面的所述面积的75％至95％的二维面积。
13.如权利要求12所述的方法，其特征在于，所述热源的所述单一方向是所述封装基板的所述第一面的面上的方向。
14.如权利要求12所述的方法，其特征在于，所述第二支撑基板包括与所述封装基板的所述面积至少相等的二维面积。
15.通过权利要求11或12中任一项所述的方法制成的封装基板。
16.一种用于集成电路封装的装置，包括：
集成电路封装基板，所述集成电路封装基板的第一面包括管芯区域，所述集成电路封装基板的所述第一面具有外凸的形状；
第一支撑基板和第二支撑基板，组装在所述集成电路封装基板的相反两面上，第一支撑基板和第二支撑基板各自包括具有热膨胀系数小于所述集成电路封装基板材料的热膨胀系数的材料，所述第一支撑基板包括是所述集成电路封装基板的第一面的面积的75％至95％的二维面积，而所述第二支撑基板包括与所述封装基板的面积至少相等的二维面积，并且所述第一支撑基板和所述第二支撑基板都包括其中具有腔的主体，从而使得每个腔具有使得支撑基板的主体不与所述集成电路封装基板的有源区域接触的容积尺寸。
17.如权利要求16所述的装置，其特征在于，所述第一支撑基板和所述第二支撑基板中每个的材料包括钢化玻璃。
18.如权利要求17所述的装置，其特征在于，所述钢化玻璃是被抛光的。
CN201480010966.1A 2014-09-27 2014-09-27 采用单向加热的使用钢化玻璃的基板翘曲控制 Expired - Fee Related CN105960708B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/057921 WO2016048383A1 (en) 2014-09-27 2014-09-27 Substrate warpage control using temper glass with uni-directional heating

Publications (2)

Publication Number Publication Date
CN105960708A CN105960708A (zh) 2016-09-21
CN105960708B true CN105960708B (zh) 2019-11-05

Family

ID=55581698

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480010966.1A Expired - Fee Related CN105960708B (zh) 2014-09-27 2014-09-27 采用单向加热的使用钢化玻璃的基板翘曲控制

Country Status (8)

Country Link
US (1) US9887110B2 (zh)
EP (1) EP3017465A4 (zh)
JP (1) JP6151461B2 (zh)
KR (1) KR101776449B1 (zh)
CN (1) CN105960708B (zh)
BR (1) BR112015020761A2 (zh)
TW (1) TWI606553B (zh)
WO (1) WO2016048383A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI642133B (zh) * 2016-10-20 2018-11-21 矽品精密工業股份有限公司 電子構件之置放製程及其應用之承載治具
KR102015336B1 (ko) * 2017-06-12 2019-08-28 삼성전자주식회사 반도체 패키지 기판의 휨 감소 방법 및 휨 감소 장치
US11421316B2 (en) * 2018-10-26 2022-08-23 Applied Materials, Inc. Methods and apparatus for controlling warpage in wafer level packaging processes
US20210035767A1 (en) * 2019-07-29 2021-02-04 Applied Materials, Inc. Methods for repairing a recess of a chamber component
US20210057238A1 (en) * 2019-08-20 2021-02-25 Applied Materials, Inc. Methods and apparatus for contactless substrate warpage correction

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101399248A (zh) * 2007-09-27 2009-04-01 新光电气工业株式会社 配线基板及其制造的方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5553484A (en) 1978-10-16 1980-04-18 Fujitsu Ltd Method of correcting slet of printed board
JP2795788B2 (ja) 1993-02-18 1998-09-10 シャープ株式会社 半導体チップの実装方法
SG66313A1 (en) 1996-06-20 2001-01-16 Advanced Systems Automation Method and apparatus for reducing warpage in semiconductor
CN1223010A (zh) * 1996-06-20 1999-07-14 先进自动化体系有限公司 降低半导体封装件的翘曲的方法和装置
JP3003620B2 (ja) * 1997-04-11 2000-01-31 日本電気株式会社 ベアチップマウンタおよびそのマウント方法
JP4196094B2 (ja) * 2003-09-25 2008-12-17 パナソニック株式会社 セラミック基板の製造方法
US7332110B2 (en) * 2003-12-09 2008-02-19 Hoya Corporation Method and device for producing optical part
US7172927B2 (en) 2003-12-18 2007-02-06 Freescale Semiconductor, Inc. Warpage control of array packaging
JP2009111285A (ja) * 2007-10-31 2009-05-21 Kyocer Slc Technologies Corp 配線基板の製造方法
JP2009130269A (ja) * 2007-11-27 2009-06-11 Nec Electronics Corp 半導体製造装置および半導体装置の製造方法
KR20100005646A (ko) 2008-07-07 2010-01-15 김태일 부직포 및 그 제조방법
US7733655B2 (en) 2008-07-22 2010-06-08 International Business Machines Corporation Lid edge capping load
US8076762B2 (en) 2009-08-13 2011-12-13 Qualcomm Incorporated Variable feature interface that induces a balanced stress to prevent thin die warpage
JP2011192781A (ja) 2010-03-15 2011-09-29 Disco Corp パッケージ基板の加工方法
US8540506B2 (en) * 2010-08-16 2013-09-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor molding chamber
CN103814448B (zh) * 2011-11-29 2015-07-01 夏普株式会社 发光器件的制造方法
US8642445B2 (en) * 2012-03-29 2014-02-04 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for reducing package warpage
JP6022862B2 (ja) * 2012-05-08 2016-11-09 株式会社不二製作所 硬質脆性基板の切り出し方法及び切り出し装置
JP6283218B2 (ja) 2013-02-27 2018-02-21 新光電気工業株式会社 基板の反り矯正装置及び基板の反り矯正方法
JP6244242B2 (ja) 2014-03-26 2017-12-06 千代田化工建設株式会社 水素製造システム及び水素製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101399248A (zh) * 2007-09-27 2009-04-01 新光电气工业株式会社 配线基板及其制造的方法

Also Published As

Publication number Publication date
JP2016540390A (ja) 2016-12-22
TWI606553B (zh) 2017-11-21
TW201622066A (zh) 2016-06-16
CN105960708A (zh) 2016-09-21
KR20160048026A (ko) 2016-05-03
US9887110B2 (en) 2018-02-06
EP3017465A4 (en) 2017-04-26
EP3017465A1 (en) 2016-05-11
KR101776449B1 (ko) 2017-09-07
US20160268149A1 (en) 2016-09-15
BR112015020761A2 (pt) 2017-07-18
JP6151461B2 (ja) 2017-06-21
WO2016048383A1 (en) 2016-03-31

Similar Documents

Publication Publication Date Title
CN105960708B (zh) 采用单向加热的使用钢化玻璃的基板翘曲控制
JP5036563B2 (ja) 半導体装置およびその製造方法
KR102052294B1 (ko) 수동 부품용 중첩체 기판을 구비한 다이 패키지
US11114353B2 (en) Hybrid microelectronic substrates
US7271586B2 (en) Single package design for 3-axis magnetic sensor
US11380665B2 (en) Semiconductor dice assemblies, packages and systems, and methods of operation
CN104966702A (zh) 半导体封装件
US10260961B2 (en) Integrated circuit packages with temperature sensor traces
TWI585917B (zh) 用以擷取在嵌入式晶粒上之傳導性特徵的具有高密度互連體設計之封裝體基體
US10231338B2 (en) Methods of forming trenches in packages structures and structures formed thereby
US10980134B2 (en) Method for orienting solder balls on a BGA device
CN103839909A (zh) 用于集成电路封装的可变尺寸的焊料凸点结构
US9659899B2 (en) Die warpage control for thin die assembly
JP2016513367A (ja) スタックされたメモリ要素を有する半導体デバイスおよび半導体デバイス上にメモリ要素をスタックする方法
US9177831B2 (en) Die assembly on thin dielectric sheet
CN107924899B (zh) 多管芯封装
TWI760327B (zh) 具有整合式彈簧結構之微電子接合墊
JP2009129960A (ja) 半導体装置およびその製造方法
CN114664762A (zh) 光收发器中使用高导热界面材料的从激光器管芯的热提取路径
TWI712347B (zh) 混合式微電子基板及其製造方法
CN102931108B (zh) 一种倒装芯片封装方法
JP2002208672A (ja) 半導体装置
JP2012216580A (ja) 通信モジュール

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20191105

Termination date: 20210927

CF01 Termination of patent right due to non-payment of annual fee