KR101776449B1 - 단방향성 가열을 갖는 강화 유리를 이용한 기판 휘어짐 제어 - Google Patents

단방향성 가열을 갖는 강화 유리를 이용한 기판 휘어짐 제어 Download PDF

Info

Publication number
KR101776449B1
KR101776449B1 KR1020157023153A KR20157023153A KR101776449B1 KR 101776449 B1 KR101776449 B1 KR 101776449B1 KR 1020157023153 A KR1020157023153 A KR 1020157023153A KR 20157023153 A KR20157023153 A KR 20157023153A KR 101776449 B1 KR101776449 B1 KR 101776449B1
Authority
KR
South Korea
Prior art keywords
substrate
package substrate
package
support substrate
support
Prior art date
Application number
KR1020157023153A
Other languages
English (en)
Other versions
KR20160048026A (ko
Inventor
치 키 충
다카시 슈토
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20160048026A publication Critical patent/KR20160048026A/ko
Application granted granted Critical
Publication of KR101776449B1 publication Critical patent/KR101776449B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge clamping, e.g. clamping ring
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68785—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the mechanical construction of the susceptor, stage or support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H01L21/3247—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering for altering the shape, e.g. smoothing the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Chemical & Material Sciences (AREA)
  • Wire Bonding (AREA)
  • Structure Of Printed Boards (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

제 1 지지 기판과 제 2 지지 기판 사이에 집적 회로 패키지 기판을 클램핑하고, 클램핑된 패키지 기판을 단일의 방향으로부터의 열 소스에 노출시키고, 패키지 기판의 형상을 변형하는 것을 포함하는 방법이 제공된다. 제 1 및 제 2 지지 기판들을 포함하고, 제 1 지지 기판은 패키지 기판의 제 1 측의 영역의 75 퍼센트 내지 95 퍼센트인 2차원 영역을 포함하고, 제 2 지지 기판은 패키지 기판의 상기 2차원 영역과 적어도 동등한 2차원 영역을 포함하고, 제 1 지지 기판 및 제 2 지지 기판 각각은 패키지 기판의 서로 반대되는 측들 상에 조립될 때, 각각의 공동이 지지 기판의 몸체가 패키지 기판의 영역과 접촉하지 않도록 하는 볼륨 치수를 갖게 하도록 그 안에 공동을 갖는 몸체를 포함하는 장치가 제공된다.

Description

단방향성 가열을 갖는 강화 유리를 이용한 기판 휘어짐 제어{SUBSTRATE WARPAGE CONTROL USING TEMPER GLASS WITH UNI-DIRECTIONAL HEATING}
본 발명은 집적 회로 패키지 기판에 관한 것이다.
집적 회로 패키지 기판은 칩에 전력을 전달하고, 칩과의 사이에서 정보를 주고 받으며, 열을 소산시키고, 물리적 및/또는 환경적 손상으로부터 칩을 보호하는 것을 포함한, 집적 회로 칩에 대한 다수의 기능들을 제공한다. 패키지 기판이 손상되거나 또는 결함이 있는 한, 이들 기능들 중 하나 이상이 영향을 받을 수 있다.
전형적인 칩 패키지 기판은 현재 대략 400 미크론(㎛) 이하 정도의 두께를 갖는 수지 재료의 코어 기판을 포함한다. ABF과 같은 유전체 재료를 형성하여, 패키지 기판에 있어서 집적 회로 칩에 접속하기 위한 표면(패키지 기판의 디바이스 측) 상의 콘택트 포인트에 대해서 도전성 라우팅 층을 절연하는데, 대표적으로는, 패키지 기판에 있어서 저항 및 캐패시터와 같은 수동 소자를 위한 이면 상의 콘택트 포인트 및 패키지 기판에 대향하는 측에 있는 인쇄 회로 기판과 같은 다른 기판에 접속하기 위한 콘택트 포인트에 대해서 라우팅 층을 절연한다.
패키지 기판의 제조 동안, 패키지 기판에는 휘어짐(wrapage)이 발생할 수 있다. (외향 곡면을 가진) 패키지 기판의 디바이스 측에서 과도한 볼록 휘어짐이 발생하면, 칩을 패키지 기판에 접속하기 위한 리플로우 솔더링(reflow soldering) 동안 솔더 조인트가 분리되는 오류를 초래할 수 있다. 기판 코어들이 얇아짐에 따라, 휘어짐의 우려는 더 증가된다.
도 1은 제 1 지지 기판과 제 2 지지 기판 사이에 배치된 패키지 기판을 포함하는 어셈블리의 개략 측면도이다.
도 2는 도 1의 어셈블리의 상면도이다.
도 3은 리플로우 오븐에 배치된 도 1의 어셈블리를 도시하는 도면이다.
도 4는 패키지 기판에 인케이싱된 마이크로프로세서를 포함하는 모바일 컴퓨터이다.
도 5는 컴퓨팅 디바이스의 실시예를 도시하는 도면이다.
일 실시예에서, 패키지 기판과 같은 기판의 동적인 휘어짐 및 정적인 휘어짐을 감소시킬 수 있는 방법이 기술된다. 대표적으로, 이 방법은, 제 1 지지 기판과 제 2 지지 기판 사이에 집적 회로 패키지 기판을 클램핑(clamping)하는 것을 포함한다. 클램핑된 패키지 기판은 한쪽 방향에서 열 소스에 노출된다. 이러한 단방향의 열 노출은 패키지 기판의 형상을 변형(modify)하는 경향을 가질 것이다. 랜덤 형상(random shape), 새들 형상(saddle shape) 또는 전반적으로 볼록 형상을 갖는 패키지 기판의 디바이스 측 표면은 전반적으로 평면 또는 약간 오목한 형상으로 변형되어, 그것에 대한 집적 회로 칩의 접속을 향상시킬 수 있다. 유사하게, 전반적으로 평면 표면을 갖는 패키지 기판의 디바이스 측 표면이 마찬가지로 약간 오목한 형상으로 변형되어, 그것에 대한 칩의 접속을 향상시킬 수 있다. 일 실시예에서, 단방향성 열 처리를 위한 패키지 기판을 지원하도록 동작가능한 어셈블리가 또한 기술된다.
도 1은 어셈블리의 실시예를 도시한다. 어셈블리(100)는 제 1 지지 기판과 제 2 지지 기판 사이에 배치된 집적 회로 패키지 기판을 포함한다. 일 실시예에서, 패키지 기판(110)은 약 400㎛ 이하 정도의 두께, 섭씨도(degree Celsisu)당 5 내지 7 ppm(parts per million)의 열팽창 계수, 295℃ TMA/260℃ DMA의 유리 전이 온도(Tg), 실온에서 32 GPA(gigapascal) 및 고온에서 19 GPA의 영율(Young's modulus)을 갖는 수지 재료의 코어를 포함한다. 디바이스 측(디바이스 측(115)) 상의 패키지 기판의 코어 위에, 유전체 재료(예를 들면, ABF)에 의해 절연된 하나 이상의 라우팅 층들이 위치된다. 그러한 라우팅 층들은, 패키지 기판(110)에 집적 회로 칩 또는 다이가 접속하도록 동작할 수 있는, 패키지 기판의 표면 상에 있는 콘택트 포인트들(120)에 접속된다. 일 실시예에서, 콘택트 포인트들(120) 상에, 예를 들면, 주석 합금과 같은 무연 솔더 합금(lead free solder alloy)의 솔더 범프들이 배치된다. 디바이스 측의 반대 측(후면 측) 상의 코어 위에, 유전체(예를 들면, ABF)에 의해 절연된 하나 이상의 라우팅 층들이 위치된다. 그러한 라우팅 층들은 캐패시터들 및/또는 저항기들과 같은 하나 이상의 수동 소자들의 접속을 위해 동작가능한 패키지 기판의 표면 상의 콘택트 포인트들(130)에 접속된다. 도 1은 패키지 기판(110)의 후면 측(117) 상의 콘택트 포인트들(130)과, 예를 들면, (표면 탑재 기술 프로세스를 통한) 콘택트 포인트들(130)과 디바이스(135) 사이의 솔더 페이스트(solder paste)에 의해 그것에 접속된 수동 소자들(135)을 도시한다. 일 실시예에서, 코어의 후면 측 상의 그러한 라우팅 층들 중의 층들은 인쇄 회로 보드와 같은 다른 기판에 패키지 기판을 접속하기 위해, 패키지 기판(110)의 후면 측 상에 배치된 핀 그리드 어레이(pin grid array)에 또한 접속된다.
어셈블리(100)는 패키지 기판(110)이 제 1 지지 기판(150)과 제 2 지지 기판(160) 사이에 배치된 것을 나타낸다. 도시된 바와 같이, 이러한 실시예에서, 제 1 지지 기판(150)이 패키지 기판(110)의 디바이스 측(115) 상에 위치되고, 지지 기판(160)이 기판의 후면 측(117) 상에 배치된다. 지지 기판(150)을 참조하면, 일 실시예에서, 지지 기판(150)은 패키지 기판(110)의 코어의 열팽창 계수보다 작은 열팽창 계수를 갖는 재료로 형성된다. 일 실시예에서, 적절한 재료는 5 ppm/K 미만 정도의 열팽창 계수를 갖는 강화 유리(tempered glass)이다. 일 실시예에서, 지지 기판(150)의 몸체(body)는 패키지 기판(110)의 무게를 견디도록 동작가능한 두께 t1를 갖는다.
일 실시예에서, 어셈블리(100)의 제 1 지지 기판(150)의 2차원 영역은 기판(110)의 2차원 영역보다 작다. 도 2는 도 1의 어셈블리(100)의 상면도를 도시하는 것으로서, 제 1 지지 기판(150)의 2차원 영역을 정의하는 길이 치수 l 및 폭 치수 w를 갖는 제 1 지지 기판(150)을 도시한다. 일 실시예에서, 제 1 지지 기판(150)의 2차원 영역은 길이 L 및 폭 W에 의해 정의된 패키지 기판(110)의 2차원 영역의 75 퍼센트 내지 90 퍼센트이다.
도 1을 다시 참조하면, 일 실시예에서, 제 1 지지 기판(150)은 콘택트 포인트들(120) 및/또는 그러한 콘택트 포인트들 상의 솔더 범프들(125)과의 접촉을 피하기에 충분한, 깊이 치수 d1을 갖는 공동(cavity)(155)을 포함한다. 일 실시예에서, 그 깊이 d1은 최대 솔더 범프 높이와 동일하다. 일 실시예에서, 디바이스 측(115)의 표면에 대한 공동(155)의 2차원 영역은 콘택트 포인트들(120)/솔더 범프들(125)의 어레이를 둘러싸도록 규정된다. 다른 실시예에서, 공동(155)의 2차원 영역은 어레이를 둘러쌀 수 있는 영역보다 클 수 있다.
도 1에서의 어셈블리(100)의 패키지 기판(110)의 후면 측(117) 상에는 제 2 지지 기판(160)이 배치된다. 일 실시예에서, 제 2 지지 기판(160)은 기판(110)의 2차원 영역과 적어도 동등한 2차원 영역을 정의하는 길이 및 폭 치수들을 갖는다. 전형적으로, 제 2 지지 기판(160)은, 일 실시예에서, 제 1 지지 기판(150)에 대한 재료와 유사한 재료이다. 제 2 지지 기판(160)은 패키지 기판(110)의 코어 재료의 열팽창 계수보다 작은 열팽창 계수를 갖는 재료이다. 제 2 지지 기판(160)은, 일 실시예에서, 패키지 기판(110)의 무게를 견디도록 선택된 두께 t2를 갖는 몸체를 갖는다. 일 실시예에서, 제 2 지지 기판(160)은 그 안에 형성된 공동(165)을 갖는다. 공동(165)은 콘택트 포인트들(130) 및 패키지 기판(110)의 후면 측(117) 상의 임의의 수동 소자들 또는 핀들과의 접촉을 피하기에 충분한 깊이 d2에 의해 정의된 볼륨을 갖는다. 일 실시예에서, 공동(165)은, 콘택트 포인트들(130) 상의 수동 소자의 두께와, 디바이스(135)의 두께와, 전형적으로 50~100 미크론의 범위인 갭의 합과 동일한, 깊이 d2를 갖는다.
제 1 지지 기판(150) 및 제 2 지지 기판(160)이 각각 강화 유리인 실시예에서, 강화 유리는, 일 실시예에서, 패키지 기판(110)과 지지 기판의 접촉시의 임의의 프레스 마킹들(press markings)을 피하도록 연마된다. 일 실시예에서, 기판(110)과 접촉하는 제 1 지지 기판(150) 및 제 2 지지 기판(160)의 표면은 5 미크론 미만의 휘어짐/거칠기를 갖는다.
패키지 기판 휘어짐의 전형적인 문제점은, 디바이스 측으로부터 보았을 때 패키지 기판의 형상이 볼록하여, 패키지의 면들이 바깥쪽으로 확장된다는 것이다. 그러한 상황에서, 패키지 기판의 디바이스 측(디바이스 측(115)) 상의 콘택트 포인트들(콘택트 포인트들(120))의 어레이는 동일 평면이 아니다. 도 1을 참조하면, 패키지 기판(110)의 디바이스 측(115)이 위쪽을 향하는 경우, 패키지 기판이 볼록 형상이라는 것은, 도 1에 삽입된, 어셈블리(100)의 분해도에 도시된 바와 같이, 콘택트 포인트들의 어레이 중 주변부에 있는 콘택트 포인트들이, 어레이 중 중심에 있는 콘택트 포인트들의 면보다 아래에(패키지 기판의 중심점에 가깝게 위치한 콘택트 포인트들보다 아래에) 위치하게 된다는 것을 의미한다. 잠재적으로, 볼록 형상은, 패키지 기판의 콘택트 포인트들, 특히, 어레이의 주변부에 있는 콘택트 포인트들 및 여기에 부착될 다이 또는 칩의 대응하는 콘택트 포인트들 사이의 거리가 증가됨으로써, 패키지 기판의 디바이스 측 상의 솔더 조인트가 분리되는 현상을 초래한다. 일 실시예에서, 휘어짐이 없는 형상(모든 콘택트 포인트들(120)이 동일 평면 상에 있는 즉, 볼록 휘어짐이 제로임)을 갖는 패키지 기판을 생성하는 것이 바람직하다. 다른 실시예에서, 패키지 기판의 디바이스 측이 오목 형상으로 되어 있는 패키지 기판이 오목 방향으로 30 미크론까지 휘어지는 것을 수용할 수 있다. 약간의 오목 형상(예를 들면, 30㎛ 오목까지)을 갖는 디바이스 측을 갖는 패키지 기판의 디바이스 측에 다이를 부착할 때, 패키지 기판은 그의 형상을 최소 휘어짐을 갖도록 변형하는 경향을 가질 것이다.
도 3은 리플로우 오븐 내에 반전되어 배치된, 도 1의 어셈블리를 도시한다. 일 실시예에서, 오븐(200)은 한 방향(도면에서 아래 방향)으로 열을 가하는 열 소스(205)를 갖는다. 도 3은 어셈블리(100)가 지그(210) 내에, 예컨대 그 안에 어셈블리(100)를 유지할 수 있는 치수를 가진 알루니늄 지그(jig) 내에 배치되어 있는 것을 도시한다. 또한, 도 3은 어셈블리(100)에 압력을 가하도록 동작가능한 서로 대향하는 암(arm)들을 갖는 클램프(220)를 도시한다.
일 실시예에서, 패키지 기판(110)은 디바이스 측(115)에 대하여 볼록 휘어짐을 포함하는 형상을 갖는다. 도 1 또는 도 3에서는 지지 기판들 사이에 패키지 기판을 배치하고 있어서, 이 휘어짐이 명백하게 나타나 있지 않다. 도 3을 참조하면, 오븐(200) 내의 기판(110)은 열 소스(205) 쪽으로 위쪽을 향하는 대향 면을 갖는 경향이 있을 수 있다. 오븐(200)에 패키지 기판(110)을 위치시키고, 한 방향으로부터(도면에서 후면 측(117)을 향해서) 오븐을 가열함으로써, 한쪽 면에 있는 기판(110), 이 경우 후면 측(117)과 열이 직접 접촉함으로써, 이쪽의 면이 디바이스 측(115)에 비해 팽창되게 할 것이다. 패키지 기판(110)의 형상은 가열 측으로부터 멀어지는 방향으로(화살표(250)로 나타낸 방향에서) 휘어지는 느낌으로 변형되는 경향이 있다. 이러한 변형은 제 1 지지 기판(150)의 2차원 영역이 패키지 기판(110)의 2차원 영역보다 작다는 점에 기인한 것이며, 그 차이는 지지 기판과 지그(210) 사이의 갭(225)을 생성한다. 따라서, 한쪽 방향의 가열을 이용함으로써, 형상은 한쪽 방향으로 변형될 수 있고, 디바이스 측(115)에 대한 패키지 기판(110)의 볼록 형상은, 예를 들면, 0 내지 30 미크론의 오목부를 타겟으로 변형될 수 있다.
일 실시예에서, 방법은 지지 기판들 사이에 배치된 패키지 기판(110)을 열 소스(205)로부터의 열에 노출시켜, 패키지 기판 상의 솔더 범프들(125)의 유리 전이 온도보다 높지만 솔더 범프들(125)의 용융점보다 낮은 온도로, 한쪽 방향 가열 즉, 단방향 가열을 제공하는 것을 포함한다. 전형적으로, 적절한 온도는 180℃ 내지 200℃ 정도이다. 다른 실시예에서, 적절한 온도 범위는 180℃ 내지 250℃ 정도이다. 250℃ 정도의 온도를 이용함으로써, 패키지 기판(110)의 후면 측(117) 상에 접속되어 있는 수동 소자들(135)에 대한 한번의 리플로우 처리를 가능하게 한다. 전형적으로, 한쪽 방향 가열에 대한 노출 시간은 패키지 기판의 형상을 변형하기에 충분한 시간이 될 수 있다. 적절한 변형은, 패키지 기판(110)의 디바이스 측(115) 상의 오목 형상 쪽으로 0(전체적으로 평면) 내지 30 미크론의 휘어짐 형상을 달성하는 변형이다. 적절한 시간은 1분 내지 30분 정도이다.
일 실시예에서, 패키지 기판과 관련된 콘택트 포인트들 또는 솔더 재료의 산화를 억제하기 위해, 열 소스에 대한 패키지 기판(110)의 노출은, 최소의 산소를 가진 환경에서 수행된다. 전형적으로, 오븐(200)에는 질소 소스가 연결되어 있을 수 있다. 질소 소스(230)는, 일 실시예에서, 도관(conduit)(235)을 통해서 오븐(200) 내에 질소를 도입하도록 동작가능하다. 일 실시예에서, 패키지 기판을 열 소스에 노출하는 방법은 질소 및 100 ppm 미만 산소의 환경에서 수행된다. 패키지 기판을 열 소스에 노출한 이후에, 패키지 기판은 오븐(200), 지그(210) 및 지지 기판으로부터 제거될 수 있다.
지지 기판들 사이에 있는 기판에 대해서 일방향성(단“‡향성) 가열을 이용하는 것으로 기술된 방법을 통해서, 지속적으로 수용가능한 평면성(및 랜드 동일 평면성(land co-planarity))을 갖는 패키지 기판을 생성하거나 혹은, 최소의 오목함(예를 들면, 30㎛ 이하)을 갖는 디바이스 측 표면을 생성하는 것이 가능해진다. 이 방법은, 휘어짐의 정도가 수용 불가능할 정도의 형상(예를 들면, 패키지 기판의 디바이스 측 상에서의 지나친 볼록 형상)을 갖고 있어서 사용이 불가능할 것 같은 기판들에 대해 이용되거나, 또는 원하는 평면성을 달성하거나, 약간 오목한 형상(예를 들면, 0 내지 30 미크론 오목 형상)을 갖는 디바이스 측을 지속적으로 각각 달성하기 위해 패키지 기판을 형성할 때 정기적인 처리(regular practice)로서 이용될 수 있다.
도 4는 본 실시예에서 모바일 컴퓨터인 컴퓨터 어셈블리의 실시예를 도시한다. 컴퓨터 어셈블리(300) 내에는, 패키지에 접속된 마이크로프로세서 및 인쇄 회로 보드에 접속된 패키지가 배치된다. 도 4를 참조하면, 마이크로프로세서(305)가 패키지 기판(310)에 접속된다. 패키지 기판(310)은 예를 들면, 그 후면 측 상의 핀 그리드 어레이를 통해 인쇄 회로 보드(325)에 접속된다. 일 실시예에서, 패키지 기판(310)의 디바이스 측은 전술한 방법에 따라 마련되어, 마이크로프로세서(305)와 패키지 기판 사이의 솔더 접속들이 랜딩되도록 조립된 패키지(패키지 기판(310) 및 마이크로프로세서(305))가 전반적으로 평면이 된다.
도 5는 일 구현에 따른 컴퓨팅 디바이스(400)를 도시한다. 컴퓨팅 디바이스(400)는 보드(402)를 하우징한다. 보드(402)는, 제한적인 것은 아니지만, 프로세서(404) 및 적어도 하나의 통신 칩(406)을 포함하는 다수의 구성요소들을 포함할 수 있다. 프로세서(404)는 보드(402)에 물리적으로 및 전기적으로 연결된다. 일부 구현들에서, 적어도 하나의 통신 칩(406)은 또한 보드(402)에 물리적으로 및 전기적으로 연결된다. 다른 구현들에서, 통신 칩(406)은 프로세서(404)의 일부분이다.
그 응용에 따라, 컴퓨팅 디바이스(400)는 보드(402)에 물리적으로 및 전기적으로 연결되거나 또는 연결되지 않을 수 있는 다른 구성요소들을 포함할 수 있다. 이들 다른 구성요소들은, 제한적인 것은 아니지만, 휘발성 메모리(예를 들면, DRAM), 비휘발성 메모리(예를 들면, ROM), 플래시 메모리, 그래픽 프로세서, 디지털 신호 프로세서, 크립토 프로세서(crypto processor), 칩셋, 안테나, 디스플레이, 터치스크린 디스플레이, 터치스크린 제어기, 배터리, 오디오 코덱, 비디오 코덱, 전력 증폭기, GPS(global positioning system) 디바이스, 나침반, 가속도계, 자이로스코프, 스피커, 카메라, (하드 디스크 드라이브, CD(compact disk), DVD(digital versatile disk) 등과 같은) 대용량 저장 장치를 포함한다.
통신 칩(406)은 데이터의 컴퓨팅 디바이스(400)로의 전송 및 컴퓨팅 디바이스(400)로부터의 전송을 위한 무선 통신들을 가능하게 한다. 용어 "무선" 및 그 파생어들은 비고체 매체(non-solid medium)를 통해 변조된 전자기 방사를 이용하여 데이터를 통신할 수 있는 회로들, 디바이스들, 시스템들, 방법들, 기술들, 통신 채널들 등을 기술하는데 이용될 수 있다. 그러한 용어는, 비록 일부 실시예에서는 그렇지 않을 수 있지만, 관련된 디바이스들이 어떠한 유선들도 포함하지 않음을 나타내지 않는다. 통신 칩(406)은, 제한적인 것은 아니지만, Wi-Fi(IEEE 802.11 패밀리), WiMAX(IEEE 802.16 패밀리), IEEE 802.20, LTE(long term evolution), Ev-DO, HSPA+, HSDPA+, HSUPA+, EDGE, GSM, GPRS, CDMA, TDMA, DECT, 블루투스, 그 파생물을 포함하는 임의의 다수의 무선 표준들 또는 프로토콜들 뿐만 아니라, 3G, 4G, 5G 및 그 이상으로서 지정되는 임의의 다른 무선 프로토콜들을 구현할 수 있다. 컴퓨팅 디바이스(400)는 복수의 통신 칩들(406)을 포함할 수 있다. 예컨대, 제 1 통신 칩(406)은 Wi-Fi 및 블루투스와 같은 단거리 무선 통신들에 전용될 수 있고, 제 2 통신 칩(406)은 GPS, EDGE, GPRS, CDMA, WiMAX, LTE, Ev-DO 등과 같은 장거리 무선 통신들에 전용될 수 있다.
컴퓨팅 디바이스(400)의 프로세서(404)는 프로세서(404) 내에 패키징된 집적 회로 다이를 포함한다. 일부 구현들에서, 전술한 바와 같은 방식으로 전술한 바와 같이 단방향성 열 소스에 노출된 패키지를 포함하는 패키지 기술이 이용된다. 용어 "프로세서"는 레지스터들 및/또는 메모리로부터의 전자 데이터를 처리하여, 그러한 전자 데이터를 레지스터들 및/또는 메모리에 저장될 수 있는 다른 전자 데이터로 변환하는 디바이스 또는 디바이스의 부분을 지칭할 수 있다.
통신 칩(406)은 통신 칩(406) 내에 패키징된 집적 회로 다이를 또한 포함한다. 다른 구현에 따르면, 전술한 바와 같은 방식으로 전술한 바와 같이 단방향성 열 소스에 노출되는 패키지를 포함하는 패키지 기술이 이용된다.
다른 구현들에서, 컴퓨팅 디바이스(400) 내에 하우징된 다른 구성요소가, 전술한 바와 같은 방식으로 전술한 바와 같이 단방향성 열 소스에 노출되는 패키지를 포함하는 패키지 기술에서 집적 회로 다이를 포함할 수 있다.
다양한 구현들에서, 컴퓨팅 디바이스(400)는 랩탑, 넷북, 노트북, 울트라북, 스마트폰, 태블릿, PDA(personal digital assistant), 울트라 모바일 PC, 모바일 전화, 데스크탑 컴퓨터, 서버, 프린터, 스캐너, 모니터, 셋탑 박스, 엔터테인먼트 제어 유닛, 디지털 카메라, 휴대용 음악 플레이어, 또는 디지털 비디오 레코더일 수 있다. 다른 구현들에서, 컴퓨팅 디바이스(400)는 데이터를 처리하는 임의의 다른 전자 디바이스일 수 있다.
예들
예 1은 제 1 지지 기판과 제 2 지지 기판 사이에 집적 회로 패키지 기판을 클램핑하고, 클램핑된 패키지 기판을 단일의 방향으로부터의 열 소스에 노출시키고, 패키지 기판의 형상을 변형하는 것을 포함하는 방법이다.
예 2에서, 예 1의 방법의 패키지 기판은 2차원 영역을 포함하는 제 1 측을 포함하고, 제 1 지지 기판이 패키지 기판의 제 1 측에 클램핑되고, 제 1 지지 기판은 패키지 기판의 제 1 측의 영역의 75 퍼센트 내지 95 퍼센트인 2차원 영역을 포함한다.
예 3에서, 예 2의 방법의 열 소스의 단일의 방향은 패키지 기판의 제 1 측의 측면 상의 방향이다.
예 4에서, 예 2의 방법의 제 2 지지 기판은 패키지 기판의 2차원 영역과 적어도 동등한 2차원 영역을 포함한다.
예 5에서, 예 1의 방법의 제 1 지지 기판의 재료 및 제 2 지지 기판의 재료는 강화 유리이다.
예 6에서, 예 5의 방법의 강화 유리는 연마된다(polished).
예 7에서, 예 1의 방법의 패키지 기판의 제 1 측은 다이 영역을 포함하고, 형상을 변형하기 전에, 패키지 기판의 제 1 측은 볼록 형상을 갖는다.
예 8에서, 예 7의 방법의 형상의 변형은 패키지 기판의 제 1 측의 볼록 형상을 오목 형상으로 변형하는 것을 포함한다.
예 9에서, 예 1 또는 2의 방법의 패키지 기판은 노출된 솔더를 포함하고, 방법은 감소된 산소 환경에서 클램핑된 패키지 기판을 열 소스에 노출시키는 것을 더 포함한다.
예 10에서, 예 1 또는 2의 방법의 열 소스는 180℃ 내지 250℃의 온도를 갖는 열 소스를 포함한다.
예 11에서, 클램핑된 패키지 기판을 열 소스에 노출시키기 전에, 예 10의 방법은 패키지 기판의 표면 상에 솔더 페이스트를 도입하는 것을 포함하고, 클램핑된 패키지 기판을 열 소스에 노출시키는 것은 솔더 페이스트를 리플로우하기에 적합한 온도에서 열 소스에 노출시키는 것을 포함한다.
예 12에서, 패키지 기판이 예 1 또는 2의 방법에 의해 제조된다.
예 13은 제 1 지지 기판과 제 2 지지 기판 사이에 집적 회로 패키지 기판을 클램핑 - 패키지 기판은 후속하는 다이 부착 프로세스에서 집적 회로 다이를 수용하도록 구성되며, 제 1 지지 기판 및 제 2 지지 기판 각각은 강화 유리를 포함함 - 하고, 클램핑된 패키지 기판을 패키지 기판의 표면에 직교하는 단일의 방향으로부터의 열 소스에 노출시키고, 패키지 기판의 형상을 변형하는 것을 포함하는 방법이다.
예 14에서, 예 13이 방법의 패키지 기판은 2차원 영역을 포함하는 제 1 측을 포함하고, 제 1 지지 기판이 패키지 기판의 제 1 측에 클램핑되고, 제 1 지지 기판은 패키지 기판의 제 1 측의 영역의 75 퍼센트 내지 95 퍼센트인 2차원 영역을 포함한다.
예 15에서, 예 14의 방법의 열 소스의 단일의 방향은 패키지 기판의 제 1 측의 측면 상의 방향이다.
예 16에서, 예 14의 방법의 제 2 지지 기판은 패키지 기판의 2차원 영역과 적어도 동등한 2차원 영역을 포함한다.
예 17에서, 예 13의 방법의 패키지 기판의 제 1 측은 다이 영역을 포함하고, 형상을 변형하기 전에, 패키지 기판의 제 1 측은 볼록 형상을 갖는다.
예 18에서, 예 17의 방법의 형상의 변형은 패키지 기판의 제 1 측의 볼록 형상을 오목 형상으로 변형하는 것을 포함한다.
예 19에서, 패키지 기판이 예 13 또는 14의 방법에 의해 제조된다.
예 20은 제 1 지지 기판 및 제 2 지지 기판을 포함하는 장치이며, 제 1 지지 기판 및 제 2 지지 기판 각각은 집적 회로 패키지 기판의 재료의 열팽창 계수보다 작은 열팽창 계수를 갖는 재료를 포함하고, 제 1 지지 기판은 패키지 기판의 제 1 측의 영역의 75 퍼센트 내지 95 퍼센트인 2차원 영역을 포함하고, 제 2 지지 기판은 패키지 기판의 2차원 영역과 적어도 동등한 2차원 영역을 포함하고, 제 1 지지 기판 및 제 2 지지 기판 각각은 패키지 기판의 서로 반대되는 측들 상에 조립될 때, 각각의 공동이 지지 기판의 몸체가 패키지 기판의 활성 영역과 접촉하지 않도록 하는 볼륨 치수를 갖게 하도록 그 안에 공동을 갖는 몸체를 포함한다.
예 21에서, 예 20의 장치에서의 제 1 지지 기판 및 제 2 지지 기판 각각에 대한 재료는 강화 유리를 포함한다.
예 22에서, 예 21의 장치에서의 강화 유리는 연마된다.
요약에 기술된 것을 포함하는, 본 발명의 예시된 구현들에 대한 전술한 설명은 포괄적이거나, 본 발명을 개시된 정확한 형태로 제한하기 위한 것이 아니다. 본 명세서에서는 본 발명의 특정 구현들 및 그것에 대한 예들이 예시를 위해 기술되지만, 본 기술 분야의 당업자라면 인식할 수 있듯이, 본 발명의 영역 내에서 다양한 등가의 변경이 가능하다.
그러한 변경은 전술한 상세한 설명의 관점에서 본 발명에 대해 행해질 수 있다. 이하의 청구항들에서 이용된 용어들은 본 발명을 명세서 및 청구항들에 개시된 특정한 구현들로 제한하는 것으로 이해되어서는 않된다. 그보다는, 본 발명의 영역은 청구항 해석의 구축된 원칙들에 따른 것으로 이해되는 이하의 청구항들에 의해 전체적으로 결정된다.

Claims (22)

  1. 제 1 지지 기판과 제 2 지지 기판 사이에 집적 회로 패키지 기판을 클램핑하는 단계 - 상기 패키지 기판은 패키지를 형성하는 상기 패키지 기판에 그 이후 다이를 접속하기 위해 작동되는 복수의 콘택트 포인트들을 포함하며, 각각의 상기 제 1 지지 기판과 상기 제 2 지지 기판은 공동(cavity)을 포함함 - 와,
    상기 클램핑된 패키지 기판을 단일의 방향으로부터의 열 소스에 노출시키는 단계와,
    상기 패키지 기판의 형상을 변형하는 단계를 포함하는
    기판 휘어짐 제어 방법.
  2. 제 1 항에 있어서,
    상기 패키지 기판은 2차원 영역을 포함하는 제 1 측을 포함하고, 상기 제 1 지지 기판은 상기 패키지 기판의 상기 제 1 측에 클램핑되고, 상기 제 1 지지 기판은 상기 패키지 기판의 상기 제 1 측의 영역의 75 퍼센트 내지 95 퍼센트인 2차원 영역을 포함하는
    기판 휘어짐 제어 방법.
  3. 제 2 항에 있어서,
    상기 열 소스의 단일의 방향은 상기 패키지 기판의 상기 제 1 측과는 반대인 제 2 측의 측면 상의 방향인
    기판 휘어짐 제어 방법.
  4. 제 2 항에 있어서,
    상기 제 2 지지 기판은 상기 패키지 기판의 상기 2차원 영역과 적어도 동등한 2차원 영역을 포함하는
    기판 휘어짐 제어 방법.
  5. 제 1 항에 있어서,
    상기 제 1 지지 기판의 재료 및 상기 제 2 지지 기판의 재료는 강화 유리인
    기판 휘어짐 제어 방법.
  6. 제 5 항에 있어서,
    상기 강화 유리는 연마되는(polished)
    기판 휘어짐 제어 방법.

  7. 제 1 항에 있어서,
    상기 패키지 기판의 제 1 측은 다이 영역을 포함하고, 상기 형상을 변형하는 단계 전에, 상기 패키지 기판의 상기 제 1 측은 볼록 형상을 갖는
    기판 휘어짐 제어 방법.
  8. 제 7 항에 있어서,
    상기 형상을 변형하는 단계는 상기 패키지 기판의 상기 제 1 측의 상기 볼록 형상을 오목 형상으로 변형하는 단계를 포함하는
    기판 휘어짐 제어 방법.
  9. 제 1 항 또는 제 2 항에 있어서,
    상기 패키지 기판은 노출된 솔더를 포함하고, 상기 방법은 질소 및 100 ppm 미만 산소의 환경에서 상기 클램핑된 패키지 기판을 열 소스에 노출시키는 단계를 더 포함하는
    기판 휘어짐 제어 방법.
  10. 제 1 항 또는 제 2 항에 있어서,
    상기 열 소스는 180℃ 내지 250℃의 온도를 갖는 열 소스를 포함하는
    기판 휘어짐 제어 방법.
  11. 제 10 항에 있어서,
    상기 클램핑된 패키지 기판을 열 소스에 노출시키는 단계 전에, 상기 방법은 상기 패키지 기판의 표면 상에 솔더 페이스트를 도입하는 단계를 포함하고, 상기 클램핑된 패키지 기판을 열 소스에 노출시키는 단계는 상기 솔더 페이스트를 리플로우하는 온도에서 열 소스에 노출시키는 단계를 포함하는
    기판 휘어짐 제어 방법.
  12. 삭제
  13. 제 1 지지 기판과 제 2 지지 기판 사이에 집적 회로 패키지 기판을 클램핑하는 단계 - 상기 패키지 기판은 후속하는 다이 부착 프로세스에서 집적 회로 다이를 수용하도록 구성되며, 상기 제 1 지지 기판 및 상기 제 2 지지 기판의 각각은 강화 유리를 포함하며, 각각의 상기 제 1 지지 기판과 상기 제 2 지지 기판은 공동(cavity)을 포함함 - 와,
    상기 클램핑된 패키지 기판을 상기 패키지 기판의 표면에 직교하는 단일의 방향으로부터의 열 소스에 노출시키는 단계와,
    상기 패키지 기판의 형상을 변형하는 단계를 포함하는
    기판 휘어짐 제어 방법.
  14. 제 13 항에 있어서,
    상기 패키지 기판은 2차원 영역을 포함하는 제 1 측을 포함하고, 상기 제 1 지지 기판이 상기 패키지 기판의 상기 제 1 측에 클램핑되고, 상기 제 1 지지 기판은 상기 패키지 기판의 상기 제 1 측의 영역의 75 퍼센트 내지 95 퍼센트인 2차원 영역을 포함하는
    기판 휘어짐 제어 방법.
  15. 제 14 항에 있어서,
    상기 열 소스의 단일의 방향은 상기 패키지 기판의 상기 제 1 측과는 반대인 제 2 측의 측면 상의 방향인
    기판 휘어짐 제어 방법.
  16. 제 14 항에 있어서,
    상기 제 2 지지 기판은 상기 패키지 기판의 상기 2차원 영역과 적어도 동등한 2차원 영역을 포함하는
    기판 휘어짐 제어 방법.
  17. 제 13 항에 있어서,
    상기 패키지 기판의 제 1 측은 다이 영역을 포함하고, 상기 형상을 변형하는 단계 전에, 상기 패키지 기판의 상기 제 1 측은 볼록 형상을 갖는
    기판 휘어짐 제어 방법.
  18. 제 17 항에 있어서,
    상기 형상을 변형하는 단계는 상기 패키지 기판의 상기 제 1 측의 상기 볼록 형상을 오목 형상으로 변형하는 단계를 포함하는
    기판 휘어짐 제어 방법.
  19. 삭제
  20. 제 1 지지 기판 및 제 2 지지 기판을 포함하고,
    상기 제 1 지지 기판 및 상기 제 2 지지 기판의 각각은 집적 회로 패키지 기판의 재료의 열팽창 계수보다 작은 열팽창 계수를 갖는 재료를 포함하고, 상기 제 1 지지 기판은 상기 패키지 기판의 제 1 측의 영역의 75 퍼센트 내지 95 퍼센트인 2차원 영역을 포함하고, 상기 제 2 지지 기판은 상기 패키지 기판의 상기 2차원 영역과 적어도 동등한 2차원 영역을 포함하고, 상기 제 1 지지 기판 및 상기 제 2 지지 기판의 각각은 패키지 기판의 서로 반대되는 측들 상에 조립될 때, 각각의 공동이 상기 지지 기판의 몸체가 패키지 기판의 활성 영역과 접촉하지 않도록 하는 볼륨 치수를 갖게 하도록 그 안에 공동을 갖는 상기 몸체를 포함하는
    기판 휘어짐 제어 장치.
  21. 제 20 항에 있어서,
    상기 제 1 지지 기판 및 상기 제 2 지지 기판의 각각에 대한 상기 재료는 강화 유리를 포함하는
    기판 휘어짐 제어 장치.
  22. 제 21 항에 있어서,
    상기 강화 유리는 연마되는
    기판 휘어짐 제어 장치.
KR1020157023153A 2014-09-27 2014-09-27 단방향성 가열을 갖는 강화 유리를 이용한 기판 휘어짐 제어 KR101776449B1 (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/057921 WO2016048383A1 (en) 2014-09-27 2014-09-27 Substrate warpage control using temper glass with uni-directional heating

Publications (2)

Publication Number Publication Date
KR20160048026A KR20160048026A (ko) 2016-05-03
KR101776449B1 true KR101776449B1 (ko) 2017-09-07

Family

ID=55581698

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157023153A KR101776449B1 (ko) 2014-09-27 2014-09-27 단방향성 가열을 갖는 강화 유리를 이용한 기판 휘어짐 제어

Country Status (8)

Country Link
US (1) US9887110B2 (ko)
EP (1) EP3017465A4 (ko)
JP (1) JP6151461B2 (ko)
KR (1) KR101776449B1 (ko)
CN (1) CN105960708B (ko)
BR (1) BR112015020761A2 (ko)
TW (1) TWI606553B (ko)
WO (1) WO2016048383A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI642133B (zh) * 2016-10-20 2018-11-21 矽品精密工業股份有限公司 電子構件之置放製程及其應用之承載治具
KR102015336B1 (ko) * 2017-06-12 2019-08-28 삼성전자주식회사 반도체 패키지 기판의 휨 감소 방법 및 휨 감소 장치
US11421316B2 (en) * 2018-10-26 2022-08-23 Applied Materials, Inc. Methods and apparatus for controlling warpage in wafer level packaging processes
US20210035767A1 (en) * 2019-07-29 2021-02-04 Applied Materials, Inc. Methods for repairing a recess of a chamber component
US20210057238A1 (en) * 2019-08-20 2021-02-25 Applied Materials, Inc. Methods and apparatus for contactless substrate warpage correction

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130260535A1 (en) * 2012-03-29 2013-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for reducing package warpage

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5553484A (en) 1978-10-16 1980-04-18 Fujitsu Ltd Method of correcting slet of printed board
JP2795788B2 (ja) 1993-02-18 1998-09-10 シャープ株式会社 半導体チップの実装方法
SG66313A1 (en) 1996-06-20 2001-01-16 Advanced Systems Automation Method and apparatus for reducing warpage in semiconductor
CN1223010A (zh) * 1996-06-20 1999-07-14 先进自动化体系有限公司 降低半导体封装件的翘曲的方法和装置
JP3003620B2 (ja) * 1997-04-11 2000-01-31 日本電気株式会社 ベアチップマウンタおよびそのマウント方法
JP4196094B2 (ja) * 2003-09-25 2008-12-17 パナソニック株式会社 セラミック基板の製造方法
US7332110B2 (en) * 2003-12-09 2008-02-19 Hoya Corporation Method and device for producing optical part
US7172927B2 (en) 2003-12-18 2007-02-06 Freescale Semiconductor, Inc. Warpage control of array packaging
JP5025399B2 (ja) 2007-09-27 2012-09-12 新光電気工業株式会社 配線基板及びその製造方法
JP2009111285A (ja) * 2007-10-31 2009-05-21 Kyocer Slc Technologies Corp 配線基板の製造方法
JP2009130269A (ja) * 2007-11-27 2009-06-11 Nec Electronics Corp 半導体製造装置および半導体装置の製造方法
KR20100005646A (ko) 2008-07-07 2010-01-15 김태일 부직포 및 그 제조방법
US7733655B2 (en) 2008-07-22 2010-06-08 International Business Machines Corporation Lid edge capping load
US8076762B2 (en) 2009-08-13 2011-12-13 Qualcomm Incorporated Variable feature interface that induces a balanced stress to prevent thin die warpage
JP2011192781A (ja) 2010-03-15 2011-09-29 Disco Corp パッケージ基板の加工方法
US8540506B2 (en) * 2010-08-16 2013-09-24 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor molding chamber
CN103814448B (zh) * 2011-11-29 2015-07-01 夏普株式会社 发光器件的制造方法
JP6022862B2 (ja) * 2012-05-08 2016-11-09 株式会社不二製作所 硬質脆性基板の切り出し方法及び切り出し装置
JP6283218B2 (ja) 2013-02-27 2018-02-21 新光電気工業株式会社 基板の反り矯正装置及び基板の反り矯正方法
JP6244242B2 (ja) 2014-03-26 2017-12-06 千代田化工建設株式会社 水素製造システム及び水素製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20130260535A1 (en) * 2012-03-29 2013-10-03 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for reducing package warpage

Also Published As

Publication number Publication date
JP2016540390A (ja) 2016-12-22
TWI606553B (zh) 2017-11-21
TW201622066A (zh) 2016-06-16
CN105960708A (zh) 2016-09-21
KR20160048026A (ko) 2016-05-03
US9887110B2 (en) 2018-02-06
EP3017465A4 (en) 2017-04-26
EP3017465A1 (en) 2016-05-11
US20160268149A1 (en) 2016-09-15
CN105960708B (zh) 2019-11-05
BR112015020761A2 (pt) 2017-07-18
JP6151461B2 (ja) 2017-06-21
WO2016048383A1 (en) 2016-03-31

Similar Documents

Publication Publication Date Title
KR101776449B1 (ko) 단방향성 가열을 갖는 강화 유리를 이용한 기판 휘어짐 제어
US10056268B2 (en) Limiting electronic package warpage
US20200006188A1 (en) Thermal interface material layer and package-on-package device including the same
US9685388B2 (en) Picture frame stiffeners for microelectronic packages
US9123732B2 (en) Die warpage control for thin die assembly
US10231338B2 (en) Methods of forming trenches in packages structures and structures formed thereby
KR101965039B1 (ko) 성형 화합물을 갖는 집적 회로 어셈블리
KR20190122133A (ko) 이방성 열 전도 섹션 및 등방성 열 전도 섹션을 갖는 방열 디바이스
CN106797098B (zh) 插口接触部技术和构造
KR102181794B1 (ko) 오포섬-다이 패키지-온-패키지 장치
US10811366B2 (en) Microelectronic bond pads having integrated spring structures
US20190215964A1 (en) Frame embedded components
US20230317675A1 (en) Non-planar pedestal for thermal compression bonding
US20230317676A1 (en) Bond head design for thermal compression bonding
US20230108868A1 (en) Methods and apparatus to increase rigidity of printed circuit boards
US10658198B2 (en) Solder resist layer structures for terminating de-featured components and methods of making the same
KR20190098132A (ko) 와이어 본딩 애플리케이션들을 위한 패키지 구조체들에서의 인터포저 설계

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant