TWI712347B - 混合式微電子基板及其製造方法 - Google Patents

混合式微電子基板及其製造方法 Download PDF

Info

Publication number
TWI712347B
TWI712347B TW105133413A TW105133413A TWI712347B TW I712347 B TWI712347 B TW I712347B TW 105133413 A TW105133413 A TW 105133413A TW 105133413 A TW105133413 A TW 105133413A TW I712347 B TWI712347 B TW I712347B
Authority
TW
Taiwan
Prior art keywords
substrate
density microelectronic
microelectronic
repair
lower density
Prior art date
Application number
TW105133413A
Other languages
English (en)
Other versions
TW201731354A (zh
Inventor
羅伯特 史塔克史東
理查 C. 史塔米
羅伯特 L. 聖克曼
史考特 M. 莫克勒
Original Assignee
美商英特爾公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商英特爾公司 filed Critical 美商英特爾公司
Publication of TW201731354A publication Critical patent/TW201731354A/zh
Application granted granted Critical
Publication of TWI712347B publication Critical patent/TWI712347B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/142—Arrangements of planar printed circuit boards in the same plane, e.g. auxiliary printed circuit insert mounted in a main printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0187—Dielectric layers with regions of different dielectrics in the same layer, e.g. in a printed capacitor for locally changing the dielectric properties
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0017—Etching of the substrate by chemical or physical means
    • H05K3/0026—Etching of the substrate by chemical or physical means by laser ablation
    • H05K3/0032—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material
    • H05K3/0035—Etching of the substrate by chemical or physical means by laser ablation of organic insulating material of blind holes, i.e. having a metal layer at the bottom

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一混合式微電子基板可藉由在一較低密度微電子基板內加入一高密度微電子修補基板而形成。該混合式微電子基板可容許具有高密度互連之一微電子裝置直接倒裝晶片附接在該混合式微電子基板之該高密度微電子修補基板部分上，同時容許在不需要高密度互連之區域中具有較低密度互連及電通路。

Description

混合式微電子基板及其製造方法
技術領域
本說明之實施例係大致有關於微電子基板之領域，且更詳而言之，有關於製造一混合式微電子基板，且該混合式微電子基板包含在一較低密度微電子基板內之一埋入高密度微電子修補基板。
背景
微電子工業一直努力生產供各種電子產品使用之更快且更小的微電子裝置，而該等電子產品包括但不限於可攜式產品，例如可攜式電腦、電子平板電腦、行動電話、穿戴式電子裝置、物聯網之應用等。隨著該等微電子裝置之尺寸減少，越來越難以將這些微電子裝置附接在微電子基板上以便在各種組件間形成電性互連。
所屬技術領域中具有通常知識者可了解的是，該附接問題之一解決方法可為完全以高密度電氣布線製造微電子基板。但是，該高密度電氣布線需要昂貴之微影製程，其花費可比用於製造較低密度基板，例如印刷電路板之標準微影製程多10倍至50倍。另一解決方法是製造 定位在該微電子裝置與該微電子基板之間的一插入物，例如一矽插入物。藉由提供在該微電子裝置之區域中為高密度且透過該插入物分散或扇出而在該微電子基板呈一較低密度的電氣布線，該等插入物可用來連接該微電子裝置與該微電子基板。但是，該等插入物會降低電氣效能且會增加製得之微電子結構的高度或厚度。因此，需要發展可經濟地提供高密度及低密度互連的微電子基板。
依據本發明之一實施例，係特地提出一種混合式微電子基板，其包含：一較低密度微電子基板，其具有一第一表面及一相對第二表面，且具有由至少一側及一底表面所界定之一凹部，其中該凹部由該較低密度微電子基板第一表面延伸進入該較低密度微電子基板；一高密度微電子修補基板，其具有一第一表面、一相對第二表面及至少一側，其中該高密度修補基板位在該較低密度微電子基板凹部內且利用設置在該高密度微電子修補基板第二表面與該較低密度微電子修補基板之凹部底表面間的一黏著材料附接在其中；及至少一導電盲通孔，其由該較低密度微電子基板之該第二表面延伸至該高密度微電子修補基板之該第二表面，其中在該較低密度微電子基板內之多數導電通路中之至少一導電通路與在該高密度微電子修補基板內之多數導電通路中之至少一導電通路利用該至少一導電盲通孔電性接觸。
6:放大區域
110:高密度微電子修補基板
1121-1123,1621-1623:介電材料層
1141-1143,1641-1643:導電線路
1161-1163,1661-1663:導電通孔
118:互連結構
122,168:第一表面
124,172:第二表面
126,144:側
132,134:接合墊
140:凹部
142:底表面
148:黏著材料
152:頂接觸墊
154:底接觸墊
160:較低密度微電子基板
170:混合式微電子基板
184:導電盲通孔
186:通孔
188:導電材料
192,194:微電子裝置
196:焊料球
200:運算裝置
202:板
204:處理器
206A,206B:通信晶片
208:依電性記憶體
210:非依電性記憶體
212:快閃記憶體
214:圖形處理器或CPU
216:晶片組
在此說明書之總結部分中特別指出及分別地請求本揭示之標的物。本揭示之前述及其他特徵可配合 附圖由以下說明及附加申請專利範圍更完整地了解。應了解的是該等附圖只顯示依據本揭示之數個實施例且，因此，不應被視為限制其範圍。本揭示將透過使用附圖以額外之特異性及細節來說明，使得本揭示之優點可以更容易了解，其中：圖1至7顯示依據本說明一實施例之形成一混合式微電子基板之一方法的側橫截面圖。
圖8顯示依據本說明之一實施例的一運算裝置。
實施例之說明
在以下詳細說明中，請參照藉由圖示顯示可實施請求標的物之特定實施例的附圖。這些實施例係以使所屬技術領域中具有通常知識者可實施該標的物之足夠細節說明。應了解的是各種實施例雖然不同，但不一定互不相容。例如，在不偏離請求標的物之精神與範圍之情形下，在此關於一實施例所述之一特定特徵、結構或特性可在其他實施例內實施。在這說明書內所稱之「一個實施例」或「一實施例」表示關於該實施例所述之一特定特徵、結構或特性被包括在本說明內所包含的至少一實施例中。因此，使用該用語「一個實施例」或「在一實施例中」不一定表示相同實施例。此外，應了解的是在不偏離請求標的物之精神與範圍之情形下可修改在各揭露實施例內之個別元件的位置或配置。因此，以下詳細說明不應被視為一限制，且該標的物之範圍只由附加申請專利範圍定義，並連同附加申請專利範圍所界定之全範圍的等效物適當地被解讀。在圖 式中，類似符號在數個圖中表示相同或類似元件或功能性，且其中顯示之元件不一定互相成比例，而是個別元件可放大或縮小以便更容易了解在本說明之上下文中的元件。
在此使用之該等用語「在...上方」、「至」、「在...之間」及「在...上」可表示一層或組件相對於其他層或組件之一相對位置。「在另一層/組件上」或「結合至另一層/組件」之一層/組件可直接接觸該另一層/組件或可具有一或多數中間層/組件。「在多數層/組件之間」的一層/組件可直接接觸該該等層/組件或可具有一或多數中間層/組件。
本說明之實施例包括在一較低密度微電子基板內加入一高密度微電子修補基板以形成一混合式微電子基板。該混合式微電子基板可容許具有高密度互連之一微電子裝置直接倒裝晶片附接在該混合式微電子基板之該高密度微電子修補基板部分上，同時容許在不需要高密度互連之區域中具有較低密度互連及電氣布線。在一實施例中，藉由插入被插入在該較低密度微電子基板中由其一第一表面延伸之一凹部的該高密度修補基板，及利用由該較低密度微電子基板之一第二表面延伸的至少一導電盲通孔來電性連接該高密度修補基板與該較低密度微電子基板，可形成該混合式微電子基板。
為本說明所界定之用語「較低密度微電子基板中」之「較低密度」係相對於用語「高密度微電子修補基板」中之「高密度」，其中如下所述地，相較於該高密度微電子修補基板之導電通路(即導電線路及導電通 孔)，該較低密度微電子基板之導電通路(即導電線路及導電通孔)比較大且具有比較大之間距/間隔，且反之亦然。此外，應了解的是該用語「修補基板」表示只為一微電子裝置布設電力及信號通路且在該等導電通路以外不包含主動或被動電路(即電晶體、二極體、電阻、電容等)。
圖1至6顯示依據本說明實施例之製造混合式微電子基板的一方法。如圖1所示，可形成一高密度微電子修補基板110，其包含多數介電材料層1121至1123及分別形成在介電材料層1121至1123中或上之多數導電通路，例如導電線路1141至1143，而該等導電線路1141至1143與導電通孔1161至1163連接。該高密度微電子修補基板110可更包括在該高密度微電子修補基板110之一第一表面122中或上的多數接合墊132及在該高密度微電子修補基板110之一第二表面124中或上的多數接合墊134，其中至少一導電通路延伸在該高密度微電子修補基板110之一第一表面122中或上的至少一接合墊132與該高密度微電子修補基板110之一第二表面124中或上的至少一接合墊134之間。該高密度微電子修補基板110可更包括延伸在該高密度微電子修補基板110之該第一表面122與該第二表面124間的至少一側126。
該等導電線路1141至1143及該等導電通孔1161至1163可由任何適當導電材料製成，包括但不限於，例如銅、銀、鎳、金及鋁之金屬、其合金等。該等介電材料層1121至1123可為任何適當介電材料，包括但不限於，例如雙馬來醯胺三
Figure 105133413-A0305-02-0007-1
樹脂、防火等級4材料、聚醯亞胺材料、玻璃強化環氧基質材料、聚醯亞胺材料等，以及低k 與超低k介電體(介電常數小於大約3.6)，包括但不限於碳摻雜介電體、氟摻雜介電體、多孔質介電體、有機聚合介電體等。
如圖1進一步所示，多數互連結構118可形成在該高密度微電子修補基板110之第一表面122中或上的各接合墊132上。該等互連結構118可由任何適當材料製成，包括但不限於焊料材料。該等焊料材料可由任何適當材料製成，包括但不限於如63%錫/37%鉛焊料之鉛/錫合金、及如錫/鉍、共熔錫/銀、三元錫/銀/銅、共熔錫/銅之高錫含量合金(例如錫等於或大於90%)、以及類似合金。
應了解的是雖然圖1顯示特定數目之介電材料層及導電通路，但可製成任何適當數目。用以製造該等介電材料層1121至1123、該等導電線路1141至1143、該等導電通孔1161至1163、該等接合墊132/134、及該等互連結構118的各種方法在所屬技術領域中是習知的，且為簡潔及清楚起見，將不在此說明或顯示。
如圖2所示，可形成一較低密度微電子基板160，其具有多數介電材料層1621至1624及例如導電線路1641至1643之多數導電通路，且該等導電線路1641至1643與設置於其中之導電通孔1661至1663連接。該較低密度微電子基板160亦可包括形成在該較低密度微電子基板160之一第一表面168中或上的多數頂接觸墊152且多數底接觸墊154可形成在該較低密度微電子基板160之一第二表面172中或上，其中該等頂接觸墊152及該底接觸墊154可電性連接該等導電通路。
應了解的是雖然圖2顯示特定數目之介電 材料層及導電通路，但可製成任何適當數目。用以製造該等介電材料層1621至1624、該等導電線路1641至1643、該等導電通孔1661至1663、該等頂接觸墊152、及該等底接觸墊154的各種方法在所屬技術領域中是習知的，且為簡潔及清楚起見，將不在此說明或顯示。
該等導電線路1641至1643及該等導電通孔1661至1663可由任何適當導電材料製成，包括但不限於，例如銅、銀、鎳、金及鋁之金屬、其合金等。該等介電材料層1621至1624可為任何適當介電材料，包括但不限於，例如雙馬來醯胺三
Figure 105133413-A0305-02-0009-2
樹脂、防火等級4材料、聚醯亞胺材料、玻璃強化環氧基質材料、聚醯亞胺材料等，以及低k與超低k介電體(介電常數小於大約3.6)，包括但不限於碳摻雜介電體、氟摻雜介電體、多孔質介電體、有機聚合物介電體等。
如圖3所示，一凹部140可在該較低密度微電子基板160中由其第一表面168延伸而形成，其中該凹部140係由一底表面142及至少一側144界定。該凹部140可由任何所屬技術領域中習知之技術形成，包括但不限於，雷射剝蝕、控制深度布線、蝕刻等。如圖4所示，該高密度微電子修補基板110可插入圖3所示之該凹部140且利用一黏著材料148固定於其中，而該黏著材料148設置在該高密度微電子修補基板110之第二表面126與圖3所示之該凹部140之一底表面142之間。在一實施例中，該黏著材料148之一部份可設置在該等凹部側144與該等高密度微電子修補基板側126之間。
此外，該用語「較低密度微電子基板」係相 對於用語「高密度微電子修補基板」，其中相較於該高密度微電子修補基板110之導電通路(即導電線路1141至1143及導電通孔1161至1163)，該較低密度微電子基板160之導電通路(即導電線路1641至1643及導電通孔1661至1663)比較大且具有比較大之間距/間隔，且如所屬技術領域中具有通常知識者可了解地，反之亦然。
如圖5與6(圖5之一放大區域6)所示，該較低密度微電子基板160之至少一導電通路(即導電線路1641與1642)可透過如至少一導電盲通孔184之至少一電接點與在該高密度微電子修補基板110之一第二表面124中或上的至少一接合墊134電性接觸，且該等導電盲通孔184由該較低密度微電子基板160之第二表面172延伸至在該高密度微電子修補基板110之一第二表面124中或上的至少一接合墊134。在一實施例中，如所屬技術領域中習知地，藉由利用一雷射形成多數通孔186或藉由機械鑽孔穿過該等介電材料層1621至1624以暴露在該高密度微電子修補基板110之第二表面124中或上的至少一接合墊134，接著在其中鍍敷一導電材料188，可形成該等導電盲通孔184，其中該導電材料188接觸該較低密度微電子基板160之至少一導電通路(即導電線路1641與1642)，藉此形成一混合式微電子基板170。用以製造該等導電盲通孔184的各種特定方法在所屬技術領域中是習知的且，為簡潔及清楚起見，將不在此說明或顯示。
如圖7所示，至少一微電子裝置192可例如利用至少一互連結構118電性地附接在該高密度微電子修補基板110上。至少另一微電子裝置194可例如利用至 少一焊料球196附接在至少一頂接觸墊152上。該至少一微電子裝置192及該至少另一微電子裝置194可為任何適當裝置，包括但不限於一微處理器、一晶片組、一圖形裝置、一無線裝置、一記憶體裝置、一特殊應用積體電路等。
在一實施例中，該高密度微電子修補基板110之該等多數介電材料層1121至1123可為與該較低密度微電子基板160之介電材料層1621至1624不同的一介電材料。在另一實施例中，該高密度微電子修補基板110之第一表面122可在與該較低密度微電子基板160之第一表面168大致相同之平面中。
圖8顯示依據本說明之一實施例的一運算裝置200。該運算裝置200收容一板202。該板可包括多數微電子組件，包括但不限於一處理器204、至少一通信晶片206A、206B、依電性記憶體208(例如，DRAM)、非依電性記憶體210(例如，ROM)、快閃記憶體212、一圖形處理器或CPU214、一數位信號處理器(未圖示)、一密碼處理器(未圖示)、一晶片組216、一天線、一顯示器(觸控螢幕顯示器)、一觸控螢幕控制器、一電池、一音訊編碼器(未圖示)、一視訊編碼器(未圖示)、一功率放大器(AMP)、一全球定位系統(GPS)裝置、一羅盤、一加速計(未圖示)、一陀螺儀(未圖示)、一揚聲器(未圖示)、一攝影機、及一大容量儲存裝置(未圖示)(例如一硬碟、光碟(CD)、多樣化數位光碟(DVD)等)。任一微電子組件可與該板202實體地且電性地耦合。在某些實施例中，至少一微電子組件可為該處理器204之一部分。
該通信晶片可進行無線通信以便傳送資料 至該運算裝置且由該運算裝置傳送資料。該用語「無線」及其衍生用語可被用來說明可透過使用調變電磁輻射傳送資料通過一非實體媒介之電路、裝置、系統、方法、技術、通信通道等。該用語未暗示相關裝置未包含任何線，但在某些實施例中它們可未包含。該通信晶片可實施任一數目之無線標準或通訊協定，包括但不限於Wi-Fi(IEEE 802.11系列)、WiMAX(IEEE 802.16系列)、IEEE 802.20、長期演進(LTE)、Ev-DO、HSPA+、USDPA+、HSUPA+、EDGE、GSM、GPRS、CDMA、TDMA、DECT、藍芽、其衍生協定，及稱為3G、4G、5G之任何其他無線通訊協定等。該運算裝置可包括多數通信晶片。例如，一第一通信晶片可專用於如Wi-Fi及藍芽等之短程無線通信及專用於如GPS、EDGE、GPRS、CDMA、WiMAX、LTE、Ev-DO等長程無線通信。
該用語「處理器」可表示處理來自暫存器及/或記憶體之電子資料以便將該電子資料轉變成可儲存在暫存器及/或記憶體中之其他電子資料的任何裝置或一裝置之一部分。
在該運算裝置200內之任何微電子組件均可包括如本說明中所述之該混合式基板170。
在各種實施例中，該運算裝置可為一膝上型電腦、輕薄筆電、一筆電、一超輕薄筆電、一智慧型手機、一平板電腦、一個人數位助理(PDA)、一超輕薄行動PC、一行動電話、一桌上型電腦、一伺服器、一印表機、一掃描器、一監視器、機上盒、一娛樂控制單元、一數位相機、一可攜式音樂播放器、或一數位錄影機。在其他實施例 中，該運算裝置可為處理資料之任何其他電子裝置。
應了解的是本說明之標的物不一定限於圖1至8所示之特定應用。所屬技術領域中具有通常知識者可了解的是該標的物可應用於其他微電子結構及總成應用。
以下例子係有關於其他實施例，其中例1係一種混合式微電子基板，其包含：一較低密度微電子基板，其具有一第一表面及一相對第二表面，且具有由至少一側及一底表面界定之一凹部，其中該凹部由該較低密度微電子基板第一表面延伸進入該較低密度微電子基板；一高密度微電子修補基板，其具有一第一表面、一相對第二表面及至少一側，其中該高密度修補基板位在該較低密度微電子基板凹部內且利用設置在該高密度微電子修補基板第二表面與該較低密度微電子修補基板之凹部底表面間的一黏著材料附接在其中；及至少一導電盲通孔，其由該較低密度微電子基板之該第二表面延伸至該高密度微電子修補基板之該第二表面，其中在該較低密度微電子基板內之多數導電通路中之至少一導電通路與在該高密度微電子修補基板內之多數導電通路中之至少一導電通路利用該至少一導電盲通孔電性接觸。
在例2中，例1之標的物可任選地包括該第一表面高密度微電子修補基板，其與該較低密度微電子基板之該第一表面大致在同一平面上。
在例3中，例1或2之標的物可任選地包括該黏著材料，其進一步延伸在該高密度微電子修補基板之該至少一側與該較低密度微電子修補基板之該至少一凹部 側之間。
在例4中，例1或2之標的物可任選地包括該高密度微電子修補基板，其更包括在該高密度微電子修補基板之該第一表面中或上的多數接合墊及在該高密度微電子修補基板之該第二表面中或上的多數接合墊，且其中在該高密度微電子修補基板內之該等多數導電通路中之至少一導電通路延伸在該高密度微電子修補基板之該第一表面中或上的該等多數接合墊中之一接合墊與在該高密度微電子修補基板之該第二表面中或上的該等多數接合墊中之一接合墊之間。
在例5中，例1或2之標的物可任選地包括該高密度微電子修補基板，其更包括多數介電材料層，其中該較低密度微電子基板包括多數介電材料層，且其中該高密度微電子修補基板之該等多數介電材料層係與該較低密度微電子基板之該等介電材料層不同的一介電材料。
在例6中，例1或2之標的物可任選地包括該較低密度微電子基板，其包括形成在該較低密度微電子基板之該第一表面中或上之至少一頂接觸墊，其中該至少一頂接觸墊與在該較低密度微電子基板內之該等多數導電通路中之至少一導電通路電性接觸。
在例7中，例1或2之標的物可任選地包括該較低密度微電子基板，其包括形成在該較低密度微電子基板之該第二表面中或上之至少一底接觸墊，其中該至少一底接觸墊與在該較低密度微電子基板內之該等多數導電通路中之至少一導電通路電性接觸。
以下例子係有關於其他實施例，其中例8係 一種形成混合式微電子基板之方法，其包含以下步驟：形成一高密度微電子修補基板，該高密度微電子修補基板具有一第一表面、一相對第二表面及至少一側；形成一較低密度微電子基板，該較低密度微電子基板具有一第一表面及一相對第二表面；形成一凹部，該凹部由該較低密度微電子基板第一表面延伸進入該較低密度微電子基板，其中該凹部係由至少一側及一底表面界定；利用一黏著材料將該高密度微電子修補基板之該第二表面附接在該較低密度微電子基板之該凹部的該底表面上；及形成至少一導電盲通孔，該至少一導電盲通孔由該較低密度微電子基板之該第二表面延伸至該高密度微電子修補基板之該第二表面以便電性連接該低密度微電子基板之至少一導電通路及該高密度微電子修補基板。
在例9中，例8之標的物可任選地包括利用一黏著材料將該高密度微電子修補基板之該第二表面附接在該較低密度微電子基板之該凹部的該底表面上的步驟使該第一表面高密度微電子修補基板與該較低密度微電子基板之該第一表面大致在同一平面上。
在例10中，例8或9之標的物可任選地包括該黏著材料，其進一步延伸在該高密度微電子修補基板之該至少一側與該較低密度微電子修補基板之該至少一凹部側之間。
在例11中，例8或9之標的物可任選地包括形成該高密度微電子修補基板之步驟更包括以下步驟：在該高密度微電子修補基板之該第一表面中或上形成多數接合墊及在該高密度微電子修補基板之該第二表面中或 上形成多數接合墊；及在該高密度微電子修補基板內形成該等多數導電通路中之至少一導電通路，且該至少一導電通路延伸在該高密度微電子修補基板之該第一表面中或上的該等多數接合墊中之一接合墊與在該高密度微電子修補基板之該第二表面中或上的該等多數接合墊中之一接合墊之間。
在例12中，例8或9之標的物可任選地包括形成該高密度微電子修補基板之步驟更包括形成多數介電材料層，其中形成該較低密度微電子基板之步驟包括形成多數介電材料層，且其中該高密度微電子修補基板之該等多數介電材料層係與該較低密度微電子基板之該等介電材料層不同的一介電材料。
在例13中，例8或9之標的物可任選地包括形成該較低密度微電子基板之步驟包括形成至少一頂接觸墊，該至少一頂接觸墊係形成在該第一介電材料層中或上，其中該至少一頂接觸墊與在該較低密度微電子基板內之該等多數導電通路中之至少一導電通路電性接觸。
在例14中，例8或9之標的物可任選地包括形成該較低密度微電子基板之步驟包括形成至少一底接觸墊，該至少一底接觸墊形成在該較低密度微電子基板之該第二表面中或上，其中該至少一底接觸墊與在該較低密度微電子基板內之該等多數導電通路中之至少一導電通路電性接觸。
在例15中，例8或9之標的物可任選地包括形成至少一導電盲通孔之步驟包含以下步驟：形成一通孔，該通孔由該較低密度微電子基板之該第二表面延伸至 該高密度微電子修補基板之該第二表面；及在該通孔中鍍敷一導電材料。
以下例子係有關於其他實施例，其中例16係一種電子系統，其包含：一板；及一微電子組件，其附接在該板上，其中該微電子組件及該板中之至少一者包括一混合式微電子基板，該混合式微電子基板包含：一較低密度微電子基板，其具有一第一表面及一相對第二表面，且具有由至少一側及一底表面界定之一凹部，其中該凹部由該較低密度微電子基板第一表面延伸進入該較低密度微電子基板；一高密度微電子修補基板，其具有一第一表面、一相對第二表面及至少一側，其中該高密度修補基板位在該較低密度微電子基板凹部內且利用設置在該高密度微電子修補基板第二表面與該較低密度微電子修補基板之凹部底表面間的一黏著材料附接在其中；及至少一導電盲通孔，其由該較低密度微電子基板之該第二表面延伸至該高密度微電子修補基板之該第二表面，其中在該較低密度微電子基板內之多數導電通路中之至少一導電通路與在該高密度微電子修補基板內之多數導電通路中之至少一導電通路利用該至少一導電盲通孔電性接觸。
在例17中，例16之標的物可任選地包括該第一表面高密度微電子修補基板，其與該較低密度微電子基板之該第一表面大致在同一平面上。
在例18中，例16或17之標的物可任選地包括該黏著材料，其進一步延伸在該高密度微電子修補基板之該至少一側與該較低密度微電子修補基板之該至少一凹部側之間。
在例19中，例16或17之標的物可任選地包括該高密度微電子修補基板，其更包括在該高密度微電子修補基板之該第一表面中或上的多數接合墊及在該高密度微電子修補基板之該第二表面中或上的多數接合墊，且其中在該高密度微電子修補基板內之該等多數導電通路中之至少一導電通路延伸在該高密度微電子修補基板之該第一表面中或上的該等多數接合墊中之一接合墊與在該高密度微電子修補基板之該第二表面中或上的該等多數接合墊中之一接合墊之間。
在例20中，例16或17之標的物可任選地包括該高密度微電子修補基板，其更包括多數介電材料層，其中該較低密度微電子基板包括多數介電材料層，且其中該高密度微電子修補基板之該等多數介電材料層係與該較低密度微電子基板之該等介電材料層不同的一介電材料。
在例21中，例16或17之標的物可任選地包括該較低密度微電子基板，其包括形成在該較低密度微電子基板之該第一表面中或上之至少一頂接觸墊，其中該至少一頂接觸墊與在該較低密度微電子基板內之該等多數導電通路中之至少一導電通路電性接觸。
在例22中，例16或17之標的物可任選地包括該較低密度微電子基板，其包括形成在該較低密度微電子基板之該第二表面中或上之至少一底接觸墊，其中該至少一底接觸墊與在該較低密度微電子基板內之該等多數導電通路中之至少一導電通路電性接觸。
雖然已如此詳細說明了本說明之實施例，但 應了解的是由附加申請專利範圍所界定之本說明不限於在上述說明中提出之特定細節，且在不偏離其精神或範圍之情形下可有許多顯而易見之變化。
110‧‧‧高密度微電子修補基板
1121-1123‧‧‧介電材料層
1141-1143‧‧‧導電線路
1161-1163‧‧‧導電通孔
118‧‧‧互連結構
122‧‧‧第一表面
124‧‧‧第二表面
126‧‧‧側
132,134‧‧‧接合墊

Claims (21)

  1. 一種混合式微電子基板，其包含：一較低密度微電子基板，其包含複數個介電層，該較低密度微電子基板具有一第一表面及一相對第二表面，且具有由至少一側及一底表面所界定之一凹部，其中該凹部由該較低密度微電子基板之該第一表面延伸進入該較低密度微電子基板；一高密度微電子修補基板，其具有一第一表面、一相對第二表面及至少一側，其中該高密度微電子修補基板位在該較低密度微電子基板凹部內且利用設置在該高密度微電子修補基板第二表面與該較低密度微電子基板之該凹部之該底表面間的一黏著材料附接在其中；及至少一導電盲通孔，其包含一單一通孔及在該通孔中之一導電材料共型層，該單一通孔由該較低密度微電子基板之該第二表面延伸完全通過該較低密度微電子基板之該等複數個介電層之至少二個介電層至該低密度微電子基板之該凹部之該底表面，其中，至少一導電盲通孔電性接觸在較低密度微電子基板內之複數導電通路中之至少一導電通路，接觸在較低密度微電子基板之該等複數個介電層之至少兩個介電層，並且接觸在該較高密度微電子修補基板內之複數導電通路中之至少一導電通路。
  2. 如請求項1之混合式微電子基板，其中該高密度微電子修補基板之該第一表面與該較低密度微電子基板之該第一表面大致在同一平面上。
  3. 如請求項1之混合式微電子基板，其中該黏著材料進一步延伸在該高密度微電子修補基板之該至少一側與該較低密度微電子修補基板之該凹部之該至少一側之間。
  4. 如請求項1之混合式微電子基板，其中該高密度微電子修補基板更包括在該高密度微電子修補基板之該第一表面中或上的 複數接合墊及在該高密度微電子修補基板之該第二表面中或上的複數接合墊，且其中在該高密度微電子修補基板內之該等複數導電通路中之至少一導電通路延伸在該高密度微電子修補基板之該第一表面中或上的該等複數接合墊中之一接合墊與在該高密度微電子修補基板之該第二表面中或上的該等複數接合墊中之一接合墊之間。
  5. 如請求項1之混合式微電子基板，其中該高密度微電子修補基板更包括複數介電材料層，且其中該高密度微電子修補基板之該等複數介電材料層係與該較低密度微電子基板之該等介電材料層不同的一介電材料。
  6. 如請求項1之混合式微電子基板，其中該較低密度微電子基板包括被形成在該較低密度微電子基板之該第一表面中或上之至少一頂接觸墊，其中該至少一頂接觸墊與在該較低密度微電子基板內之該等複數導電通路中之至少一導電通路電性接觸。
  7. 如請求項1之混合式微電子基板，其中該較低密度微電子基板包括被形成在該較低密度微電子基板之該第二表面中或上之至少一底接觸墊，其中該至少一底接觸墊與在該較低密度微電子基板內之該等複數導電通路中之至少一導電通路電性接觸。
  8. 一種形成一混合式微電子基板之方法，其包含：形成一高密度微電子修補基板，其包含複數個介電層，該較高密度微電子修補基板具有一第一表面、一相對第二表面及至少一側；形成一較低密度微電子基板，其具有一第一表面及一相對第二表面；形成由該較低密度微電子基板第一表面延伸進入該較低密度微電子基板之一凹部，其中該凹部係由至少一側及一底表面所界定；利用一黏著材料將該高密度微電子修補基板之該第二表面附接至該較低密度微電子基板之該凹部的該底表面；及形成至少一導電盲通孔，其包含形成一單一通孔，該單一通孔由該較低密度微電子基板之該第二表面延伸完全通過該較低密度微 電子基板之該等複數個介電層之至少二個介電層至該低密度微電子基板之該凹部之該底表面，及在該通孔中鍍敷一導電材料共型層以便將該較低密度微電子基板之至少一導電通路電性連接至該高密度微電子修補基板，其中該導電材料共型層接觸該較低密度微電子基板之該等複數個介電層之至少兩個介電層。
  9. 如請求項8之方法，其中利用該黏著材料將該高密度微電子修補基板之該第二表面附接至該較低密度微電子基板之該凹部的該底表面導致該高密度微電子修補基板之第一表面與該較低密度微電子基板之該第一表面大致在同一平面上。
  10. 如請求項8之方法，其中該黏著材料進一步延伸在該高密度微電子修補基板之該至少一側與該較低密度微電子基板之該凹部之該至少一側之間。
  11. 如請求項8之方法，其中形成該高密度微電子修補基板更包括：在該高密度微電子修補基板之該第一表面中或上形成複數接合墊及在該高密度微電子修補基板之該第二表面中或上形成複數接合墊；及在該高密度微電子修補基板內形成至少一導電通路，該至少一導電通路延伸在該高密度微電子修補基板之該第一表面中或上的該等複數接合墊中之一接合墊與在該高密度微電子修補基板之該第二表面中或上的該等複數接合墊中之一接合墊之間。
  12. 如請求項8之方法，其中形成該高密度微電子修補基板更包括形成複數介電材料層，且其中形成該高密度微電子修補基板之該等複數介電材料層包括由和該較低密度微電子基板之該等介電材料層不同的一介電材料形成該高密度微電子修補基板之該等複數個介電材料層。
  13. 如請求項8之方法，其中形成該較低密度微電子基板包括形成至少一頂接觸墊，該至少一頂接觸墊被形成在一第一介電材料層中或上，其中該至少一頂接觸墊與在該較低密度微電子基板內之該至少一導電通路作電性接觸。
  14. 如請求項8之方法，其中形成該較低密度微電子基板包括形成至少一底接觸墊，該至少一底接觸墊被形成在該較低密度微電子基板之該第二表面中或上，其中該至少一底接觸墊與在該較低密度微電子基板內之該至少一導電通路作電性接觸。
  15. 一種電子系統，其包含：一板；及一微電子組件，其附接至該板，其中該微電子組件及該板中之至少一者包括一混合式微電子基板，其中該混合式微電子基板包含：一較低密度微電子基板，其包含複數個介電層，該較低密度微電子基板具有一第一表面及一相對第二表面，且具有由至少一側及一底表面所界定之一凹部，其中該凹部由該較低密度微電子基板第一表面延伸進入該較低密度微電子基板；一高密度微電子修補基板，其具有一第一表面、一相對第二表面及至少一側，其中該高密度修補基板位在該較低密度微電子基板凹部內且利用設置在該高密度微電子修補基板第二表面與該較低密度微電子修補基板之該凹部之該底表面間的一黏著材料附接在其中；及至少一導電盲通孔，其包含一單一通孔及在該通孔中之一導電材料共型層，該單一通孔由該較低密度微電子基板之該第二表面延伸完全通過該較低密度微電子基板之該等複數個介電層之至少二個介電層至該低密度微電子基板之該凹部之該底表面，其中，至少一導電盲通孔電性接觸在較低密度微電子基板內之複數導電通路中之至少一導電通路，接觸在較低密度微電子基板之複數個介電層之至少兩個介電層，並且接觸在該較高密度微電子修補基板內之複數導電通路中之至少一導電通路。
  16. 如請求項15之電子系統，其中該高密度微電子修補基板之該第一表面與該較低密度微電子基板之該第一表面大致在同一平面上。
  17. 如請求項15之電子系統，其中該黏著材料進一步延伸在該高密度微電子修補基板之該至少一側與該較低密度微電子基板之該凹部之該至少側之間。
  18. 如請求項15之電子系統，其中該高密度微電子修補基板更包括在該高密度微電子修補基板之該第一表面中或上的複數接合墊及在該高密度微電子修補基板之該第二表面中或上的複數接合墊；且，其中在該高密度微電子修補基板內之該等複數導電通路中之至少一導電通路延伸在該高密度微電子修補基板之該第一表面中或上的該等複數接合墊中之一接合墊與在該高密度微電子修補基板之該第二表面中或上的該等複數接合墊中之一接合墊之間。
  19. 如請求項15之電子系統，其中該高密度微電子修補基板更包括複數介電材料層，且其中該高密度微電子修補基板之該等複數介電材料層係與該較低密度微電子基板之該等介電材料層不同的一介電材料。
  20. 如請求項15之電子系統，其中該較低密度微電子基板包括被形成在該較低密度微電子基板之該第二表面中或上之至少一底接觸墊，其中該至少一底接觸墊與在該較低密度微電子基板內之該等複數導電通路中之至少一導電通路作電性接觸。
  21. 如請求項15之電子系統，其中該較低密度微電子基板包括被形成在該較低密度微電子基板之該第一表面中或上之至少一頂接觸墊，其中該至少一頂接觸墊與在該較低密度微電子基板內之該等複數導電通路中之至少一導電通路作電性接觸。
TW105133413A 2015-12-03 2016-10-17 混合式微電子基板及其製造方法 TWI712347B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
PCT/US2015/063761 WO2017095419A1 (en) 2015-12-03 2015-12-03 A hybrid microelectronic substrate and methods for fabricating the same
WOPCT/US15/63761 2015-12-03

Publications (2)

Publication Number Publication Date
TW201731354A TW201731354A (zh) 2017-09-01
TWI712347B true TWI712347B (zh) 2020-12-01

Family

ID=58797600

Family Applications (1)

Application Number Title Priority Date Filing Date
TW105133413A TWI712347B (zh) 2015-12-03 2016-10-17 混合式微電子基板及其製造方法

Country Status (3)

Country Link
US (1) US10716214B2 (zh)
TW (1) TWI712347B (zh)
WO (1) WO2017095419A1 (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200727747A (en) * 2006-01-09 2007-07-16 Phoenix Prec Technology Corp Circuit board device with fine conducting structure
US20140175672A1 (en) * 2012-12-21 2014-06-26 Samsung Electro-Mechanics Co., Ltd. Hybrid substrate with high density and low density substrate areas, and method of manufacturing the same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW532050B (en) 2000-11-09 2003-05-11 Matsushita Electric Ind Co Ltd Circuit board and method for manufacturing the same
FI119215B (fi) * 2002-01-31 2008-08-29 Imbera Electronics Oy Menetelmä komponentin upottamiseksi alustaan ja elektroniikkamoduuli
JP4269806B2 (ja) 2003-06-30 2009-05-27 カシオ計算機株式会社 半導体装置およびその製造方法
TWI237883B (en) 2004-05-11 2005-08-11 Via Tech Inc Chip embedded package structure and process thereof
KR100648971B1 (ko) * 2005-10-05 2006-11-27 삼성전기주식회사 임베디드 인쇄회로기판의 제조방법
KR100769527B1 (ko) * 2006-09-19 2007-10-23 삼성전기주식회사 임베디드 인쇄회로기판 및 그 제조방법
US7935893B2 (en) * 2008-02-14 2011-05-03 Ibiden Co., Ltd. Method of manufacturing printed wiring board with built-in electronic component
WO2009141927A1 (ja) * 2008-05-23 2009-11-26 イビデン株式会社 プリント配線板及びその製造方法
US7842541B1 (en) * 2008-09-24 2010-11-30 Amkor Technology, Inc. Ultra thin package and fabrication method
KR101023372B1 (ko) * 2008-11-11 2011-03-18 삼성전기주식회사 다중 층구성 인쇄회로기판의 제조방법 및 이에 의한 인쇄회로기판
US8891246B2 (en) 2010-03-17 2014-11-18 Intel Corporation System-in-package using embedded-die coreless substrates, and processes of forming same
TWI460834B (zh) 2010-08-26 2014-11-11 Unimicron Technology Corp 嵌埋穿孔晶片之封裝結構及其製法
US20140291001A1 (en) * 2010-11-22 2014-10-02 Bridge Semiconductor Corporation Method of making hybrid wiring board with built-in stiffener and interposer and hybrid wiring board manufactured thereby
US9257368B2 (en) 2012-05-14 2016-02-09 Intel Corporation Microelectric package utilizing multiple bumpless build-up structures and through-silicon vias
US9721878B2 (en) 2012-09-28 2017-08-01 Intel Corporation High density second level interconnection for bumpless build up layer (BBUL) packaging technology
US9136236B2 (en) 2012-09-28 2015-09-15 Intel Corporation Localized high density substrate routing
US8866287B2 (en) 2012-09-29 2014-10-21 Intel Corporation Embedded structures for package-on-package architecture
US9190380B2 (en) 2012-12-06 2015-11-17 Intel Corporation High density substrate routing in BBUL package
US10763215B2 (en) * 2015-12-09 2020-09-01 Intel Corporation Hybrid microelectronic substrate and methods for fabricating the same
CN108780785A (zh) * 2016-03-30 2018-11-09 英特尔公司 混合微电子基底
KR20180086804A (ko) 2017-01-23 2018-08-01 앰코 테크놀로지 인코포레이티드 반도체 디바이스 및 그 제조 방법
TWI645519B (zh) * 2017-06-02 2018-12-21 旭德科技股份有限公司 元件內埋式封裝載板及其製作方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200727747A (en) * 2006-01-09 2007-07-16 Phoenix Prec Technology Corp Circuit board device with fine conducting structure
US20140175672A1 (en) * 2012-12-21 2014-06-26 Samsung Electro-Mechanics Co., Ltd. Hybrid substrate with high density and low density substrate areas, and method of manufacturing the same

Also Published As

Publication number Publication date
US10716214B2 (en) 2020-07-14
US20180343744A1 (en) 2018-11-29
TW201731354A (zh) 2017-09-01
WO2017095419A1 (en) 2017-06-08

Similar Documents

Publication Publication Date Title
US10950537B2 (en) Land side and die side cavities to reduce package z-height
US11923257B2 (en) Hybrid microelectronic substrates
TWI625830B (zh) 具有一被動微電子裝置設置於一封裝體中的微電子封裝技術
TWI585917B (zh) 用以擷取在嵌入式晶粒上之傳導性特徵的具有高密度互連體設計之封裝體基體
US10211069B2 (en) Embedded package in PCB build up
TWI693688B (zh) 微電子封裝體結構及其形成方法
KR20190122133A (ko) 이방성 열 전도 섹션 및 등방성 열 전도 섹션을 갖는 방열 디바이스
US11444033B2 (en) Hybrid microelectronic substrate and methods for fabricating the same
US20160043056A1 (en) Die assembly on thin dielectric sheet
TW202203392A (zh) 積體電路封裝之模具材料層內的高導熱性、高模數結構
TWI744317B (zh) 具有內部窗口打線接合之微電子裝置堆疊
TWI712347B (zh) 混合式微電子基板及其製造方法
CN112310031A (zh) 具有用于直接管芯到管芯互连的腔的双侧衬底
US20200066670A1 (en) Active package substrate having anisotropic conductive layer
US10658198B2 (en) Solder resist layer structures for terminating de-featured components and methods of making the same
TWI712124B (zh) 用於在微電子結構中的互連墊之表面修整層