JP2014123733A - 誘電性又は異方性導電性フィルム（ａｃｆ）ビルドアップレイヤーを有するパッケージ - Google Patents

Abstract

【課題】 正確なコンポーネント対コンポーネントアライメントを有する集積回路（ＩＣ）パッケージの技術及び構成に提供する。
【解決手段】 本願開示の実施態様は、界面層により集積回路基板に接続された１個もしくはそれ以上のダイを有する集積回路（ＩＣ）パッケージの技術及び構成に向けられている。一実施態様において、界面層は、１個もしくはそれ以上のコンポーネント、例えばダイ及び集積回路基板、の間で面外方向に電気信号を伝えるように構成された異方性部分を包含してよい。さらに別の実施態様において、界面層は、２個のコンポーネントの間のインターコネクトとして働く異方性部分、誘電性もしくは絶縁性部分、及び誘電性もしくは絶縁性部分により包囲され、同一もしくは別のコンポーネントとの間のインターコネクトとして働く１個もしくはそれ以上のインターコネクトを包含してよい。その他の実施態様記載及び／又はクレームされてもよい。
【選択図】 図１

Description

本願開示の実施態様は一般に集積回路分野に関するもので、かつ特に正確なコンポーネント対コンポーネントアライメントを有する集積回路（ＩＣ）パッケージの技術及び構成に関するものである。

ウエハ・レベル・ボール・グリッド・アレイ（ＷＬＢ）技術はシリコンウエハ上に集積回路パッケージを形成するのに使われてきた。ＷＬＢパッケージにおいてインターコネクトはファンイン構成にある。対照的に組み込み型ウエハ・レベル・ボール・グリッド・アレイ（ｅＷＬＢ）技術は、一列にした（ｓｉｎｇｕｌａｔｅｄ）チップおよび注型コンパウンドから製造された人造ウエハ上にパッケージを形成するのに使われる。典型的には、ピックアップアンドプレース（ＰｎＰ）ツールでダイを下向きに支持台の上に載せ、オーバーモールドし、硬化させる。そして支持体を取り除き、インターコネクトをダイの露出面上にファンアウト構成で形成する。

ファンアウト構成は、従来のＷＬＢパッケージにおけるよりもインターコネクト・ルーティングのためにより多くの空間を与える。しかしながら現在のｅＷＬＢ技術にはいくつか欠点がある。第一に、コンポーネントを置くのに使われるピックアンドプレース（ＰｎＰ）ツールは高価であり、限られた単位時間当たりの処理能力を有し、またすべてのコンポーネントが同じ装着精度を必要とするわけではない。加えて、コンポーネントは型取りおよび硬化過程の間にずれることがある。不十分なダイ（コンポーネント）対ダイ（コンポーネント）アライメント精度のせいで、高密度／高帯域幅ルーティングは実行不可能である。第二に、ＰｎＰツールを使っての支持体上のダイアタッチフィルム（ＤＡＦ）の上へダイ又は他のコンポーネントの配置は、前記ダイ又はコンポーネントの下に閉じ込められた空隙を残すことがある。最後に、インターコネクトはレーザ加工したビア（ｖｉａｓ）もしくは光画成ビア（ｐｈｏｔｏ ｄｅｆｉｎｅｄ ｖｉａｓ）のいずれかによって作られるが、これらはコストもしくは性能において最適ではありえない。

集積回路基板、ダイ、及び前記ダイと前記集積回路基板との間に置かれた界面層、を有する集積回路パッケージであって、界面層は、ダイと集積回路基板との間で、界面層により形成された面に対して面外方向に電気信号を伝えるよう構成した異方性導電部分を有する、前記集積回路パッケージ。

添付の図面と組み合わせての以下の詳細説明により実施形態は容易に理解されよう。この説明を容易にするため、類似参照番号は類似の構造要素を表す。実施形態は例示目的で説明されるのであって、添付の図面の形状に限定する目的ではない。
いくつかの実施形態による集積回路（ＩＣ）パッケージアセンブリ例の断面図を概略的に表す。 いくつかの実施形態によるＩＣパッケージアセンブリの別の例の断面図を概略的に表す。 いくつかの実施形態による回路基板に結合したＩＣパッケージアセンブリの一例の断面図を概略的に表す。 いくつかの実施形態によるＩＣパッケージアセンブリの製造方法に関するフロー図である。

図５から図１３は様々な製造操作中又は操作後のＩＣパッケージアセンブリを概略的に表す。
いくつかの実施形態によるＩＣパッケージアセンブリの一例の製造で使用する支持体上に配置されたダイの断面図を概略的に表す。 いくつかの実施形態によるＩＣパッケージアセンブリの製造における使用のための支持体と界面層の一例の断面図を概略的に表す。 いくつかの実施形態による一個もしくはそれ以上のダイを覆う界面層を配置した後のＩＣパッケージアセンブリの一例のコンポーネントの断面図を概略的に表す。 いくつかの実施形態による一個もしくはそれ以上のダイを覆う界面層を配置した後、支持体の間で圧縮されたダイと界面層の断面図を概略的に表す。 いくつかの実施形態によるＩＣパッケージアセンブリのコンポーネントから支持体１個を除去した後のＩＣパッケージアセンブリの一例を概略的に表す。 いくつかの実施形態による電子部品の追加後ＩＣパッケージアセンブリの一例を概略的に表す。 いくつかの実施形態による型取り材料を追加した後のＩＣパッケージアセンブリの一例を概略的に表す。 いくつかの実施態様による一個の支持体を除去した後のＩＣパッケージアセンブリの一例を概略的に表す。 いくつかの実施態様による界面層を平滑化した後のＩＣパッケージアセンブリの一例を概略的に表す。 いくつかの実施態様によるコンピューティングデバイスを概略的に表す。

詳細説明
本願開示の実施態様は、正確なコンポーネント対コンポーネントアライメントを有する集積回路（ＩＣ）パッケージの技術及び構成を表す。以下の記載において、当業者が自分体の仕事の骨子を他の当業者に伝達するために通常使用する用語を用いて、説明に役立つ実施の様々な面が述べられよう。しかしながら、記載された態様のごく一部に関して本願発明を実施してよいことは当業者には明らかであろう。実施例の完全な理解をもたらすため、説明のために、特定番号、材料及び構成が述べられる。ただし、その特定の詳細なしに本発明を実施してよいことは当業者に明らかとなろう。別の例において、実施例をわかり難くしないように、周知の態様は省略ないし単純化する。

以下の詳細説明において、明細書の一部を構成する添付の図面を参照する。図面中、全体にわたり類似の番号は類似の部分を意味し、例示目的で実施態様が示されているなら、本願開示の対象を実施してよい。了解すべきは、その他の実施形態を利用してもよいこと、また本願開示の範囲から逸脱することなしに構造的もしくは論理的変更を加えてよいことである。従って、以下の詳細説明は限定の意味と取るべきではなく、また実施形態の範囲は、添付の請求項およびそれに相当するものによって定義される。

本願開示の意図において、文言「Ａ及び／又はＢ」は（Ａ）、（Ｂ）又は（Ａ及びＢ）を意味する。本願開示の意図において、文言「Ａ、 Ｂ及び／又はＣ」は（Ａ）、（Ｂ）、（Ｃ），（Ａ及びＢ）、（Ａ及びＣ）、（Ｂ及びＣ）、又は（Ａ、Ｂ及びＣ）を意味する。

記載は、視点に基づく記載、例えば「上部／底部（ｔｏｐ／ｂｏｔｔｏｍ）」、「内／外（ｉｎ／ｏｕｔ）」、「上／下（ｏｖｅｒ／ｕｎｄｅｒ）」などを用いてよい。このような記載は単に検討を容易にするために使用するのであり、ここに記載した実施態様のいかなる特定方面への応用を制限することを意図するのではない。

記載は「一つの実施態様で（ｉｎ ａｎ ｅｍｂｏｄｉｍｅｎｔ）」もしくは「複数の実施態様で（ｉｎ ｅｍｂｏｄｉｍｅｎｔｓ）」という語句を使用してよく、一個以上の同一もしくは異なる実施態様をそれぞれ示してよいとする。さらに本願開示の実施態様に関して使用されているような、語句「有する（ｃｏｍｐｒｉｓｉｎｇ）」、「包含する（ｉｎｃｌｕｄｉｎｇ）」、「有する（ｈａｖｉｎｇ）」および同様の語句は同義である。

語句「結合した（ｃｏｕｐｌｅｄ ｗｉｔｈ）」とその派生語をここで使用してよい。「結合した（Ｃｏｕｐｌｅｄ）」は以下に記載のものの一つもしくはそれ以上を意味してよい。「結合した」は２個もしくはそれ以上の要素が直接物理的もしくは電気的に接触していることを意味してよい。ただし、「結合した」は２個もしくはそれ以上の要素が間接的に互いに接触しているが、依然として協同しあるいは相互に作用していることを意味してもよい。また、１個もしくはそれ以上の他の要素が、相互に結合しているとされる要素間を結合ないし接続していることを意味してよい。語句「直接結合した（ｄｉｒｅｃｔｌｙ ｃｏｕｐｌｅｄ）」は、２個以上の要素が直接接触していることを意味してよい。

多様な実施形態において、界面層（ｉｎｔｅｒｆａｃｅ ｌａｙｅｒ）は、ダイと集積回路基板との間に形成、堆積もしくは配置された連続もしくは非連続の層を意味してよい。前記界面層、すなわちその界面層の何らかの部分、は１個もしくはそれ以上のダイおよび集積回路基板と直接接触（例えば直接物理的及び／又は電気的接触）もしくは間接的に接触（例えば１個もしくはそれ以上の他の層によって分離される）してもよい。

本願開示の実施態様は、集積回路（ＩＣ）パッケージのための技術及び構成を説明する。実施態様によっては、ＩＣパッケージは界面層により集積回路基板と接続した１個もしくはそれ以上のダイを有してよい。実施態様によっては、界面層は、１個もしくはそれ以上のコンポーネントの間（例えばダイと集積回路基板との間）で、界面層により形成／定義される平面に対して面外方向に電気信号を伝えるよう構成した異方性部分を有してよい。例えば、界面層は、１個もしくはそれ以上のダイ及び集積回路基板との間でインターコネクトとして働く完全／連続的異方性界面層であってよい。あるいは、界面層は誘電性もしくは絶縁層であってよい。またあるいは、界面層は異方性部分、誘電性しくは絶縁性部分、及び誘電性もしくは絶縁部分に包囲された１個もしくはそれ以上のインターコネクト構造を有してよい。異方性部分はダイ／コンポーネントと集積回路基板との間でインターコネクトとして働いてよく、誘電性もしくは絶縁部分は同一もしくは異なるダイと集積回路基板との間でインターコネクトとして働いてよい。界面層についてここに記載した原則は、これらの実施例に限定されず、別の実施態様におけるほかのタイプの基板（例えば回路板）に応用してよい。

図１は、いくつかの実施態様による集積回路（ＩＣ）パッケージアセンブリ１００の例を概略的に説明する。ＩＣパッケージアセンブリ１００は、界面層１１２を介して集積回路基板１２２と結合した１個もしくはそれ以上のダイ（以降、「ダイ１０２」とする）を有していてもよい。実施態様によっては、１個もしくはそれ以上のダイ相互接続構造（以降、「インターコネクト構造１０６」とする）は、ダイ１０２を集積回路基板１２２に接続してもよい。様々な実施態様において、ダイ１０２及び集積回路基板１２２はそれぞれ「ＩＣ基板」として言及されてよい。

ダイ１０２は半導体材料からなる基板を有してよく、その半導体材料の上に電子部品、例えばトランジスタ及び関連の電気回路が形成される。ダイ１０２の活性側は、その上に１個もしくはそれ以上のトランジスタ素子を形成させてよい。実施態様によっては、ダイ１０２は別個のチップに相当してもよく、そしてプロセッサ、メモリ又はＡＳＩＣを包含もしくはその一部分であってもよい。

集積回路基板１２２は、ポリマー例えばエポキシからなる積層基板を包含してよく、積層基板の上に配線もしくは他の電気回路構成要素を形成してよい。実施態様によっては、集積回路基板１２２は、コア及び／または１個もしくはそれ以上のビルドアップ（ＢＵ）層例えば味の素ビルドアップフィルム（ＡＢＦ）基板を有する、エポキシ系積層基板である。集積回路基板１２２は、例えばガラス、セラミックもしくは半導体材料から形成される基板を含む他の実施態様における基板の他の適当なタイプを包含してよい。実施態様によっては、集積回路基板１２２はインタポーザであってよい。ダイ１０２及び集積回路基板１２２は、これら例示材料に限定されず、他の実施態様での他の適当な周知材料を包含してよい。

界面層１１２は異方性層、誘電性もしくは電気絶縁層、または１個もしくはそれ以上の異方性部分及び１個もしくはそれ以上の誘電性部分を有する層でよい。実施態様によっては、界面層１１２は５〜３０μｍの範囲（例えば５〜２５μｍ、６〜２０μｍ、７〜１５μｍ）の厚さを有してよい。ダイ１０２の第１の表面もしくは側（例えば活性側）は界面層１１２の一方の側に取り付けられてよく、そして集積回路基板は集積回路基板１２２の対向する第２の側に取り付けられてよい。

実施態様によっては、ダイ１０２は１個もしくはそれ以上のインターコネクト構造１０６例えばバンプ、ピラーもしくはその他の適当な構造を介して集積回路基板１２２に接続されてよい。実施態様によっては、インターコネクト構造１０６は、ダイ１０２が着点もしくは起点の電気信号を送るように構成されてよい。電気信号は例えば入力／出力（Ｉ／Ｏ）信号及び／又はダイ１０２の操作に関係するパワーもしくは接地信号を包含してよい。実施態様によっては、インターコネクト構造１０６はダイ１０２の活性側上のボンドパッドに接続されたはんだ付け可能材料（例えばソルダーバンプ）を包含可能である。実施態様によっては、インターコネクト構造１０６はバンプアレイとして構成されてよい。

集積回路基板１２２は、ダイ１０２が着点もしくは起点の電気信号を送るように構成されたインターコネクト要素１１８を包含してよい。インターコネクト要素１１８は、例えば集積回路基板１２２の１個もしくはそれ以上の表面上に配置された配線（図示せず）及び／又は内部構造、例えばトレンチ、ビア又は集積回路基板１２２に電気信号を送るためのその他のインターコネクト構造を包含してよい。例えば実施態様によっては、インターコネクト要素１１８は、ダイとのインターコネクト構造１０６を受容し、且つダイ１０２と集積回路基板１２２との間に電気信号を伝えるよう構成した構造自体であるか、そのような構造を包含してもよい。インターコネクト構造１０６もしくはその部分（例えばはんだ付け可能材料）は、ダイ１０２と集積回路基板１２２との間で導電結合を形成するように集積回路基板１２２上の対応するインターコネクト要素１１８（例えばダイボンドパッド）と接続可能である。

集積回路基板１２２は、１個もしくはそれ以上のパッケージインターコネクト構造（以下「インターコネクト構造１２４」とする）を使用する別の外部コンポーネント（例えば回路板、例えば図３の回路板１３０及び／又は図１４のマザーボード１４０２）と電気的に結合するように構成されていてよい。インターコネクト構造１２４は、例えばインターコネクト要素１１８と結合したはんだ付け可能材料（例えばはんだボール）を包含してよい。インターコネクト構造１２４は、集積回路基板１２２を着点もしくは起点とする電気信号（例えばＩ／Ｏ及び／又はパワー）を送るように構成されてよい。インターコネクト構造１２４は、いくつかの実施態様によってはボール・グリッド・アレイ（ＢＧＡ）構成中に配置してよい。

インターコネクト構造１０６、１２４及びインターコネクト要素１１８は、金属例えば金、銅、アルミニウム、銀、スズ、パラジウムもしくはニッケルを包含する広範囲の導電性材料のいずれかから構成されてよい。インターコネクト構造１０６、１２４及び／又はインターコネクト要素１１８は、他の実施態様で描写されている以外の他の適当な構造もしくは構成、例えばポスト（ｐｏｓｔｓ）又は他の周知の構造もしくは構成を包含する。

実施態様によっては、例えば図３でみられるように、中間層１１２は、ダイ１０２と集積回路基板１２２との間のギャップ、及びインターコネクト構造１０６どうしの間のギャップを実質的に満たしてよい。あるいは、中間層１１２は、ダイ１０２と集積回路基板１２２との間のギャップ、及び／又はインターコネクト構造１０６どうしの間のギャップを部分的に満たしてよく、前記ギャップの残部はアンダーフィル材料、誘電性／異方性フィルムの層もしくは別の材料で満たしてよい。実施態様によっては、ギャップの残部を満たすのに使われるアンダーフィル材料は、ポリマー例えばアクリル酸系もしくはエポキシ系材料、例えば樹脂材料からなるものでよい。

実施態様によっては、例えば図１に示すように、中間層１１２は誘電性フィルムを包含してよい。実施態様によっては、例えば図１に示すように、中間層１１２は異方性フィルムを包含してよい。実施態様によっては、中間層１１２は誘電性部分及び異方性部分を包含してよく、前記異方性部分はコンポーネントどうしの間のインターコネクトとして働き、またインターコネクト構造１０６は他のコンポーネントどうしの間でインターコネクトとして働く。前記異方性フィルムもしくは異方性部分は、ダイと集積回路基板との間で、界面層によって形成された平面に対し面外方向に電気信号を伝えるよう構成されてよい。

図３は、いくつかの実施態様による回路板と結合したＩＣパッケージアセンブリの一例の断面図を概略的に表す。実施態様によっては、回路板１３０は、電気絶縁性材料例えばエポキシラミネートからなるプリント基板（ＰＣＢ）でよい。例えば回路板１３０は、例えばのポリテトラフルオロエチレンのような材料、フェノールコットン紙材料例えば難燃剤タイプ４（Ｆｌａｍｅ Ｒｅｔａｒｄａｎｔ ４、ＦＲ−４）、ＦＲ−１、コットン紙およびエポキシ材料、例えばＣＥＭ−１もしくはＣＥＭ−３、またはエポキシ樹脂プレプレグ材料を使用して一緒に積層されたガラス繊維織物材料からなる電気絶縁性層を包含してよい。回路板１３０にダイ１０２の電気信号を伝えるように、（図示されない）構造例えば配線、トレンチ、ビアが電気絶縁性層に形成されてよい。回路板１３０は、他の実施態様における他の適当な材料からなってもよい。

回路板１３０のごく一部分が図３に描かれていてもよい。回路板１３０は、回路板に結合した他の電気デバイスを包含してよく、当該電気デバイスは回路板１３０じゅうにダイ１０２を着点もしくは起点とする電気信号を伝えるように構成されている。実施態様によっては、回路板１３０はマザーボードであってよい（例えば図１４のマザーボード１４０２）。

図４は、いくつかの実施態様によるＩＣパッケージアセンブリ（例えば図１もしくは図２のＩＣパッケージアセンブリ１００）を製造する方法のフロー図である。方法４００は図１〜図３および図５〜図１４とつなげて記載された実施態様と一致してよい。

４０２において、方法４００は１個もしくはそれ以上のダイの第１の面上にインターコネクト構造（例えばインターコネクト構造１０６）を形成することを包含してよい。例えば図２に示すように、他の実施態様では４０２を欠いてもよい。例えば、界面層１１２として異方性フィルムを包含する実施態様では４０２を省いてよい。

４０４において、方法４００は第１の支持体（例えば支持体１０４）上の１個もしくはそれ以上のダイ（例えばダイ１０２）を位置決めすることを包含してよい。図５に示すように、ダイ１０２は第１の支持体上に「表を上にして」位置決めされてよいので、もしあればインターコネクト構造１０６を有するダイの活性第１表面もしくは側面が露出され、ダイの対抗する第２の表面もしくは側面は支持体１０４と接触する。実施態様によっては、支持体１０４は結合／接着材料の層を有してよく、層の上にダイ１０４が所望の位置に配置され保持される。実際態様によっては、ダイ１０２を支持体１０４上に位置決めするのにチャッキングシステム（例えば真空式もしくは静電式）を使用してよい。例えば支持体１０４は多孔材料からなるものでよく、支持体１０４上の所望の位置にダイ１０２を保持するために真空を適用してよい。第１の支持体１０４上のダイ１０２を位置決めする前に、ダイ１０２の対抗する第２の表面を磨いてよい。

４０６において、方法４００はダイ１０２の第１の表面上に界面層を配置することをさらに包含してよい。例えば図６に示すように、界面層１１２は第２の支持体１２０と結合してよい。実施態様によっては、界面層１１２はダイアタッチフィルム（ＤＡＦ）そのものであるか、もしくはＤＡＦを包含してよい。実施態様によっては、界面層１１２は誘電性フィルム、異方性フィルム、誘電性部分と異方性部分を有するフィルム、及び／又は接着剤（例えば熱可塑性、エポキシ、樹脂）を包含してよい。界面層１１２は連続層（例えば図２を参照）もしくは不連続層（例えば図１参照）であってもよい。実施態様によっては、界面層１１２は、連続フィルム層として第２の支持体１２０に張り付けられ、次いで不連続層になるように加工されてもよい（例えばレーザ、エッチング及び／又は界面層を平坦化することにより）。

実施態様によっては、中間層１１４を第２の支持体１２０と界面層１１２の間に配置してよい。特定の条件に反応して第２の支持体１２０から界面層１１２を解放するように、中間層１１４を構成してよい。実施態様によっては、中間層１１４は、特定の条件にさらされると（例えば光、熱、化学作用、ｐＨの変化、溶剤）溶解、分解、劣化及び／又は液体もしくは半液体になる材料であっても、もしくはそのような材料を包含してもよい。実施態様によっては、中間層１１４は１個もしくはそれ以上のポリマー（例えば超分子ポリマー、デンドリマー、高分岐ポリマー、コポリマー）を包含してよい。実施態様によっては、中間層１１４は、あらかじめ決めた温度で軟化する、低粘度液体になる、昇華するもしくは気化するデンドリマーもしくは高分岐ポリマーを包含してよい。実施形態によっては、中間層１１４は極性もしくは非極性溶媒に溶解可能であってよい。他の実施態様は中間層１１４を欠いていてよい。これらの実施態様において、真空圧、静電力もしくはその他の知られた方法によって界面層１１２を第２の支持体１２０に結合してよい。

界面層１１２及び／又は中間層１１４を、既知の方法（例えば熱、圧縮）で第２の支持体１２０の表面へ張り付けてよい。実施態様によっては、非連続の層を形成するように、界面層１１２及び／又は中間層１１４を選択的／非連続的に堆積させてよい。実施態様によっては、吹付、スピンコート、積層もしくは他の既知の方法により中間層１１４を第２の支持体１２０に張り付けてよく、そして引き続き別個のプロセスにおいて界面層１１２を中間層１１４に張り付けてよい。他の実施態様では、単一のプロセスで界面層１１２及び中間層１１４を第２の支持体１２０に張り付けてよい。例えば界面層１１２及び中間層１１４を第２の支持体１２０に張り付ける前に、界面層１１２の上に中間層１１４を形成してよい。

実施態様によっては、中間層１１４内もしくは中間層１１４と隣接構造（例えば界面層１１２、第２の支持体１２０、ハンドリング層）との間に、温度の上昇に応じて膨張する物質を設けてもよい。例えば、第２の支持体１２０の表面周辺に中間層１１４を堆積させてよく、第２の支持体１２０の表面と界面層１１２との間にエアポケットを残しながら、界面層１１２を中間層１１４と結合させてもよい。中間層１１４の熱処理はエアポケットの膨張の原因となり得、その結果界面層１１２からの第２の支持体１２０が分離する。

４０８において、方法４００は、第１の支持体と第２の支持体との間で１個もしくはそれ以上のダイ及び界面層を圧縮することをさらに包含してよい。例えば図７及び図８に示すように、ダイ１０２および界面層１１２を第１の支持体１０４と第２の支持体１２０との間に配置してよい。ダイ１０２と界面層１１２を一緒に圧縮するために、一方もしくは両方の支持体１０４／１２０に力を加えてよい。実施態様によっては、第１の支持体１０４の底にたいして上向きの方向に、及び／又は第２の支持体１２０の上面に対して下向きの方向に力を加えてよい。実施例によっては、圧力調整チャンバ内（例えばオートクレーブもしくは他のタイプのバッチオーブン）で圧縮を行ってもよく、圧縮はチャンバ内での昇圧もしくは減圧を包含してよい（例えば０．０１ａｔｍ以下の低真空圧から約１０ａｔｍの高圧までの範囲内）。

４１０において、方法４００は界面層の硬化を包含してよい。界面層硬化は、第１と第２の支持体１０４／１２０との間のダイ１０２及び界面層１１２の圧縮中もしくは圧縮後の熱処理を包含してもよい。例えばコンポーネントを所定の温度もしくは温度範囲で（例えば８０〜２００℃、１００〜１８０℃、１５０〜１７０℃、１７０〜２３０℃）チャンバ内で加熱してよい（圧縮中もしくは圧縮後に）。加熱継続時間は実際態様によって様々であってよい（例えば素材の選択に依存し１００秒から数時間まで）。支持体１０４／１２０からの及び／又はチャンバ内の圧力は、圧縮／加熱の間第１の支持体１０４上の所望の位置からダイ１０２がずれるのを減ずるもしくは防止することがある。コンポーネントへの熱処理は、ダイ１０２と界面層１１２との間の空隙を減ずるもしくは除去することがある。実施態様によっては、ダイ１０２どうしの間、及び／又はダイ１０２と他のコンポーネント（例えば集積回路基板１２２）との間の空間を満たすように、界面層１１２は十分な容積を有してよい。あるいは１個もしくはそれ以上の他の材料（例えばアンダーフィル材料、型取り材料、ＤＡＦフィルム等）を残りの空間を満たすのに使用してよい。

４１２において、方法４００は１個もしくはそれ以上のダイ（例えば図９を参照）から第１の支持体を解放することをさらに包含してよい。実施態様によっては、１個もしくはそれ以上のダイからの第１の支持体１０４の解放は、第２の支持体１２０及びそれに結合したコンポーネント（例えば界面層１１２、ダイ１０２）を第１の基板１０４から離して持ち上げることを包含してよい。実施態様によっては、界面層１１２の圧縮／硬化の最中／後に正圧を付与するまでは、負圧／真空圧によって第１の支持体１０４をダイ１０２に結合してよい。負圧／真空圧の解放により、第１の支持体１０４をダイ１０２から取り除いてよい。他の実施態様において、第１の支持体１０４の表面とダイ１０２の対向する第２の側との間に配置された結合層もしくは接着剤を、ダイ１０２から第１の支持体１０４を除去するように加熱、光、レーザ、溶剤もしくは機械的な力によって除去してよい。

４１４において、方法４００は、電子部品を界面層に結合することを包含してよい。例えば図１０に示すように、第２の支持体１２０の上にダイ１０２を位置決めするよう、第２の支持体１２０を回転もしくは上下を逆にしてよい。１個もしくはそれ以上の電子部品（例えばクロック、水晶、キャパシタ）を界面層１１２の上に置いてよい。例えば、高い装着精度を要求しないコンポーネントをピックアンドプレース（ＰｎＰ）ツール（例えばチップシュータ）によりもしくは他の知られた方法／装置により界面層１１２の上に置いてよい。

４１６において、方法４００はさらに、１個もしくはそれ以上のダイの対向する第２の表面に型取り材料を塗布することを包含してよい。型取り材料（例えば型取り材料１２６）はＩＣパッケージアセンブリ１００の電気的諸特性を絶縁するために、例えばエポキシ材料もしくは他の適当な材料を包含してよい。記載した実施態様において、型取り材料１２６は、ダイ１０２の露出した表面の封入材として働く。図１１に示すように、型取り材料１２６は、ダイ１０２の対向する第２の側を部分的もしくは完全に封入してよい。

４１８において、方法４００はさらに、界面層から第２の支持体を除去することを包含してよい。上述のように、中間層１１４は、特定の条件に反応して第２の支持体１２０から界面層１１２を解放するように構成されていてよい。従って、界面層１１２からの第２の支持体１２０除去は、光、熱、化学作用、ｐＨの変化、溶剤及び／又は機械的な力で、第２の支持体１２０に付属する中間層及び／又は１個もしくはそれ以上のコンポーネントを処理することを包含してよい。界面層１１２から第２の支持体１２０を解放するように、中間層１１４は処置に反応して溶解、分解、劣化／変質、軟化、低粘度液体化、昇華又は気化してよい。中間層１１４を欠く実施態様によっては、第２の支持体の除去は、負圧を解除すること、機械的な力を付加すること、または静電力を中和することを包含してよい。図１２は、いくつかの実施態様による第２の支持体１２０の除去の直後のＩＣパッケージアセンブリの一例を模式的に説明する。

４２０において、方法４００はダイ上のインターコネクト要素を露出するように、界面層を平坦化することを包含してよい。例えば図１３に示すように、型取り材料１２６の上に界面層１１２を配置するように、ユニットとしてコンポーネントを裏返すもしくは上下を逆にしてよい。ダイ１０２上のインターコネクト要素１０６を露出させるのに必要な程度まで中間層１１２を平坦化してよい。実施態様によっては、インターコネクト要素１０６の一部及び／又はインターコネクト要素１０６上のコーティングもしくは他の表面処理を除去するのに必要な深さまで、界面層を平坦化してよい。

４２０を欠く実施態様もある。例えば、実施態様によっては界面層１１２は、界面層の平面に対して面外方向に信号を伝える異方性層であり、インターコネクト要素１０６は省略される。他の実施態様では、硬化の結果（例えば加熱により界面層１１２を融解及び流出させることにより）インターコネクト要素１０６を露出させてよい。

４２２において、方法４００は集積回路基板を界面層と結合することを包含してよい。上述のように、集積回路基板１２２は１個もしくはそれ以上のインターコネクト要素１１８（例えばボンドパッド）を包含してよい。実施例によっては、ダイ１０２はインターコネクト構造１０６を欠いてよく、集積回路基板１２２の界面層１１２への結合は、集積回路基板１２２に界面層１１２を押し当てること、及びこれらコンポーネントに熱及び／又は圧力を付加することを包含してよい。例えば、界面層１１２に対して集積回路基板を圧縮するために、型取り材料１２６及び／又は集積回路基板に圧力を加えてよい。別の例としては、集積回路基板１２２を界面層１１２と結合させるように、コンポーネントを熱処理してよい（例えばオートクレーブもしくは他のタイプのオーブンで）。あるいは加熱および加圧の両方を同時にもしくは非同時に行ってよい。

他の実施態様においては、インターコネクト構造１０６を界面層１１２の表面に沿って露出させてよく、集積回路基板１２２を界面層１１２と結合させることは、インターコネクト構造１０６をインターコネクト要素１１８と整列させることおよびインターコネクト構造１０６を軟化もしくは溶解させるためにＩＣパッケージを加熱することを包含してよい。これにより、インターコネクト構造１０６がインターコネクト要素１１８に結合されてよい。実施態様によっては、ＩＣパッケージの加熱中及び／又は直後に集積回路基板１２２に対してインターコネクト構造１０６及び界面層１１２を圧縮するように加圧してよい。

実施態様によっては、方法４００はさらに、界面層１１２中に１個もしくはそれ以上のビアを形成することを包含してよい。例えば実施態様によっては、界面層１１２は電子部品もしくはダイ１０２の一部分に配置された誘電性部分を包含してよい。コンポーネントもしくはダイの一部分を集積回路基板１２２に接続させるために、ビアを既知の方法（例えばレーザ）によってその誘電性部分に形成してよい。あるいは実施態様によっては、ビアを省略してよい。例えば、各ダイ／電子部品を集積回路基板に接続させる、異方性である及び／又は異方性部分を有する界面層１１２についての実施態様において、ビアを省略してよい。

実施態様によっては、方法４００はさらに、回路板をＩＣパッケージアセンブリに結合することを包含する。例えば図３に示すように、回路板（例えば回路板１３０）を集積回路基板１２２に結合してよい。実施態様によっては、回路板１３０のＩＣパッケージアセンブリ（例えばＩＣパッケージアセンブリ１００）への結合は、インターコネクト構造１２４（例えばはんだボール）を集積回路基板１２２のインターコネクト要素１１８、及び回路板１３０の対応するインターコネクト要素１３２（例えばボンドパッド）に結合すること包含してよく、ダイ１０２の電気信号を回路板１３０にさらに伝えるように構成された対応するはんだ接続を形成する。

特許請求の対象を理解するに十分に役立つように、様々な操作が複数の別個の操作として順番に記載される。しかしながら、これらの操作が必ずしも順序に依存することを意味していると、記載の順番を解釈するべきではない。本願開示の実施態様は、好きなように構成するべき、いずれか適当なハードウェア及び／又はソフトウェアを使用するシステムに実施してよい。図１４は、発明の一実施形態によるコンピューティングデバイス１４００を図式的に説明する。コンピューティングデバイス１４００は、マザーボード１４０２のようなボードを収容してよい。マザーボード１４０２は、プロセッサ１４０４及び少なくとも１個のコミュニケーションチップ１４０６を限定せずに含む、多数のコンポーネントを包含してよい。プロセッサ１４０４は物理的且つ電気的にマザーボード１４０２に結合されてよい。実施形態によっては、少なくとも１個のコミュニケーションチップ１４０６をも物理的且つ電気的にマザーボード１４０２に結合してよい。さらなる実施形態によっては、コミュニケーションチップ１４０６はプロセッサ１４０４の一部であってよい。

その応用形態によっては、コンピューティングデバイス１４００は、マザーボード１４０２に物理的且つ電気的に結合してもしなくてもよい他のコンポーネントを包含してよい。これら他のコンポーネントは、揮発メモリ（例えばＤＲＡＭ）、不揮発メモリ（例えばＲＯＭ）、フラッシュメモリ、グラフィックスプロセッサ、デジタルシグナルプロセッサ、暗号プロセッサ、チップセット、アンテナ、ディスプレイ、タッチスクリーンディスプレイ、タッチスクリーンコントローラ、バッテリ、オーディオコーデック、ビデオコーデック、パワーアンプ、グローバル・ポジショニング・システム（ＧＰＳ）装置、コンパス、加速度計、ジャイロスコープ、スピーカ、カメラ、大容量記憶装置（例えばハードディスクドライブ、コンパクトディスク（ＣＤ）、デジタル多目的ディスク（ＤＶＤ）、その他）を限定せずに包含してよい。

コミュニケーションチップ１４０６は、コンピューティングデバイス１４００を着点および起点とするデータ転送のための無線通信を可能にしてよい。「無線」という用語は、変調電磁放射を使用することにより非個体媒体までデータを伝える回路、デバイス、システム、方法、テクニック、通信回線等を記述するのに使用されてよい。用語は、関係するデバイスがワイヤを何ら有しないということを意味するのではないが、実施態様によっては、デバイスはワイヤを有しない。コミュニケーションチップ１４０６は、Ｗｉ−Ｆｉ（ＩＥＥＥ８０２．１１ファミリー）、ＩＥＥＥ８０２．１６標準規格（例えばＩＥＥＥ８０２．１６−２００５修正版）、ロングタームエボリューション（ＬＴＥ）プロジェクトを何らかの修正、アップデート及び／又はリビジョン（例えばアドバンストＬＴＥプロジェクト、ウルトラモバイルブロードバンド（ＵＭＢ）プロジェクト（「３ＧＰＰ２」とも称する）等）と一緒に包含する、Ｉｎｓｔｉｔｕｔｅ ｆｏｒ Ｅｌｅｃｔｒｉｃａｌ ａｎｄ Ｅｌｅｃｔｒｏｎｉｃ Ｅｎｇｉｎｅｅｒｓ（ＩＥＥＥ）標準規格を限定しないで包含する多数ある無線標準規格もしくはプロトコルのいずれかを実施してよい。ＩＥＥＥ８０２．１６互換性ＢＷＡネットワークを一般にＷｉＭＡＸネットワーク（Ｗｏｒｌｄｗｉｄｅ Ｉｎｔｅｒｏｐｅｒａｂｉｌｉｔｙ ｆｏｒ Ｍｉｃｒｏｗａｖｅ Ａｃｃｅｓｓを意味する頭字語である）と称し、これはＩＥＥ８０２．１６標準規格の適合及び相互運用性試験にパスしている製品のための証明マークである。コミュニケーションチップ１４０６は、ＧＳＭ（Ｇｌｏｂａｌ Ｓｙｓｔｅｍ ｆｏｒ Ｍｏｂｉｌｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎ）、汎用パケット無線システム（ＧＰＲＳ）、ＵＭＴＳ（Ｕｎｉｖｅｒｓａｌ Ｍｏｂｉｌｅ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ Ｓｙｓｔｅｍ）、ＨＳＰＡ（Ｈｉｇｈ Ｓｐｅｅｄ Ｐａｃｋｅｔ Ａｃｃｅｓｓ）、ＨＳＰＡ＋（Ｅｖｏｌｖｅｄ ＨＳＰＡ）もしくはＬＴＥネットワークのとおりに作動してよい。コミュニケーションチップ１４０６は、ＥＤＧＥ（Ｅｎｈａｎｃｅｄ Ｄａｔａ ｆｏｒ ＧＳＭ Ｅｖｏｌｕｔｉｏｎ）、ＧＳＭ ＥＤＧＥ無線アクセスネットワーク（ＧＥＲＡＮ）、ＵＭＴＳ地上波無線アクセスネットワーク（ＵＴＲＡＮ）もしくはＥ−ＵＴＲＡＮ（Ｅｖｏｌｖｅｄ ＵＴＲＡＮ）のとおりに作動してよい。コミュニケーションチップ１４０６は符号分割多重接続（ＣＤＭＡ）、時分割多元接続（ＴＤＭＡ）、ＤＥＣＴ（Ｄｉｇｉｔａｌ Ｅｎｈａｎｃｅｄ Ｃｏｒｄｌｅｓｓ Ｔｅｌｅｃｏｍｍｕｎｉｃａｔｉｏｎｓ）、ＥＶ−ＤＯ（Ｅｖｏｌｕｔｉｏｎ−Ｄａｔａ Ｏｐｔｉｍｉｚｅｄ）、それらの派生技術、並びに３Ｇ、４Ｇ、５Ｇおよびそれ以降と称するその他のいずれかの無線プロトコルのとおりに作動してよい。コミュニケーションチップ１４０６は、他の実施態様における他の無線プロトコルのとおりに作動してよい。

コンピューティングデバイス１４００は複数のコミュニケーションチップ１４０６を包含してよい。例えば、第１のコミュニケーションチップ１４０６はＷｉ−Ｆｉおよびブルートゥースのような短距離無線通信に使用されてよく、第２のコミュニケーションチップ１４０６はＧＰＳ、ＥＤＧＥ、ＧＰＲＳ、ＣＤＭＡ、ＷｉＭＡＸ、ＬＴＥ、Ｅｖ−ＤＯその他などの長距離無線通信に使用されてよい。

コンピューティングデバイス１４００のプロセッサ１４０４は、ここに記載されているようにＩＣパッケージアセンブリ（例えば図１もしくは図２のＩＣパッケージアセンブリ１００）中のダイ（例えば図１もしくは図２の第１のダイ１０２もしくは第２のダイ１０２）を包含してよい。用語「プロセッサ」は、レジスタ及び／又はメモリからの電子データを処理して、レジスタ及び／又はメモリからのその電子データをレジスタ及び／又はメモリに貯蔵されてもよい他の電子データに変換する、いずれかのデバイスもしくはデバイスの一部を指す。

コミュニケーションチップ１４０６はまた、ここに記載されているようにＩＣパッケージアセンブリ（例えば図１もしくは図２のＩＣパッケージアセンブリ１００）中のダイ（例えば図１もしくは図２の第１のダイ１０２もしくは第２のダイ１０２）を包含してよい。さらなる実施において、コンピューティングデバイス１４００内に収容された別のコンポーネント（例えばメモリ素子もしくは他の集積回路素子）は、ここに記載のようにＩＣパッケージアセンブリ（例えば図１もしくは図２のＩＣパッケージアセンブリ１００）中にダイ（例えば図１もしくは図２の第１のダイ１０２もしくは第２のダイ１０２）を含んでよい。

コンピューティングデバイス１４００は、いろいろなアクションを行うために、ここに記載された記憶媒体に記憶された命令を実行するように構成されてよい。様々な実施において、コンピューティングデバイス１４００は、ラップトップ、ネットブック、ノートブック、ウルトラブック、スマートフォン、タブレット、携帯情報端末（ＰＤＡ）、ウルトラモバイルＰＣ，携帯電話、デスクトップコンピュータ、サーバ、プリンタ、スキャナ、モニタ、セットトップボックス、娯楽制御ユニット、デジタルカメラ、ポータブル音楽プレイヤーもしくはデジタルビデオレコーダーであってよい。さらなる実施において、コンピューティングデバイス１４００は、データを処理するいずれか他の電子デバイスでよい。

本願開示の実施態様は、向上した性能、低いコスト及び／又は減じたサイズ（例えばより小さいフォームファクタのため）を有するＩＣパッケージを提供してよい。ここに記載の実施態様による技術及び構成を、ＣＰＵ／プロセッサ、チップセット、グラフィックデバイス、ワイヤレスデバイス、及び／又は１個もしくはそれ以上の他のデバイスと組み合わせたＣＰＵを含むマルチチップ／３Ｄパッケージに応用してよい。従来の技術及び構成と比較して、ここに開示の実施態様はチップ／ダイ間のより高いビア密度、チップ／ダイ間のより高いルーティング密度、及び／又は向上したコンポーネント（チップ／ダイ）対コンポーネント（チップ／ダイ）アライメント（例えば１５μｍの標準偏差から５μｍ未満まで、もしくは１５μｍの標準偏差から約２μｍまで）を提供してよい。

本発明の詳細な実施についての上の記述は、要約書に記載されていることも含めて、包括的であることを意図したものでもなければ、発明を開示された正確な姿に限定することを意図するものでもない。本発明の特定の実施及び例示が説明目的でここに記述されている一方で、当業者ならばわかるように、本発明の範囲内で様々な同等の改変が可能である。

上記の詳細な説明にかんがみ、これらの改変が本発明に対してなされてよい。以下に記載の請求項に使われる用語は、明細書及び請求項で開示された特定の実施に本発明を限定するように解釈すべきではない。もちろん、本発明の範囲は全体として以下に記載の請求項によって決定されるべきであり、請求項はクレーム解釈の確立された見解に従って解釈されるべきである。

１００ 集積回路（ＩＣ）パッケージアセンブリ
１１２ 界面層
１２２ 集積回路基板
１０２ ダイ
１０６、１２４ インターコネクト構造
１１８ インターコネクト要素１１８
１１２ 中間層

Claims (20)

1. 集積回路基板、
   ダイ、及び
   前記ダイと前記集積回路基板との間に置かれた界面層、
   を有する集積回路パッケージであって、
   界面層は、ダイと集積回路基板との間で、界面層により形成された面に対して面外方向に電気信号を伝えるよう構成した異方性導電部分を有する、
   前記集積回路パッケージ。
2. 集積回路基板とダイとの間に置かれたインターコネクト構造をさらに有する請求項１に記載の集積回路パッケージであって、界面層はインターコネクト構造の一部を包囲し、インターコネクト構造はダイと集積回路基板との間に電気信号を送るように構成されている、前記集積回路パッケージ。
3. 界面層が異方性導電フィルムを有する、請求項１に記載の集積回路パッケージ。
4. 前記ダイは第１のダイであり、装置はさらに第２のダイを有し、界面層は対抗する第１と第２の表面を有し、第１のダイと第２のダイのうち少なくとも一方は第１の表面に接続され、集積回路基板は第２の表面に接続されている、請求項１に記載の集積回路パッケージ。
5. 第１のダイを集積回路基板に接続する第１のインターコネクト構造、及び第２のダイを集積回路基板に接続する第２のインターコネクト構造をさらに有し、界面層は第１のインターコネクト構造と第２のインターコネクト構造との間に置かれている、請求項４に記載の集積回路パッケージ。
6. 界面層の異方性導電部分に結合された電子部品をさらに有する請求項１に記載の装置であって、異方性導電部分は電子部品から集積回路基板へ電気信号を伝えるよう構成されている、前記装置。
7. １個もしくはそれ以上のダイを第１の支持体上で位置決めすることすること、ただし前記１個もしくはそれ以上のダイは第１の表面と第１の表面に対抗する第２の表面を有する；
   １個もしくはそれ以上のダイの第１の表面に界面層を置くこと、ただし界面層は第２の支持体に結合されている；
   第１の支持体と第２の支持体との間で１個もしくはそれ以上のダイ及び界面層を一緒に圧縮すること；
   １個もしくはそれ以上のダイから第１の支持体を解放すること；及び
   型取り材料を１個もしくはそれ以上のダイの第２の表面に塗布すること、
   を有する集積回路パッケージを製造する方法。
8. 第１の支持体と第２の支持体との間の１個もしくはそれ以上のダイを圧縮している間、界面層を硬化させることをさらに含む、請求項７に記載の方法。
9. 型取り材料を１個もしくはそれ以上のダイの第２の表面に塗布する過程は、第２の支持体を裏返すこと、及び第２の支持体が裏返される間、１個もしくはそれ以上のダイの第２の表面に型取り材料を塗布することを有する、請求項７に記載の方法。
10. 第２の支持体が裏返される間に界面層に電子部品を結合することをさらに含む請求項９に記載の方法であって、型取り材料の塗布はさらに電子部品への型取り材料を塗布することをさらに含む、前記方法。
11. 電子部品の界面層への結合は、電子部品を界面層の誘電性部分の上へ置くことを有し、当該方法はさらに誘電性部分を通って電子部品へ至るビアを作ることをさらに含む、請求項１０に記載の方法。
12. 界面層を置く前に、１個もしくはそれ以上のダイの少なくとも１個の第１の表面に第１のインターコネクト構造を形成すること；
    界面層から第２の支持体を解放すること；及び
    第１のインターコネクト構造を露出させるように界面層を平坦化すること、
    を含む請求項７に記載の方法。
13. 界面層は、界面層によって形成された平面に対して面外方向に電気信号を伝えるように構成された異方性部分を有する、請求項７に記載の方法。
14. １個もしくはそれ以上のダイは少なくとも２個のダイを有し、界面層は前記少なくとも２個のダイの表面と結合した異方性導電フィルムを有する、請求項７に記載の方法。
15. 当該方法は、異方性導電フィルムに集積回路基板を直接結合することをさらに含み、異方性導電フィルムは、集積回路基板と少なくとも２個のダイのうち１個もしくはそれ以上との間に電気信号を送るように構成されている、請求項１４に記載の方法。
16. マザーボード；
    マザーボードに搭載されたコミュニケーションチップ；及び
    マザーボードに搭載されたプロセッサ
    を有するコンピューティングデバイスであって、
    プロセッサもしくはコミュニケーションチップは、
    集積回路基板；
    ダイ；及び
    ダイと集積回路基板との間に置かれた界面層
    を有し、界面層は、ダイと集積回路基板との間に、界面層によって形成された平面に対して面外方向に電気信号を送るように構成された異方性導電部分を有する、
    コンピューティングデバイス。
17. 集積回路基板とダイとの間に配置されたインターコネクト構造をさらに有する請求項１６に記載のコンピューティングデバイスであって、界面層はインターコネクト構造の一部を包囲し、インターコネクト構造はダイと集積回路基板との間に電気信号を伝えるように構成されている、コンピューティングデバイス。
18. 界面層が異方性導電性フィルムを有する、請求項１６に記載のコンピューティングデバイス。
19. ダイは第１のダイであり、プロセッサもしくはコミュニケーションチップは第２のダイをさらに有し、界面層は対向する第１及び第２の表面を有し、第１のダイ及び第２のダイの少なくとも１個は第１の表面に接続され、集積回路基板は第２の表面に接続されている、請求項１６に記載のコンピューティングデバイス。
20. 界面層の異方性導電性部分に結合した電子部品をさらに有する、請求項１６に記載のコンピューティングデバイスであって、異方性導電性部分は電子部品から集積回路基板に電気信号を伝えるように構成されている、コンピューティングデバイス。

Images