JPH03270030A - 電子装置 - Google Patents

電子装置

Info

Publication number
JPH03270030A
JPH03270030A JP2071459A JP7145990A JPH03270030A JP H03270030 A JPH03270030 A JP H03270030A JP 2071459 A JP2071459 A JP 2071459A JP 7145990 A JP7145990 A JP 7145990A JP H03270030 A JPH03270030 A JP H03270030A
Authority
JP
Japan
Prior art keywords
solder bump
semiconductor chip
terminals
semiconductor device
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2071459A
Other languages
English (en)
Inventor
Ikuo Yoshida
吉田　育生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2071459A priority Critical patent/JPH03270030A/ja
Publication of JPH03270030A publication Critical patent/JPH03270030A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/1012—Auxiliary members for bump connectors, e.g. spacers
    • H01L2224/10152—Auxiliary members for bump connectors, e.g. spacers being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/10165—Alignment aids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H01L2224/1401—Structure
    • H01L2224/1403—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電子装置に関し、特に、半導体チップの端子
又は半導体装置の端子と、実装基板の端子との間を、半
田バンプ電極を介して電気的に接続する電子装置に適用
して有効な技術に関するものである。
〔従来の技術〕
ゲートアレイやマイクロコンピュータ等の論理ＬＳＩで
は、集積回路の多機能化、高密度化に伴い，外部回路と
の間を接続する端子の数が増大する傾向にある。この結
果、半導体チップの周辺部に設けられたボンディングパ
ッドにボンディングワイヤを接続するワイヤボンディン
グ方式の場合、入出力数の増大に伴ってポンディングパ
ッドの配置間隔が小さくなり、ボンディングワイヤの配
置間隔が小さくなる。この結果、ボンディングワイヤ同
志がショートするという問題がある。また、前記ポンデ
ィングパッドまで内部領域の配線を引き回すので、配線
長が長くなり、信号伝送遅延が増大するという問題があ
る。
そこで、前記半導体チップの素子形成面に、内部領域の
配線に接続された端子を設け、この端子上に設けた半田
バンプ電極を介して、前記半導体チップと外部回路との
間を電気的に接続する方法（フリップチップ方式）が採
用されている。
フリップチップ方式は、前記半導体チップの周辺部だけ
でなく、その内部領域上にも端子を設けることができる
ので、端子数を増やすことができる。また、前記内部領
域上に端子を設けることにより、前記内部領域の配線を
半導体チップの周辺部まで引き回すワイヤボンディング
方式と比べて配線長は短かくなるので、信号伝送遅延を
低減し、動作速度を高速化することができる。
フリップチップ方式に関しては、例えば、ＩＢＭ社発行
、ｒｌＢＭジャーナル・オブ・リサーチ・アント・デイ
ベロツブメン１，１３巻、Ｎｏ、３（ＩＢＭＪｏｕｎａ
］、　ｏｆ　Ｒｅ５ｅｒｃｈ　ａｎｄ　Ｄｅｖｅｌｏｐ
Ｉｌｅｎｔ、Ｖｏｌｕｍｅ。
１３、Ｎｏ、３）Ｊ第２３０頁乃至第２５０頁に記載さ
れている。
このフリップチップ方式で製造した半導体装置として、
例えばＭＣＣ（Ｍｉｃｒｏ　Ｃｈｉｐ　Ｃａｒｒｉｅｒ
）構造のパッケージを採用する半導体装置がある。
この半導体装置は、ベース基板、このベース基板の周囲
に接着層を介して接続されたキャップの夫々から構成さ
れるキャビティ内に、半導体チップを気密封止している
。前記半導体チップの素子形成面には、複数の端子が設
けられている。前記ベース基板のチップ搭載面には、前
記半導体チップの端子と対応する位置に、複数の端子が
設けられている。このベース基板の端子と、前記半導体
チップの端子との間は、半田バンプ電極を介して電気的
に接続されている。
前記ベース基板のチップ搭載面と対向する面には、複数
の外部端子が設けられている。この外部端子上には、半
田バンプ電極が設けられている。
この半導体装置の製造方法を、以下に簡単に説明する。
まず、半導体チップの素子形成面に設けられた外部端子
上に、半田バンプ電極を形成する。
次に、前記半導体チップの半田バンプ電極と、ベース基
板の端子とを対向させて、前記半導体チップを前記ベー
ス基板上に載置する。この工程では、高精度の位置合わ
せを行なう必要があり、チップマウント装置を用いて位
置合ゎせを行なっている。
次に、前記半導体チップを前記ベース基板上に載置した
状態で、リフロー炉まで搬送する。この後、リフロー工
程を行なう。このリフロー工程で、前記半導体チップの
外部端子と前記ベース基板の端子との間が、前記半田バ
ンプ電極を介して電気的に接続される。
この後、前記ベース基板の周囲、及び前記半導体チップ
の素子形成面と対向する面に接着層を介在させて、キャ
ップを固着する。
次に、前記ベース基板のチップ搭載面と対向する面の端
子上に、半田バンプ電極を形成することにより、前記Ｍ
ＣＣ構造のパッケージを採用する半導体装置は完成する
。
〔発明が解決しようとするＩ！Ｉｉ［ しかしながら、本発明者は、前記従来技術を検討した結
果、以下のような問題点を見出した。
前記ベース基板上に前記半導体チップを載置した状態で
リフロー炉まで搬送する工程では、前記半導体チップは
、前記ベース基板上に載置されているだけなので、機械
的振動等によって、前記半導体チップに設けられた半田
バンプ電極とベース基板の端子との位置関係がずれてし
まう。この結果、半田バンプ電極が対応する端子以外の
端子に接続されたり、半導体バンプ電極同志がショート
したりするという問題があった。
前記位置ずれを解決するために、前記チップマウント装
置とりフロー炉とを一体にした装置を使用すれば、前記
搬送工程をなくすことができる。
しかし、高精度のチップマウント装置とりフロー炉とを
一体にすることは技術的に困難である。
また、前記位置ずれを解決するための他の方法として、
前記半導体チップとベース基板との間にフラックスを塗
付する方法がある。しかし、フラックス中の汚染物質に
よって、半導体チップが汚染され、電気的特性が劣化す
るという問題があった。また、フラックスを塗付する工
程、及び前記リフロー工程の後でフラックスを除去する
工程が必要なので、工程数が増加するという問題があっ
た。また、フラックスを除去する工程では、例えばフロ
ンを使用するので、ｆＡ境が汚染されるという問題があ
った。
また、前記位置ずれを解決するための他の方法として、
前記半導体チップを載置した後、前記半導体チップ側か
ら圧力を加えながら熱処理を行なって、前記半田バンブ
電極と前記ベース基板の端子とを仮留めする方法がある
。しかし、半導体チップに機械的ダメージが加わるため
に、半導体チップの電気的特性が劣化するという問題が
あった。
また、熱処理を行なうために、前記半田バンプ電極０表
面が酸化され、半田バンブ電極の接合強度が低下すると
いう問題があった。また、この仮留め工程に相当する分
、電子装置の製造工程数が増加するという問題があった
。また、熱処理工程数が増えると、素子の特性が劣化す
るという問題があった。
本発明の目的は、半導体チップまたは半導体装置を実装
する端子を実装基板に設け、この端子と前記半導体チッ
プの端子または前記半導体装置の端子との間を半田バン
ブ電極を介して電気的に接続する電子装置において、機
械的振動等によって半田バンブ電極と端子との位置関係
がずれることを低減することが可能な技術を提供するこ
とにある。
本発明の他の目的は、前記電子装置において、半導体チ
ップ及び半導体装置の電気的特性を向上することが可能
な技術を提供することにある。
本発明の他の目的は、前記電子装置において、半田バン
ブ電極の接合強度を向上することが可能な技術を提供す
ることにある。
本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述及び添付図面によって明らかになるであろ
う。
〔課題を解決するための手段〕 本願において開示される発明のうち１代表的なものの概
要を簡単に説明すれば、以下のとおりである。
半導体チップ又は半導体装置を実装する実装基板の配線
端子と前記半導体チップ又は半導体装置の外部端子との
間を半田バンブ電極を介して電気的に接続する電子装置
において、前記半導体チップ、半導体装置及び実装基板
の夫々に設けられている端子と、それらに対応する前記
半田バンブ電極との位置合わせを行なうガイド手段を前
記実装基板に設ける。
〔作　　用〕
前述した手段によれば、前記半導体チップまたは半導体
装置を実装基板上に載置した状態でリフロー炉まで搬送
する工程では、前記半導体チップまたは半導体装置は、
前記実装基板に設けられたているガイド手段によって制
限されているので、機械的振動等によって、前記半導体
チップまたは半導体装置の半田バンブ電極と、前記実装
基板の端子との位置ずれは低減される。従って、半田バ
ンブ電極が対応する端子以外の端子に接続されたり、半
田バンプ電極同志がショートしたりすることを低減する
ことができる。
また、フラックスを用いずに、前記半導体チップの半田
バンブ電極と、実装基板の端子との位置関係がずれるこ
とを低減することができるので、フラックス中の汚染物
質による半導体チップの汚染を防止することができる。
また、このフラックスを塗付する工程及び除去する工程
に相当する分、電子装置の製造工程数を低減することが
できる。
また、フラックスの除去に用いるフロンによって環境が
汚染されることを防止することができる。
また、前記仮留め工程を行なわないので、半導体チップ
または半導体装置に機械的ダメージが加わることは防止
される。従って、半導体チップまたは半導体装置の電気
的特性を向上することができる。また、半田バンブ電極
の表面は酸化されないので、半田バンブ電極の接続強度
を向上することができる。
〔発明の実施例〕
以下、本発明の実施例を図面を用いて具体的に説明する
。
なお、実施例を説明するための全図において、同一機能
を有するものは、同一符号を付け、その繰り返しの説明
は省略する。
［実施例Ｉ］ 本発明の実施例Ｉの電子装置の概略構成を、第２図（要
部断面図）を用いて説明する。
第２図に示すように、本実施例■の電子装置は、実装基
板（モジュール基板）２５の装置実装面に半導体装置２
０を実装している。前記モジュール基板２５は、例えば
ムライトで構成されている。このモジュール基板２５の
装置実装面には、前記半導体装置２０の外部端子ｌＯと
対応する位置に端子２６が複数個設けられている。この
端子２６は、前記モジュール基板２５内部に設けられて
いる図示しなし）配線と接続されている。この端子２６
と前記外部端子１０との間は、半田バンブ電極！６を介
して電気的に接続されている。また、前記モジュール基
板２５の装置実装面には、突起部材（ガイド部材）２８
が設けられている。このガイド部材２８は、前記半導体
装置２０の外周部の位置を制限する。このガイド部材２
８は、高分子樹脂例えばポリイミド系樹脂で構成されて
いる。このガイド部材２８は、例えばポリイミド系樹脂
を積層（堆積）した後、所定形状にパターンニングする
ことにより形成されている。また、所定形状に形成され
たガイド部材２８を、前記モジュール基板２５の装置実
装面に接着剤を用いて固着しても良い。
前記半導体装置２０は、実装基板（ベース基板）７、こ
のベース基板７のチップ搭載面の周囲に接着層１３を介
して固着されたキャップ１４の夫々から構成されるキャ
ビティ１５内に、半導体チップ１を気密封止している。
前記半導体チップ１の素子形成面には、内部領域の配線
に接続された外部端子２が複数設けられている。
前記ベース基板７は１例えばムライト基板で構成されて
いる。このベース基板７のチップ搭載面には、前記半導
体チップ１の外部端子２と対応する位置に端子８が複数
個設けられている。この端子８と前記外部端子２との間
は、半田バンブ電極３を介して接続されている。また、
このベース基板７のチップ実装面には、前記半導体チッ
プ１の外周部の位置を制限する突起部材（ガイド部材）
５Ａが設けられている。このガイド部材５Ａは、前記ガ
イド部材２８と同様の構成になっている。このベース基
板７の前記チップ実装面と対向する面には、前記外部端
子１０が複数個設けられている。この外部端子１０と、
前記チップ搭載面の端子８との間は、前記ベース基板７
内部の配線９によって電気的に接続されている。
次に、前記電子装置の製造方法を説明する。
まず、半導体チップ１の素子形成面に外部端子２を形成
する。この後、第３図（製造工程毎に示す要部断面図）
に示すように、この外部端子２上に半田バンブ電極３を
形成する。
次に、第１図（製造工程中の斜視図）及び第４図（第１
図のＡ−Ａ線で切った断面図）に示すように、ベース基
板７のチップ実装面と前記半導体チップ１の素子形成面
とを対向させて、前記ベース基板７上に前記半導体チッ
プ１を載置する。この際、前記半導体チップ１の外周部
の位置は、前記ガイド部材５Ａで制限されて載置される
。前記ガイド部材５Ａは、前記第１図に示すように、前
記半導体チップ１の四辺を制限する位置に設けられてい
る。
次に、前記実装基板７上に前記半導体チップ１を載置し
た状態で、リフロー炉まで鍛造する。この際、機械的振
動等がこの実装基板７及び半導体チップ１に加わっても
、前記半導体チップ１の外周部は前記ガイド部材５Ａで
制限されているので、前記半田バンブ電極３と実装基板
７の端子８との位置ずれは低減される。
次に、リフロー工程を行ない、第５図（製造工程毎に示
す要部断面図）に示すように、前記半導体チップ１の外
部端子２と、前記実装基板７の端子８との間を、前記バ
ンプ電極３を介して電気的に接続する。ここで、前述し
たように、前記搬送工程で、前記半田バンプ電極３と前
記実装基板７の端子８との位置ずれは低減されているの
で、半田バンプ電極３は対応する端子８と接続される。
従って、半田バンプ電極３が対応する端子８以外の端子
８に接続されたり、半田バンプ電極３同志がショートし
たりすることを低減することができる。
次に、第６図（製造工程毎に示す要部断面図）に示すよ
うに、ベース基板７の周囲に設けた接着層１３、及び半
導体チップ１の素子形成面と対向する面に設けた接着層
１２の夫々を介して、キャップ！４を固着する。この後
、前記ベース基板７の外部端子ｌＯ上に、半田バンプ電
極１６を形成することにより、前記半導体装置２０は完
成する。
次に、第７図（Ｉ造工程毎に示す要部断面図）に示すよ
うに、前記半導体装置２０を、半導体装置２０上、ニ装
本する。この際、このベース基板２５の外周部は、ガイ
ド部材２８で位置を制限されて載置される。
次に、前記モジュール基板２５上に前記半導体装Ｗ２０
を載置した状態で、リフロー炉まで搬送する。
この際、機械的振動等がこのモジュール基板２５及び半
導体装置２０に加わっても、前記半導体装置２０の外周
部は前記ガイド部材２８で制限されているので、前記半
田バンプ電極１６とモジュール基板２５の端子２６との
位置ずれは低減される。
次に、リフロー工程を行ない、前記半導体装置２０の外
部端子ｌＯと前記モジュール基板２５の端子２６との間
を、前記バンプ電極１６を介して電気的に接続すること
により、前記第２図に示す本実施例Ｉの電子装置は完成
する。ここで、前述したように、前記搬送工程で、前記
半田バンプ電極１６と前記モジュール基板２５の端子２
６との位置ずれは低減されているので、半田バンプ電極
１６は対応する端子２６と接続される。従って、半田バ
ンプ電極１６が対応する端子２６以外の端子２６に接続
されたり、半田バンプ電極１６同志がショートしたりす
ることを低減することができる。
以上の説明から分かるように、本実施例Ｉによれば、前
記ベース基板７上に半導体チップｌを載置した状態でリ
フロー炉まで搬送する工程では、前記半導体チップ１と
前記ベース基板７とは前記ガイド部材５Ａによって制限
されているので、機械的振動等によって、前記半導体チ
ップ１の半田バンプ電極３と、前記ベース基板７の端子
８との位置ずれは低減される。従って、半田バンプ電極
３が対応する端子８以外の端子８に接続されたり、半田
バンプ電極３同志がショートしたりすることを低減する
ことができる。
また、前記モジュール基板２５上に半導体装置２０を載
置した状態でリフロー炉まで搬送する工程では、前記半
導体装置２０と前記モジュール基板２５とは前記ガイド
部材２８によって制限されているので、機械的振動等に
よって、前記半導体装置２０の半田バンプ電極１６と、
前記モジュール基板２５の端子２６との位置ずれは低減
される。従って、半田バンプ電極１６が対応する端子２
６以外の端子２６に接続されたり、半田バンプ電極１６
同志がショートしたりすることは低減することができる
。
また、フラックスを用いずに、前記半導体チップ１とベ
ース基板７どの位置ずれを低減することができるので、
フラックス中の汚染物質による半導体チップｌの汚染を
防止することができる。従って、半導体チップｌの電気
的特性を向上することができる。また、このフラックス
を塗付する工程及び除去する工程に相当する分、電子装
置の製造工程数を低減することができる。また、フラッ
クスの除去に用いるフロンによって環境が汚染されるこ
とを防止することができる。
また、前記仮留め工程を行なわないので、半導体チップ
１または半導体装Ｗ２ｏに機械的ダメージが加わること
を防止することができる。これにより、半導体チップ１
または半導体装１ｔ２０の電気的特性を向上することが
できる。また、半田バンプ電極３及び２６の表面は酸化
されないので、半田バンプ電極３及び２６の接続強度を
向上することができる。
また、第８図（製造工程中の斜視図）に示すように、前
記半導体チップｌの角部の外周部を制限する位置に、突
起部材（ガイド部材）５Ｂを配置しても同様の効果を得
ることができる。また、この場合、前記モジュール基板
２５には、前記前記半導体装置２０の角部の外周部を制
限する位置に、ガイド部材を配置する。
［実施例■］ 本実施例■の電子装置は、第９図（製造工程中の斜視図
）及び第１０図（前記第９図のＢ−Ｂ線で切った断面図
）に示すように、前記半導体チップ１と前記ベース基板
７との間で、前記ベース基板７に突起部材（ガイド部材
）５Ｃを設けたものである。このガイド部材５Ｃは、前
記半田バンブ電極３の周囲を制限する位置に設けられて
いる。また、このガイド部材５Ｃは、前記半田バンブ電
極３が直線的に配置されている領域の周囲を制限する。
以上の説明から分かるように、本実施例■によれば、前
記実施例Ｉと同様の効果を得ることができると共に、ガ
イド部材５Ｃでバンブ電極３の外周部の位置を制限した
ことにより、前記半導体チップ１の外周部よりも寸法精
度の良い半田バンブ電極ａを規準に位置合わせを行なっ
ているので、半田バンブ電極３とベース基板７の端子８
との位置合わせをより正確に行なうことができる。
なお、前記モジュール基板２５にも、同様にガイド部材
を設ける。
また、第１１図（製造工程中の斜視図）に示すように、
前記半田バンブ電極３が直行して配置されている領域の
周囲を規定する位置に、突起部材（ガイド部材）５Ｄを
設けても同様の効果を得ることができる。
［実施例■］ 本実施例■の電子装置は、第１２図（製造工程中の斜視
図）及び第１３図（前記第１１図のＣ−ｃｇで切った断
面図）に示すように、前記半導体チップｌと前記ベース
基板７との間で、前記半田バンブ電極３が配置されてい
る領域内に、突起部材（ガイド部材）５Ｅを設けたもの
である。このガイド部材５Ｅは、前記半田バンブ電極３
が機械的振動等によって、隣接する半田バンブ電極３と
接触しないように構成されている。
以上の説明から分かるように、本実施例■によれば、前
記実施例■と同様の効果を得ることができる。
なお、前記モジュール基板２５にも、同様にガイド部材
を設ける。
また、第１４図（製造工程中の斜視図）に示すように、
突起部材（ガイド部材）５Ｆを設けても良い。
［実施例■］ 本実施例■の電子装置は、第１５図（前記第４図中二点
鎖線で囲った領域りに相当する領域を拡大して示す要部
断面図〉に示すように、前記半田バンブ電極３が当接さ
れるベース基板７の端子８の接触面を、凹状に構成し、
凹部１１を設けたものである。従って、前記半導体チッ
プ１を前記ペース基板７上に載置した際には、前記半田
バンブ電極３は、前記凹部１１でその位置を制限される
。
以上の説明から分かるように、本実施例■によれば、前
記半田バンブ電極３は、前記端子８に設けられた凹部１
１で位置が制限されているので、バンブ電極３と端子８
との位置関係がずれることは低減される。従って、前記
実施例Ｉと同様の効果を得ることができると共に、前記
四部１１を設けたことにより、前記端子８と半田バンブ
電極３とが接続される面積が増えるので、半田バンブ電
極３の接続強度を向上することができる。
また、前記半田バンブ電極１６が当接される実装基板２
５の端子２６の接触面にも、凹部を設ける。
［実施例Ｖ］ 本発明の実施例Ｖの電子装置は、第１６図（前記第４図
中二点鎖線で囲った領域りに相当する領域を拡大して示
す要部断面図）に示すように、前記実施例■の電子装置
において、前記半田バンブ電極３のうち所定の半田バン
ブ電極３の径を大きくし、この径を大きくした半田バン
ブ電極３に対応する端子８にのみ凹部１１を設け、この
凹部１１の深さを前記半田バンブ電極３の径に対応して
深くしたものである。
以上の説明から分かるように、本実施例■によれば、前
記実施例■と同様の効果を得ることができると共に、所
定の端子８にのみ凹部！ｌを形成すれば良いので、この
凹部１１を形成する工程を簡略化することができる。
また、前記半田バンプ電極１６のうち所定の半田バンプ
電極１６の径を大きくし、この径の大きい半田バンプ電
極１６が当接される前記実装基板２５の端子２６の接触
面に、前記径を大きくした半田バンプ電極１６に対応し
た凹部を設ける。
以上、本発明を実施例にもとづき具体的に説明したが、
本発明は、前記実施例に限定されるものではなく、その
要旨を逸脱しない範囲において種々変更可能であること
は言うまでもない。
例えば、本実前例Ｉ乃至■では、前記半導体チップ１及
びベース基板７側に、半田バンプ電極３及び１６の夫々
を設けた例を示したが１本発明は、前記半田バンプ電極
３をベース基板７側に、前記半田バンプ電極１６を前記
モジュール基板２５側に設けることもできる。
〔発明の効果〕
本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る 半導体チップまたは半導体装置を実装する実装基板の配
線端子と前記半導体チップまたは半導体装置の外部端子
との間を半田バンプ電極を介して電気的に接続する電子
装置において、機械的振動等による半田バンプ電極と端
子との位置ずれを低減することができる。
また、前記電子装置において、半導体チップ及び半導体
装置の電気的特性を向上することができる。
また、前記電子装置において、半田バンプ電極の接合強
度を向上することができる。
【図面の簡単な説明】
第１図は、本発明の実施例Ｉの電子装置を示す製造工程
中での斜視図、 第２図は、前記電子装置の要部断面図、第３図は、前記
電子装置を製造工程毎に示す要部断面図、 第４図は、前記第１図のＡ−Ａ線で切った要部断面図、 第５図乃至第７図は、前記電子装置を製造工程毎に示す
要部断面図、 第８図は、本発明の実施例Ｉの電子装置を示す製造工程
中での斜視図、 第９図は、本発明の実施例Ｈの電子装置を示す製造工程
中での斜視図、 第１０図は、前記第９図のＢ−Ｂ線で切った断面図、 第１１図は、本発明の実施例Ｈの電子装置を示す製造工
程中での斜視図、 第１２図は、本発明の実施例■の電子装置を示す製造工
程中での斜視図、 第１３図は、前記第１２図のＣ−Ｃ線で切った断面図、 第１４図は、本発明の実施例■の電子装置を示す製造工
程中での斜視図。 第１５図は、前記第４図中二点鎖線りで囲った領域に相
当する領域を拡大して示す、本発明の実施例■の電子装
置の要部断面図、 第１６図は、前記第４図中二点鎖線で囲った領域りに相
当する領域を拡大して示す、本発明の実施例■の電子装
置の要部断面図である。 図中、１・・・半導体チップ、３・・・半田バンプ電極
、５Ａ・・・ガイド部材、７・・・ベース基板である。

Claims (1)

  1. 【特許請求の範囲】 １、半導体チップ又は半導体装置を実装する実装基板の
    配線端子と前記半導体チップ又は前記半導体装置の外部
    端子との間を半田バンプ電極を介して電気的に接続する
    電子装置において、前記半導体チップ、半導体装置及び
    実装基板の夫々に設けられている端子と、それらに対応
    する前記半田バンプ電極との位置合わせを行なうガイド
    手段を前記実装基板に設けたことを特徴とする電子装置
    。 ２、前記ガイド手段は、前記半導体チップ又は半導体装
    置の外周部の位置を制限する突起部材を前記実装基板に
    設けたことを特徴とする前記請求項１に記載の電子装置
    。 ３、前記ガイド手段は、前記半導体チップ又は半導体装
    置と実装基板との間で、前記半田バンプ電極が機械的振
    動等によって隣接する半田バンプ電極と接触させない突
    起部材を、前記実装基板に設けたことを特徴とする前記
    請求項１に記載の電子装置。 ４、前記ガイド手段は、前記半田バンプ電極に対応する
    実装基板の端子の接触面を、凹状にしたことを特徴とす
    る前記請求項１に記載の電子装置。
JP2071459A 1990-03-19 1990-03-19 電子装置 Pending JPH03270030A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2071459A JPH03270030A (ja) 1990-03-19 1990-03-19 電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2071459A JPH03270030A (ja) 1990-03-19 1990-03-19 電子装置

Publications (1)

Publication Number Publication Date
JPH03270030A true JPH03270030A (ja) 1991-12-02

Family

ID=13461189

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2071459A Pending JPH03270030A (ja) 1990-03-19 1990-03-19 電子装置

Country Status (1)

Country Link
JP (1) JPH03270030A (ja)

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5447886A (en) * 1993-02-18 1995-09-05 Sharp Kabushiki Kaisha Method for mounting semiconductor chip on circuit board
JPH09330954A (ja) * 1996-06-12 1997-12-22 Nec Corp パッケージ搭載位置確認装置
US5705858A (en) * 1993-04-14 1998-01-06 Nec Corporation Packaging structure for a hermetically sealed flip chip semiconductor device
US6025648A (en) * 1997-04-17 2000-02-15 Nec Corporation Shock resistant semiconductor device and method for producing same
US6548765B2 (en) 1997-07-24 2003-04-15 Denso Corporation Mounting structure of electronic component on substrate board
WO2004064142A1 (ja) * 2003-01-16 2004-07-29 Sony Corporation 半導体装置及びその製造方法
FR2882495A1 (fr) * 2005-02-22 2006-08-25 Magneti Marelli Systemes Elect Procede d'implantation d'un composant electronique sur un support pour augmenter la tenue de l'ensemble aux chocs et vibrations repetes
JP2007235284A (ja) * 2006-02-28 2007-09-13 Kyocera Kinseki Corp 圧電発振器及びその製造方法。
US7411295B2 (en) 2004-04-02 2008-08-12 Fujitsu Limited Circuit board, device mounting structure, device mounting method, and electronic apparatus
JP2011502349A (ja) * 2007-10-29 2011-01-20 オプトパック シーオー エルティディー 半導体素子パッケージ及びそのパッケージング方法
JP2011135083A (ja) * 2009-12-23 2011-07-07 Commissariat A L'energie Atomique Et Aux Energies Alternatives 少なくとも１つのチップとワイヤ要素をアセンブルする方法、変形する接続要素を有する電子チップ、複数のチップを製造する方法、及び、少なくとも１つのチップとワイヤ要素のアセンブリ
CN112911829A (zh) * 2021-02-04 2021-06-04 深圳市福瑞祥电器有限公司 一种fc-bga过炉保护装置

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5447886A (en) * 1993-02-18 1995-09-05 Sharp Kabushiki Kaisha Method for mounting semiconductor chip on circuit board
US5705858A (en) * 1993-04-14 1998-01-06 Nec Corporation Packaging structure for a hermetically sealed flip chip semiconductor device
JPH09330954A (ja) * 1996-06-12 1997-12-22 Nec Corp パッケージ搭載位置確認装置
US6025648A (en) * 1997-04-17 2000-02-15 Nec Corporation Shock resistant semiconductor device and method for producing same
US6287892B1 (en) 1997-04-17 2001-09-11 Nec Corporation Shock-resistant semiconductor device and method for producing same
US6548765B2 (en) 1997-07-24 2003-04-15 Denso Corporation Mounting structure of electronic component on substrate board
WO2004064142A1 (ja) * 2003-01-16 2004-07-29 Sony Corporation 半導体装置及びその製造方法
US7411295B2 (en) 2004-04-02 2008-08-12 Fujitsu Limited Circuit board, device mounting structure, device mounting method, and electronic apparatus
FR2882495A1 (fr) * 2005-02-22 2006-08-25 Magneti Marelli Systemes Elect Procede d'implantation d'un composant electronique sur un support pour augmenter la tenue de l'ensemble aux chocs et vibrations repetes
EP1694103A3 (en) * 2005-02-22 2006-08-30 Magneti Marelli France S.A.S Method for implanting an electronic component on a support in order to increase resistance of the assembly to repeated impacts and vibrations and system comprising said component and support
JP2007235284A (ja) * 2006-02-28 2007-09-13 Kyocera Kinseki Corp 圧電発振器及びその製造方法。
JP2011502349A (ja) * 2007-10-29 2011-01-20 オプトパック シーオー エルティディー 半導体素子パッケージ及びそのパッケージング方法
JP2011135083A (ja) * 2009-12-23 2011-07-07 Commissariat A L'energie Atomique Et Aux Energies Alternatives 少なくとも１つのチップとワイヤ要素をアセンブルする方法、変形する接続要素を有する電子チップ、複数のチップを製造する方法、及び、少なくとも１つのチップとワイヤ要素のアセンブリ
CN112911829A (zh) * 2021-02-04 2021-06-04 深圳市福瑞祥电器有限公司 一种fc-bga过炉保护装置
CN112911829B (zh) * 2021-02-04 2022-02-11 深圳市福瑞祥电器有限公司 一种fc-bga过炉保护装置

Similar Documents

Publication Publication Date Title
EP0847088B1 (en) method for manufacturing a semiconductor device
US6960826B2 (en) Multi-chip package and manufacturing method thereof
US20050103516A1 (en) Flip-chip mounting circuit board, manufacturing method thereof and integrated circuit device
JP2002170906A (ja) 半導体装置及び半導体装置の製造方法
KR19980070074A (ko) 반도체 장치의 제조방법
JPH03270030A (ja) 電子装置
JPH11260851A (ja) 半導体装置及び該半導体装置の製造方法
JP3892259B2 (ja) 半導体装置の製造方法
US8098496B2 (en) Wiring board for semiconductor device
JP3490303B2 (ja) 半導体装置の実装体
EP1041618A1 (en) Semiconductor device and manufacturing method thereof, circuit board and electronic equipment
JP3039355B2 (ja) フィルム回路の製造方法
JP4128945B2 (ja) 半導体装置
KR20000028840A (ko) 필름 기판을 사용한 반도체 장치 제조 방법
JP2004247464A (ja) 半導体装置及びその製造方法
JP2004363319A (ja) 実装基板及び半導体装置
US20080137315A1 (en) Electronic component device and method of mounting electronic component
JP2001102516A (ja) 半導体装置およびその製造方法
JP4356196B2 (ja) 半導体装置組立体
JPH03105924A (ja) 半導体集積回路装置
JP3285017B2 (ja) 半導体装置
JP4543316B2 (ja) 電子回路モジュール部品及びその製造方法
JP3024517B2 (ja) 半導体装置及びその製造方法
JP2002270762A (ja) 半導体装置
JP3434807B2 (ja) テープキャリアパッケージとその製造方法