JP3434807B2 - テープキャリアパッケージとその製造方法 - Google Patents
テープキャリアパッケージとその製造方法Info
- Publication number
- JP3434807B2 JP3434807B2 JP2001146111A JP2001146111A JP3434807B2 JP 3434807 B2 JP3434807 B2 JP 3434807B2 JP 2001146111 A JP2001146111 A JP 2001146111A JP 2001146111 A JP2001146111 A JP 2001146111A JP 3434807 B2 JP3434807 B2 JP 3434807B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- tape carrier
- electrode
- leads
- package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、薄型半導体装置の
一種であるテープキャリアパッケージ（Tape Carrier P
ackage、TCP）とその製造方法に関するものである。 【０００２】 【従来の技術】従来のＩＣパッケージは、ＩＣ本体を外
部から保護し、回路基板に実装するための技術であっ
た。しかし、ＩＣ製品の応用範囲がますます拡大し、パ
ッケージの素材、サイズ及び形状が多様化する中で、効
果的に実装するためには、パッケージそのものに高い付
加価値が求められている。このようなパッケージに、テ
ープキャリアパッケージがある。テープキャリアパッケ
ージは、フレキシブルテープ上にフォトリソ技術によっ
てパターンを形成し、更にそのテープキャリアに、半導
体チップを搭載したパッケージである。 【０００３】図７と図８は、従来のテープキャリアパッ
ケージを示したものである。図７は、このテープキャリ
アパッケージの正面図であり、図８は図７の線VIII-VII
Iに沿った断面図である。この従来技術によれば、ポリ
イミドなどのベースフィルム１には、テープ搬送用のス
プロケットホール２を形成してある。半導体素子１０に
は、突起状の電極１１が形成され、この電極１１が、イ
ンナリード５を介して、外部基板と接続するための端子
３に接続される。ここで、インナリード５と端子３は、
エッチングで形成された銅パターンであり、その上に
錫、金又は半田によるメッキが施されている。端子３は
インナリード５より幅広に形成される。端子３を除いた
部分は、銅の配線パターンを保護するためのソルダーレ
ジスト６により保護されている。封止用樹脂１２は、半
導体素子１０とインナリード５を包んで保護する。 【０００４】図９と図１０は、他の従来例としての、特
開平５−２１７０３号公報に開示されたテープキャリア
パッケージを示したものである。図９は、この構造のＩ
Ｃパッケージの正面図であり、図１０は、図９の線X-X
に沿った断面図である。この従来例によれば、テープ基
材２にデバイスホール４を設け、このデバイスホール４
の周縁部のテープ基材２にリード８を設ける。更に、デ
バイスホール４の位置に複数の半導体チップ６を積層す
る。リード８の先端であるインナリード８ａを半導体チ
ップ６上のバンプ１０に接続した後、半導体チップ６
と、デバイスホール４とが樹脂材１２等で封止されて１
つのテープキャリアパッケージとして構成されている。
しかし、この従来構造では、リード８をボンディングす
るチップ面同士を対向させて半導体チップ６を積層する
場合、全部のリード８をボンディングするためには、リ
ード８のボンディング工程の途中で、パッケージ全体を
ひっくり返す必要がある。また、各チップ６には相対す
る２方向に延伸するリードしか接続されていないので、
高密度化を図る上では不利である。 【０００５】また、数年前から、プリント基板上の高密
度実装を可能とするＩＣパッケージとしてボールグリッ
ドアレーと呼ばれるパッケージが現れてきた。この構造
は、ＩＣパッケージの底面に、外部回路との接続のため
に金属ボールを格子状に配設したものである。この構造
によれば、外部接続用端子を２次元の平面内に配置する
ことができるので、パッケージをあまり大きくしない
で、多ピン化を実現できる利点がある。 【０００６】図１１と図１２は、特開平８−１４８５２
６号公報に開示された、テープキャリアを用いたボール
グリッドアレー（ＢＧＡ）構造を示したものである。図
１１は、この構造のＩＣパッケージの断面図であり、図
１２は、底面図である。この公報は、耐湿度性が高く、
低コストで、量産性の高いＢＧＡ型の半導体装置の一例
を開示している。この構造によれば、例えば、ポリイミ
ドフィルムなどからなる可撓性樹脂基板２の中央にデバ
イスホール２ａを設けるとともに、この可撓性樹脂基板
２の表面に、銅箔からなるリード３を設け、テープキャ
リアパッケージ用の基板として用いる。リード３の先端
であるインナリード３ａは半導体チップ１の電極１ａに
接続される。各リード３は、底面に配置された対応の半
田ボールなどのバンプ５に接続されている。しかし、こ
の公報に記載の構造は、同一サイズのパッケージから多
くの外部端子を引き出すことは可能だが、１つのパッケ
ージに１つの半導体チップしか搭載されていない。 【０００７】 【発明が解決しようとする課題】上記のような従来の構
造では、１つのテープキャリアに、１つの半導体素子し
か搭載できなかったり、或いは、複数の半導体素子を搭
載できても、全部のリードをボンディングするために
は、リードのボンディング工程の途中で、パッケージ全
体をひっくり返す必要があった。また、半導体素子に２
方向のリードしか接続されていない場合は、高密度化を
図る上では不利であるという問題があった。したがっ
て、従来技術では、高機能且つ高付加価値のテープキャ
リアを提供することは困難であった。 【０００８】 【課題を解決するための手段】本発明に係わるテープキ
ャリアパッケージは、表面に第１の電極が形成された第
１の半導体素子と、テープキャリア上に設けられるとと
もに前記第１の電極に接続された長いリードと、表面に
第２の電極が形成されるとともに前記第１の半導体素子
をその上に積層した第２の半導体素子と、前記テープキ
ャリア上に設けられるとともに前記第２の電極に接続さ
れた短いリードと、前記第１の半導体素子と、前記第２
の半導体素子と、前記長いリードと、前記短いリードと
を封止する樹脂材とを含むことを特徴とする。 【０００９】本発明に係わる別のテープキャリアパッケ
ージは、表面に第１の電極が形成された第１の半導体素
子と、前記第１の電極に接続される一端と、テープキャ
リア上で第１のランドを形成する他端とを有する長いリ
ードと、表面に第２の電極が形成されるととも前記第１
の半導体素子をその上に積層した第２の半導体素子と、
前記第２の電極に接続される一端と、前記テープキャリ
ア上で第２のランドを形成する他端とを有する短いリー
ドと、前記第１の半導体素子と、前記第２の半導体素子
と、前記長いリードと、前記短いリードとを封止する樹
脂材と、前記第１のランドと前記第２のランド上に搭載
された外部接続用の半田ボールとを含むことを特徴とす
る。 【００１０】前記長いリードと前記短いリードはそれぞ
れ複数本有り、前記長いリードと前記短いリードが隣り
合って交互に並ぶように配設されている。 【００１１】前記第２の半導体素子のサイズは前記第１
の半導体素子のサイズより大きく、前記第２の電極は、
前記第２の半導体素子が前記第１の半導体素子に対面す
る領域の外側に設けられている。 【００１２】前記第１の半導体素子は前記第１の電極が
形成された第１の面と、第１の面に対向する第２の面と
を有し、前記第２の半導体素子は前記第２の電極が形成
された第３の面と、第３の面に対向する第４の面とを有
し、前記第１の半導体素子と前記第２の半導体素子は、
第２の面が第３の面に対面するように積層される。 【００１３】また、前記第２の半導体素子の第４の面を
除いて、樹脂材が塗布される。 【００１４】前記第２の半導体素子と前記第１の半導体
素子の各々は、実質的に平行な２組の辺を有し、前記長
いリードと前記短いリードは、各辺に対して実質的に直
角の方向に延出する。前記第１の半導体素子と前記第２
の半導体素子とは、接着剤にて接着される。前記長いリ
ードと前記短いリードは、外方に向かって実質的に同一
平面内に延伸している。前記第１の半導体素子と前記第
２の半導体素子とは、接着剤にて接着される。 【００１５】本発明に係わるテープキャリアパッケージ
の製造方法は、テープキャリア上に設けられた長いリー
ドに対して第１の半導体素子上の電極を位置合わせした
後、ボンディングツールで、前記長いリードを１本ずつ
ボンディングするステップと、第２の半導体素子上に形
成した電極に対して、テープキャリア上に設けた短いリ
ードを位置合わせした後に、前記第１の半導体素子を前
記第２の半導体素子の上に積層させて接着し、ボンディ
ングツールで、短いリードを１本ずつボンディングする
ステップと、前記第１の半導体子素子と、前記第２の半
導体素子と、前記長いリードと、前記短いリードとを樹
脂材で封止するステップとを含む。また、前記封止する
ステップでは、前記第１の半導体素子に対面しない前記
第２の半導体素子の面には樹脂材が塗布されない。 【００１６】本発明に係わるテープキャリアパッケージ
の別の製造方法は、テープキャリア上に設けられた長い
リードに対して、第１の半導体素子上の電極を位置合わ
せした後、ボンディングツールで、前記長いリードを同
時にボンディングするステップと、第２の半導体素子上
の電極を、テープキャリアに設けられた短いリードと位
置合わせした後に、前記第１の半導体素子を前記第２の
半導体素子上に積層させて接着し、ボンディングツール
で、短いリードを１本ずつボンディングするステップ
と、前記第１の半導体素子と、前記第２の半導体素子
と、前記長いリードと、前記短いリードとを樹脂材で封
止するステップとを含む。前記封止するステップでは、
前記第１の半導体素子に対面しない前記第２の半導体素
子の面を除いて樹脂材が塗布される。 【００１７】 【本発明の実施の形態】以下、本発明の各実施の形態に
ついて、図を参照しながら詳細に説明する。 実施の形態１ 図１と図２は、本発明の実施の形態１を示したものであ
る。図１は本実施の形態１に係わるテープキャリアパッ
ケージの正面図であり、図２は図１のテープキャリアパ
ッケージの線II-IIに沿った断面図である。 【００１８】ポリイミド等からなるベースフィルム１に
は、テープ搬送用のスプロケットホール２を穿設してあ
る。下側半導体素子１０には突起状の電極１１が形成さ
れ、この電極１１が、インナリード５を介して、外部基
板と接続するための端子３に接続される。上側半導体素
子７には、突起状の電極８が形成され、この電極８がイ
ンナリード４を介して、外部基板と接続するための端子
３に接続される。電極８又は１１に接続されるインナリ
ード４又は５の部分は幅を狭くすることで、隣り合うリ
ード間の距離を確保している。インナリード５は、イン
ナリード４よりも短く形成されている。上側半導体素子
７と下側半導体素子１０の外形は、略正方形であり、上
側半導体素子７は、下側半導体素子１０よりもサイズ
（面積）が小さい。ベースフィルム１に形成したインナ
リードの配列を変更すれば、長方形などの外形を有する
上側半導体素子７と下側半導体素子１０の場合にも対応
できる。上側半導体素子７を下側半導体素子１０に積層
させて、上側半導体素子７と下側半導体素子１０は、接
着剤９により接合されている。 【００１９】各半導体素子７と１０において、略正方形
の４辺の各々に沿って電極８又は電極１１が配置され、
電極１１は、上側半導体素子７の周辺部から十分離れた
位置に設けられ、下側半導体素子１０の電極１１にイン
ナリード５をボンディングする際に上側半導体素子７が
邪魔にならないようにしてある。また、上側半導体素子
７の４辺が下側半導体素子１０の４辺に平行になるとと
もに、上側半導体素子７の各電極８が、下側半導体素子
１０の隣り合う電極１１の中間に位置するように、両半
導体素子を互いに位置決めしてある。この電極８と１１
に、インナリード４と５が、それぞれ、接続される。ま
た、上側半導体素子７に接続されるインナリード４は、
下側半導体素子１０に接続される隣り合ったインナリー
ド５の間に位置するように配置されている。すなわち、
インナリード４とインナリード５は、隣り合って交互に
位置するように配列されている。インナリード４とイン
ナリード５は、このように交互に配列しなくてもかまわ
ない。例えば、一方向に延出しているリード群のうち、
インナリード４のみを連続して配列し、その隣にインナ
リード５を連続して配列してもよい。また、図1に示し
た例において、四方向に延出している4つのリード群の
うち、特定の群がインナリード４のみ又はインナリード
５のみを含むような配列であってもかまわない。 【００２０】電極８及び電極１１に、それぞれ、接続さ
れるインナリード４及び５の反対側の端部付近は、外部
回路に接続するための端子３として形成されている。端
子３とインナリード４及び５には、錫、金又は半田によ
るメッキが施されている。これら銅の配線パターン（す
なわち、４と５）は、ソルダレジスト６とベースフィル
ム１との間に挟持されるとともに、外界から保護され
る。封止用樹脂１２は、上側半導体素子７の全体と、下
側半導体素子１０の側部及びインナリード４及び５と、
ソルダレジスト６の一部と、ベースフィルム１の一部と
を覆って、パッケージ全体を保護する。この構成によれ
ば、下側半導体素子１０の底面部は、封止用樹脂１２に
より覆われていないので、パッケージの全体の厚さを薄
くすることができる。 【００２１】実施の形態２ 実施の形態２は、実施の形態１によるテープキャリアパ
ッケージの製造方法に係わる。図３（ａ）から図３
（ｄ）は、本発明の実施の形態２に係わる製造方法のス
テップを示す。先ず、図３（ａ）に示すように、テープ
キャリアパッケージ用のテープキャリアを準備する。ポ
リイミドなどのベースフィルム１には、テープ搬送用の
スプロケットホール２が穿設されている。インナリード
４とインナリード５の各々は、一方の端部に、外部基板
と接続される端子３を有する。インナリード４とインナ
リード５の各々の他方の端部は、ボンディング工程にお
いて、各半導体素子上の対応する電極に接続される。下
側半導体素子１０上の電極１１に接続するインナリード
５は、上側半導体素子７上の電極８に接続するインナリ
ード４よりも短く形成されている。端子３とインナリー
ド４と５には、これらの銅パターンを外界から保護する
ために錫、金又は半田によるメッキが施されている。６
は銅の配線パターンを保護する為のソルダレジストであ
る。 【００２２】次に、図３（ｂ）に示すように、上側半導
体素子７を準備し、突起状の電極８とインナリード４と
の位置合わせを行い、ボンディングツール１３を用いて
超音波熱圧着等の方法で、インナリード４を１本ずつ、
上側半導体素子７の上に形成された突起状の電極８にボ
ンディングする。 【００２３】次に、図３（ｃ）に示すように、上面に接
着剤９を塗布された半導体素子１０を準備し、突起状の
電極１１とインナリード５との位置合わせを行い、ボン
ディングツール１３を用いて超音波熱圧着等の方法で、
インナリード５を１本ずつ、電極１１にボンディングす
る。下側半導体素子１０上の電極１１は、インナリード
５が延伸する平面より下にあるので、インナリード５は
下方向に少し折り曲げられる。ここで、接着剤９は、予
め上側半導体素子７の裏面に塗布されていてもかまわな
い。 【００２４】最後に、図３（ｄ）に示すように、上側半
導体素子７の全体と、下側半導体素子１０の側部と、イ
ンナリード４及び５と、ソルダレジスト６の一部とベー
スフィルム１の一部とを封止用樹脂１２で覆って、パッ
ケージ全体を保護する。その後、封止用樹脂１２を硬化
するために熱を加える（図示せず）。このとき、その熱
で同時に接着剤９も硬化する。以上で半導体素子２個を
積層搭載したテープキャリアパッケージが形成される。 【００２５】実施の形態３ 実施の形態３は、実施の形態１によるテープキャリアパ
ッケージの他の製造方法に係わる。図４（ａ）から図４
（ｄ）は実施の形態３による製造方法のステップを示し
ている。まず、図４（ａ）に示すように、テープキャリ
アパッケージ用のテープキャリアを準備する。ポリイミ
ドなどのベースフィルム１には、テープ搬送用のスプロ
ケットホール２が穿設されている。インナリード４とイ
ンナリード５の一方の端部は、半導体素子上の電極に接
続され、他方の端部には、外部基板と接続する端子３を
有する。インナリード５は、インナリード４よりも短く
形成される。 【００２６】次に、図４（ｂ）に示すように、上側半導
体素子７を準備し、突起状の電極８とインナリード４の
位置合わせを行い、ボンディングツール１４を用いて、
超音波熱圧着等の方法で、すべてのインナリード４を同
時にボンディングする。 【００２７】次に、図４（ｃ）に示すように、上面に接
着剤９が塗布された半導体素子１０を準備し、突起状の
電極１１とインナリード５の位置合わせを行い、ボンデ
ィングツール１３を用いて、超音波熱圧着等の方法で、
リードを１本ずつボンディングする。ここで、接着剤９
は予め半導体素子７の裏面に塗布してあってもかまわな
い。 【００２８】最後に、図４（ｄ）に示すように、上側半
導体素子７の全体と、下側半導体素子１０の側部と、イ
ンナリード４及び５と、ソルダレジスト６の一部と、ベ
ースフィルム１の一部とを封止用樹脂１２で覆って、パ
ッケージ全体を保護する。その後、封止用樹脂１２を硬
化するために熱を加える（図示せず）。その熱で同時に
接着剤９も硬化する。以上で半導体素子２個を積層搭載
したテープキャリアパッケージが形成される。 【００２９】実施の形態４ 図５から図６は実施の形態４を示したものである。実施
の形態４は、外部回路に接続するための端子部分を、ラ
ンド構造とし、このランド上に半田ボール等の金属ボー
ルを配置したボールグリッドアレー（ＢＧＡ）構造とし
た点が、実施の形態１と異なる。図５は実施の形態４に
係わるテープキャリアパッケージの正面図である。図６
は図５の線VI-VIに沿った断面図である。ポリイミドな
どのベースフィルム１には、テープ搬送用のスプロケッ
トホール２が穿設されている。実施の形態１と同様に、
上側半導体素子７と下側半導体素子１０の外形は、略正
方形であり、上側半導体素子７は、下側半導体素子１０
よりもサイズ（面積）が小さい。ベースフィルム１に形
成したインナリードの配列を変更すれば、長方形などの
外形を有する上側半導体素子７と下側半導体素子１０の
場合にも、対応できる。また、上側半導体素子７の４辺
が下側半導体素子１０の４辺に平行になるようにして、
上側半導体素子７を下側半導体素子１０に積層してあ
る。上側半導体素子７と下側半導体素子１０は、接着剤
９により接合されている。インナリード５は、インナリ
ード４よりも短く形成されている。 【００３０】インナリード４とインナリード５の各々
は、対応するランド１５につながり、このランドを介し
て外部回路に接続される。ランド１５は、ベースフィル
ム１の表面上の平面内に、格子状に配設されていて、上
側半導体素子７と下側半導体素子１０の積層構造の周囲
を取り囲む。ランド１５上には、半田ボール等の金属ボ
ール１６を設け、この金属ボール１６を介して外部回路
と接続する。金属ボール１６は、封止用樹脂１２の表面
よりも高く突き出ている。この構造では、外部接続用の
ランド１５を２次元の平面内に配置することができるの
で、パッケージ全体をあまり大きくしないで、多ピン化
が図れる利点がある。銅パターンからなるランド１５、
インナリード４及びインナリード５には、錫、金又は半
田によるメッキが施されている。 【００３１】上側半導体素子７と下側半導体素子１０に
は、四角形の４辺の各々に沿って、突起状の電極８及び
電極１１が、それぞれ、配置される。電極１１は、イン
ナリード４及び５をボンディングする際に邪魔にならな
いように、上側半導体素子７の周辺部から十分離れた位
置に設けられる。 【００３２】上側半導体素子７に接続されるインナリー
ド４は、下側半導体素子１０に接続される隣り合ったイ
ンナリード５の間に位置するように配置されている。電
極８及び電極１1に、それぞれ、接続されるインナリー
ド４及び５の反対側の端部にあるランド１５は、外部回
路に接続するための端子としての役割をする。これら銅
の配線パターンであるインナリード４と５は、ソルダレ
ジスト６とベースフィルム１との間に挟持されるととも
に、外界から保護される。封止用樹脂１２は、上側半導
体素子７の全体と、下側半導体素子１０の側部と、イン
ナリード４及び５と、ソルダレジスト６の一部と、ベー
スフィルム１の一部とを覆ってパッケージ全体を保護す
る。実施の形態４の場合も、実施の形態１と同様に、下
側半導体素子１０の底面部は、封止用樹脂１２により覆
われていない。したがって、パッケージの全体の厚さを
薄くできるという点で有利である。 【００３３】 【発明の効果】以上説明したように、請求項１に係わる
発明によれば、１つのテープキャリアパッケージの内部
に２つの半導体素子を積層して収容することが可能とな
るとともにパッケージの厚さを薄く構成できるので、テ
ープキャリアパッケージの高機能化や高付加価値化が可
能となる。 【００３４】請求項２に係わる発明によれば、テープキ
ャリアパッケージの構造をＢＧＡ（Ball Grid Array）
タイプとしたので、テープキャリアパッケージを回路基
板に搭載する際、他の部品と同時に半田付するリフロー
方式が可能となる。 【００３５】請求項３に係わる発明によれば、第１の電
極と第２の電極はそれぞれ複数個有り、長いリードと短
いリードはそれぞれ複数本有り、長いリードと短いリー
ドが隣り合って交互に並ぶように配設されているので、
上側半導体素子と下側半導体素子とを接続する場合に便
利である。 【００３６】請求項４と請求項５に係わる発明によれ
ば、下側半導体素子のサイズは上側半導体素子のサイズ
より大きく、下側半導体素子の電極は、上側半導体素子
が下側半導体素子に対面する領域の外側に設けられてい
る。したがって、両半導体素子の電極形成面が同じ方向
を向いた状態で積層でき、インナリードを電極にボンデ
ィングする際に、従来技術のように、ボンディング工程
の途中で、パッケージ全体をひっくり返す必要がない。 【００３７】請求項６に係わる発明によれば、下側半導
体素子の底面は、樹脂材が塗布されないので、パッケー
ジ全体の厚さを薄くできる。 【００３８】請求項７に係わる発明によれば、下側半導
体素子と上側半導体素子の各々は、実質的に平行な２組
の辺を有し、長いリードと短いリードは、各辺に対して
実質的に直角の方向に延出しているので、リードが整然
と配列され、コンパクトなテープキャリアパッケージを
実現できる。 【００３９】請求項８に係わる発明によれば、長いリー
ドと短いリードは、外方に向かって実質的に同一平面内
に延伸しているので、テープキャリアパッケージを回路
基板に実装する際に便利である。 【００４０】請求項９に係わる発明によれば、第１の半
導体素子と第２の半導体素子とは、接着剤にて接着され
ることで、両半導体素子間の位置決めが確実となる。 【００４１】請求項１０に係わる発明によれば、実施の
形態１の構造を有するテープキャリアパッケージを効率
よく製造できる。 【００４２】請求項１１と請求項１３に係わる発明によ
れば、封止するステップにおいて、上側半導体素子に対
面しない下側半導体素子の面には樹脂材が塗布されない
ので、パッケージ全体の厚さを薄くできる。 【００４３】請求項１２に係わる発明によれば、上側半
導体素子上に形成された全ての突起状の電極と、これら
の電極に接続される全てのインナリードとが、ボンディ
ングツールによって同時に接続されるので、ボンディン
グ時間が短縮できる。したがって、生産効率が上がり、
その結果生産コストの低減が図れる。
一種であるテープキャリアパッケージ（Tape Carrier P
ackage、TCP）とその製造方法に関するものである。 【０００２】 【従来の技術】従来のＩＣパッケージは、ＩＣ本体を外
部から保護し、回路基板に実装するための技術であっ
た。しかし、ＩＣ製品の応用範囲がますます拡大し、パ
ッケージの素材、サイズ及び形状が多様化する中で、効
果的に実装するためには、パッケージそのものに高い付
加価値が求められている。このようなパッケージに、テ
ープキャリアパッケージがある。テープキャリアパッケ
ージは、フレキシブルテープ上にフォトリソ技術によっ
てパターンを形成し、更にそのテープキャリアに、半導
体チップを搭載したパッケージである。 【０００３】図７と図８は、従来のテープキャリアパッ
ケージを示したものである。図７は、このテープキャリ
アパッケージの正面図であり、図８は図７の線VIII-VII
Iに沿った断面図である。この従来技術によれば、ポリ
イミドなどのベースフィルム１には、テープ搬送用のス
プロケットホール２を形成してある。半導体素子１０に
は、突起状の電極１１が形成され、この電極１１が、イ
ンナリード５を介して、外部基板と接続するための端子
３に接続される。ここで、インナリード５と端子３は、
エッチングで形成された銅パターンであり、その上に
錫、金又は半田によるメッキが施されている。端子３は
インナリード５より幅広に形成される。端子３を除いた
部分は、銅の配線パターンを保護するためのソルダーレ
ジスト６により保護されている。封止用樹脂１２は、半
導体素子１０とインナリード５を包んで保護する。 【０００４】図９と図１０は、他の従来例としての、特
開平５−２１７０３号公報に開示されたテープキャリア
パッケージを示したものである。図９は、この構造のＩ
Ｃパッケージの正面図であり、図１０は、図９の線X-X
に沿った断面図である。この従来例によれば、テープ基
材２にデバイスホール４を設け、このデバイスホール４
の周縁部のテープ基材２にリード８を設ける。更に、デ
バイスホール４の位置に複数の半導体チップ６を積層す
る。リード８の先端であるインナリード８ａを半導体チ
ップ６上のバンプ１０に接続した後、半導体チップ６
と、デバイスホール４とが樹脂材１２等で封止されて１
つのテープキャリアパッケージとして構成されている。
しかし、この従来構造では、リード８をボンディングす
るチップ面同士を対向させて半導体チップ６を積層する
場合、全部のリード８をボンディングするためには、リ
ード８のボンディング工程の途中で、パッケージ全体を
ひっくり返す必要がある。また、各チップ６には相対す
る２方向に延伸するリードしか接続されていないので、
高密度化を図る上では不利である。 【０００５】また、数年前から、プリント基板上の高密
度実装を可能とするＩＣパッケージとしてボールグリッ
ドアレーと呼ばれるパッケージが現れてきた。この構造
は、ＩＣパッケージの底面に、外部回路との接続のため
に金属ボールを格子状に配設したものである。この構造
によれば、外部接続用端子を２次元の平面内に配置する
ことができるので、パッケージをあまり大きくしない
で、多ピン化を実現できる利点がある。 【０００６】図１１と図１２は、特開平８−１４８５２
６号公報に開示された、テープキャリアを用いたボール
グリッドアレー（ＢＧＡ）構造を示したものである。図
１１は、この構造のＩＣパッケージの断面図であり、図
１２は、底面図である。この公報は、耐湿度性が高く、
低コストで、量産性の高いＢＧＡ型の半導体装置の一例
を開示している。この構造によれば、例えば、ポリイミ
ドフィルムなどからなる可撓性樹脂基板２の中央にデバ
イスホール２ａを設けるとともに、この可撓性樹脂基板
２の表面に、銅箔からなるリード３を設け、テープキャ
リアパッケージ用の基板として用いる。リード３の先端
であるインナリード３ａは半導体チップ１の電極１ａに
接続される。各リード３は、底面に配置された対応の半
田ボールなどのバンプ５に接続されている。しかし、こ
の公報に記載の構造は、同一サイズのパッケージから多
くの外部端子を引き出すことは可能だが、１つのパッケ
ージに１つの半導体チップしか搭載されていない。 【０００７】 【発明が解決しようとする課題】上記のような従来の構
造では、１つのテープキャリアに、１つの半導体素子し
か搭載できなかったり、或いは、複数の半導体素子を搭
載できても、全部のリードをボンディングするために
は、リードのボンディング工程の途中で、パッケージ全
体をひっくり返す必要があった。また、半導体素子に２
方向のリードしか接続されていない場合は、高密度化を
図る上では不利であるという問題があった。したがっ
て、従来技術では、高機能且つ高付加価値のテープキャ
リアを提供することは困難であった。 【０００８】 【課題を解決するための手段】本発明に係わるテープキ
ャリアパッケージは、表面に第１の電極が形成された第
１の半導体素子と、テープキャリア上に設けられるとと
もに前記第１の電極に接続された長いリードと、表面に
第２の電極が形成されるとともに前記第１の半導体素子
をその上に積層した第２の半導体素子と、前記テープキ
ャリア上に設けられるとともに前記第２の電極に接続さ
れた短いリードと、前記第１の半導体素子と、前記第２
の半導体素子と、前記長いリードと、前記短いリードと
を封止する樹脂材とを含むことを特徴とする。 【０００９】本発明に係わる別のテープキャリアパッケ
ージは、表面に第１の電極が形成された第１の半導体素
子と、前記第１の電極に接続される一端と、テープキャ
リア上で第１のランドを形成する他端とを有する長いリ
ードと、表面に第２の電極が形成されるととも前記第１
の半導体素子をその上に積層した第２の半導体素子と、
前記第２の電極に接続される一端と、前記テープキャリ
ア上で第２のランドを形成する他端とを有する短いリー
ドと、前記第１の半導体素子と、前記第２の半導体素子
と、前記長いリードと、前記短いリードとを封止する樹
脂材と、前記第１のランドと前記第２のランド上に搭載
された外部接続用の半田ボールとを含むことを特徴とす
る。 【００１０】前記長いリードと前記短いリードはそれぞ
れ複数本有り、前記長いリードと前記短いリードが隣り
合って交互に並ぶように配設されている。 【００１１】前記第２の半導体素子のサイズは前記第１
の半導体素子のサイズより大きく、前記第２の電極は、
前記第２の半導体素子が前記第１の半導体素子に対面す
る領域の外側に設けられている。 【００１２】前記第１の半導体素子は前記第１の電極が
形成された第１の面と、第１の面に対向する第２の面と
を有し、前記第２の半導体素子は前記第２の電極が形成
された第３の面と、第３の面に対向する第４の面とを有
し、前記第１の半導体素子と前記第２の半導体素子は、
第２の面が第３の面に対面するように積層される。 【００１３】また、前記第２の半導体素子の第４の面を
除いて、樹脂材が塗布される。 【００１４】前記第２の半導体素子と前記第１の半導体
素子の各々は、実質的に平行な２組の辺を有し、前記長
いリードと前記短いリードは、各辺に対して実質的に直
角の方向に延出する。前記第１の半導体素子と前記第２
の半導体素子とは、接着剤にて接着される。前記長いリ
ードと前記短いリードは、外方に向かって実質的に同一
平面内に延伸している。前記第１の半導体素子と前記第
２の半導体素子とは、接着剤にて接着される。 【００１５】本発明に係わるテープキャリアパッケージ
の製造方法は、テープキャリア上に設けられた長いリー
ドに対して第１の半導体素子上の電極を位置合わせした
後、ボンディングツールで、前記長いリードを１本ずつ
ボンディングするステップと、第２の半導体素子上に形
成した電極に対して、テープキャリア上に設けた短いリ
ードを位置合わせした後に、前記第１の半導体素子を前
記第２の半導体素子の上に積層させて接着し、ボンディ
ングツールで、短いリードを１本ずつボンディングする
ステップと、前記第１の半導体子素子と、前記第２の半
導体素子と、前記長いリードと、前記短いリードとを樹
脂材で封止するステップとを含む。また、前記封止する
ステップでは、前記第１の半導体素子に対面しない前記
第２の半導体素子の面には樹脂材が塗布されない。 【００１６】本発明に係わるテープキャリアパッケージ
の別の製造方法は、テープキャリア上に設けられた長い
リードに対して、第１の半導体素子上の電極を位置合わ
せした後、ボンディングツールで、前記長いリードを同
時にボンディングするステップと、第２の半導体素子上
の電極を、テープキャリアに設けられた短いリードと位
置合わせした後に、前記第１の半導体素子を前記第２の
半導体素子上に積層させて接着し、ボンディングツール
で、短いリードを１本ずつボンディングするステップ
と、前記第１の半導体素子と、前記第２の半導体素子
と、前記長いリードと、前記短いリードとを樹脂材で封
止するステップとを含む。前記封止するステップでは、
前記第１の半導体素子に対面しない前記第２の半導体素
子の面を除いて樹脂材が塗布される。 【００１７】 【本発明の実施の形態】以下、本発明の各実施の形態に
ついて、図を参照しながら詳細に説明する。 実施の形態１ 図１と図２は、本発明の実施の形態１を示したものであ
る。図１は本実施の形態１に係わるテープキャリアパッ
ケージの正面図であり、図２は図１のテープキャリアパ
ッケージの線II-IIに沿った断面図である。 【００１８】ポリイミド等からなるベースフィルム１に
は、テープ搬送用のスプロケットホール２を穿設してあ
る。下側半導体素子１０には突起状の電極１１が形成さ
れ、この電極１１が、インナリード５を介して、外部基
板と接続するための端子３に接続される。上側半導体素
子７には、突起状の電極８が形成され、この電極８がイ
ンナリード４を介して、外部基板と接続するための端子
３に接続される。電極８又は１１に接続されるインナリ
ード４又は５の部分は幅を狭くすることで、隣り合うリ
ード間の距離を確保している。インナリード５は、イン
ナリード４よりも短く形成されている。上側半導体素子
７と下側半導体素子１０の外形は、略正方形であり、上
側半導体素子７は、下側半導体素子１０よりもサイズ
（面積）が小さい。ベースフィルム１に形成したインナ
リードの配列を変更すれば、長方形などの外形を有する
上側半導体素子７と下側半導体素子１０の場合にも対応
できる。上側半導体素子７を下側半導体素子１０に積層
させて、上側半導体素子７と下側半導体素子１０は、接
着剤９により接合されている。 【００１９】各半導体素子７と１０において、略正方形
の４辺の各々に沿って電極８又は電極１１が配置され、
電極１１は、上側半導体素子７の周辺部から十分離れた
位置に設けられ、下側半導体素子１０の電極１１にイン
ナリード５をボンディングする際に上側半導体素子７が
邪魔にならないようにしてある。また、上側半導体素子
７の４辺が下側半導体素子１０の４辺に平行になるとと
もに、上側半導体素子７の各電極８が、下側半導体素子
１０の隣り合う電極１１の中間に位置するように、両半
導体素子を互いに位置決めしてある。この電極８と１１
に、インナリード４と５が、それぞれ、接続される。ま
た、上側半導体素子７に接続されるインナリード４は、
下側半導体素子１０に接続される隣り合ったインナリー
ド５の間に位置するように配置されている。すなわち、
インナリード４とインナリード５は、隣り合って交互に
位置するように配列されている。インナリード４とイン
ナリード５は、このように交互に配列しなくてもかまわ
ない。例えば、一方向に延出しているリード群のうち、
インナリード４のみを連続して配列し、その隣にインナ
リード５を連続して配列してもよい。また、図1に示し
た例において、四方向に延出している4つのリード群の
うち、特定の群がインナリード４のみ又はインナリード
５のみを含むような配列であってもかまわない。 【００２０】電極８及び電極１１に、それぞれ、接続さ
れるインナリード４及び５の反対側の端部付近は、外部
回路に接続するための端子３として形成されている。端
子３とインナリード４及び５には、錫、金又は半田によ
るメッキが施されている。これら銅の配線パターン（す
なわち、４と５）は、ソルダレジスト６とベースフィル
ム１との間に挟持されるとともに、外界から保護され
る。封止用樹脂１２は、上側半導体素子７の全体と、下
側半導体素子１０の側部及びインナリード４及び５と、
ソルダレジスト６の一部と、ベースフィルム１の一部と
を覆って、パッケージ全体を保護する。この構成によれ
ば、下側半導体素子１０の底面部は、封止用樹脂１２に
より覆われていないので、パッケージの全体の厚さを薄
くすることができる。 【００２１】実施の形態２ 実施の形態２は、実施の形態１によるテープキャリアパ
ッケージの製造方法に係わる。図３（ａ）から図３
（ｄ）は、本発明の実施の形態２に係わる製造方法のス
テップを示す。先ず、図３（ａ）に示すように、テープ
キャリアパッケージ用のテープキャリアを準備する。ポ
リイミドなどのベースフィルム１には、テープ搬送用の
スプロケットホール２が穿設されている。インナリード
４とインナリード５の各々は、一方の端部に、外部基板
と接続される端子３を有する。インナリード４とインナ
リード５の各々の他方の端部は、ボンディング工程にお
いて、各半導体素子上の対応する電極に接続される。下
側半導体素子１０上の電極１１に接続するインナリード
５は、上側半導体素子７上の電極８に接続するインナリ
ード４よりも短く形成されている。端子３とインナリー
ド４と５には、これらの銅パターンを外界から保護する
ために錫、金又は半田によるメッキが施されている。６
は銅の配線パターンを保護する為のソルダレジストであ
る。 【００２２】次に、図３（ｂ）に示すように、上側半導
体素子７を準備し、突起状の電極８とインナリード４と
の位置合わせを行い、ボンディングツール１３を用いて
超音波熱圧着等の方法で、インナリード４を１本ずつ、
上側半導体素子７の上に形成された突起状の電極８にボ
ンディングする。 【００２３】次に、図３（ｃ）に示すように、上面に接
着剤９を塗布された半導体素子１０を準備し、突起状の
電極１１とインナリード５との位置合わせを行い、ボン
ディングツール１３を用いて超音波熱圧着等の方法で、
インナリード５を１本ずつ、電極１１にボンディングす
る。下側半導体素子１０上の電極１１は、インナリード
５が延伸する平面より下にあるので、インナリード５は
下方向に少し折り曲げられる。ここで、接着剤９は、予
め上側半導体素子７の裏面に塗布されていてもかまわな
い。 【００２４】最後に、図３（ｄ）に示すように、上側半
導体素子７の全体と、下側半導体素子１０の側部と、イ
ンナリード４及び５と、ソルダレジスト６の一部とベー
スフィルム１の一部とを封止用樹脂１２で覆って、パッ
ケージ全体を保護する。その後、封止用樹脂１２を硬化
するために熱を加える（図示せず）。このとき、その熱
で同時に接着剤９も硬化する。以上で半導体素子２個を
積層搭載したテープキャリアパッケージが形成される。 【００２５】実施の形態３ 実施の形態３は、実施の形態１によるテープキャリアパ
ッケージの他の製造方法に係わる。図４（ａ）から図４
（ｄ）は実施の形態３による製造方法のステップを示し
ている。まず、図４（ａ）に示すように、テープキャリ
アパッケージ用のテープキャリアを準備する。ポリイミ
ドなどのベースフィルム１には、テープ搬送用のスプロ
ケットホール２が穿設されている。インナリード４とイ
ンナリード５の一方の端部は、半導体素子上の電極に接
続され、他方の端部には、外部基板と接続する端子３を
有する。インナリード５は、インナリード４よりも短く
形成される。 【００２６】次に、図４（ｂ）に示すように、上側半導
体素子７を準備し、突起状の電極８とインナリード４の
位置合わせを行い、ボンディングツール１４を用いて、
超音波熱圧着等の方法で、すべてのインナリード４を同
時にボンディングする。 【００２７】次に、図４（ｃ）に示すように、上面に接
着剤９が塗布された半導体素子１０を準備し、突起状の
電極１１とインナリード５の位置合わせを行い、ボンデ
ィングツール１３を用いて、超音波熱圧着等の方法で、
リードを１本ずつボンディングする。ここで、接着剤９
は予め半導体素子７の裏面に塗布してあってもかまわな
い。 【００２８】最後に、図４（ｄ）に示すように、上側半
導体素子７の全体と、下側半導体素子１０の側部と、イ
ンナリード４及び５と、ソルダレジスト６の一部と、ベ
ースフィルム１の一部とを封止用樹脂１２で覆って、パ
ッケージ全体を保護する。その後、封止用樹脂１２を硬
化するために熱を加える（図示せず）。その熱で同時に
接着剤９も硬化する。以上で半導体素子２個を積層搭載
したテープキャリアパッケージが形成される。 【００２９】実施の形態４ 図５から図６は実施の形態４を示したものである。実施
の形態４は、外部回路に接続するための端子部分を、ラ
ンド構造とし、このランド上に半田ボール等の金属ボー
ルを配置したボールグリッドアレー（ＢＧＡ）構造とし
た点が、実施の形態１と異なる。図５は実施の形態４に
係わるテープキャリアパッケージの正面図である。図６
は図５の線VI-VIに沿った断面図である。ポリイミドな
どのベースフィルム１には、テープ搬送用のスプロケッ
トホール２が穿設されている。実施の形態１と同様に、
上側半導体素子７と下側半導体素子１０の外形は、略正
方形であり、上側半導体素子７は、下側半導体素子１０
よりもサイズ（面積）が小さい。ベースフィルム１に形
成したインナリードの配列を変更すれば、長方形などの
外形を有する上側半導体素子７と下側半導体素子１０の
場合にも、対応できる。また、上側半導体素子７の４辺
が下側半導体素子１０の４辺に平行になるようにして、
上側半導体素子７を下側半導体素子１０に積層してあ
る。上側半導体素子７と下側半導体素子１０は、接着剤
９により接合されている。インナリード５は、インナリ
ード４よりも短く形成されている。 【００３０】インナリード４とインナリード５の各々
は、対応するランド１５につながり、このランドを介し
て外部回路に接続される。ランド１５は、ベースフィル
ム１の表面上の平面内に、格子状に配設されていて、上
側半導体素子７と下側半導体素子１０の積層構造の周囲
を取り囲む。ランド１５上には、半田ボール等の金属ボ
ール１６を設け、この金属ボール１６を介して外部回路
と接続する。金属ボール１６は、封止用樹脂１２の表面
よりも高く突き出ている。この構造では、外部接続用の
ランド１５を２次元の平面内に配置することができるの
で、パッケージ全体をあまり大きくしないで、多ピン化
が図れる利点がある。銅パターンからなるランド１５、
インナリード４及びインナリード５には、錫、金又は半
田によるメッキが施されている。 【００３１】上側半導体素子７と下側半導体素子１０に
は、四角形の４辺の各々に沿って、突起状の電極８及び
電極１１が、それぞれ、配置される。電極１１は、イン
ナリード４及び５をボンディングする際に邪魔にならな
いように、上側半導体素子７の周辺部から十分離れた位
置に設けられる。 【００３２】上側半導体素子７に接続されるインナリー
ド４は、下側半導体素子１０に接続される隣り合ったイ
ンナリード５の間に位置するように配置されている。電
極８及び電極１1に、それぞれ、接続されるインナリー
ド４及び５の反対側の端部にあるランド１５は、外部回
路に接続するための端子としての役割をする。これら銅
の配線パターンであるインナリード４と５は、ソルダレ
ジスト６とベースフィルム１との間に挟持されるととも
に、外界から保護される。封止用樹脂１２は、上側半導
体素子７の全体と、下側半導体素子１０の側部と、イン
ナリード４及び５と、ソルダレジスト６の一部と、ベー
スフィルム１の一部とを覆ってパッケージ全体を保護す
る。実施の形態４の場合も、実施の形態１と同様に、下
側半導体素子１０の底面部は、封止用樹脂１２により覆
われていない。したがって、パッケージの全体の厚さを
薄くできるという点で有利である。 【００３３】 【発明の効果】以上説明したように、請求項１に係わる
発明によれば、１つのテープキャリアパッケージの内部
に２つの半導体素子を積層して収容することが可能とな
るとともにパッケージの厚さを薄く構成できるので、テ
ープキャリアパッケージの高機能化や高付加価値化が可
能となる。 【００３４】請求項２に係わる発明によれば、テープキ
ャリアパッケージの構造をＢＧＡ（Ball Grid Array）
タイプとしたので、テープキャリアパッケージを回路基
板に搭載する際、他の部品と同時に半田付するリフロー
方式が可能となる。 【００３５】請求項３に係わる発明によれば、第１の電
極と第２の電極はそれぞれ複数個有り、長いリードと短
いリードはそれぞれ複数本有り、長いリードと短いリー
ドが隣り合って交互に並ぶように配設されているので、
上側半導体素子と下側半導体素子とを接続する場合に便
利である。 【００３６】請求項４と請求項５に係わる発明によれ
ば、下側半導体素子のサイズは上側半導体素子のサイズ
より大きく、下側半導体素子の電極は、上側半導体素子
が下側半導体素子に対面する領域の外側に設けられてい
る。したがって、両半導体素子の電極形成面が同じ方向
を向いた状態で積層でき、インナリードを電極にボンデ
ィングする際に、従来技術のように、ボンディング工程
の途中で、パッケージ全体をひっくり返す必要がない。 【００３７】請求項６に係わる発明によれば、下側半導
体素子の底面は、樹脂材が塗布されないので、パッケー
ジ全体の厚さを薄くできる。 【００３８】請求項７に係わる発明によれば、下側半導
体素子と上側半導体素子の各々は、実質的に平行な２組
の辺を有し、長いリードと短いリードは、各辺に対して
実質的に直角の方向に延出しているので、リードが整然
と配列され、コンパクトなテープキャリアパッケージを
実現できる。 【００３９】請求項８に係わる発明によれば、長いリー
ドと短いリードは、外方に向かって実質的に同一平面内
に延伸しているので、テープキャリアパッケージを回路
基板に実装する際に便利である。 【００４０】請求項９に係わる発明によれば、第１の半
導体素子と第２の半導体素子とは、接着剤にて接着され
ることで、両半導体素子間の位置決めが確実となる。 【００４１】請求項１０に係わる発明によれば、実施の
形態１の構造を有するテープキャリアパッケージを効率
よく製造できる。 【００４２】請求項１１と請求項１３に係わる発明によ
れば、封止するステップにおいて、上側半導体素子に対
面しない下側半導体素子の面には樹脂材が塗布されない
ので、パッケージ全体の厚さを薄くできる。 【００４３】請求項１２に係わる発明によれば、上側半
導体素子上に形成された全ての突起状の電極と、これら
の電極に接続される全てのインナリードとが、ボンディ
ングツールによって同時に接続されるので、ボンディン
グ時間が短縮できる。したがって、生産効率が上がり、
その結果生産コストの低減が図れる。
【図面の簡単な説明】
【図１】実施の形態１に係わるテープキャリアパッケー
ジの正面図である。 【図２】図１のテープキャリアパッケージの線II-IIに
沿った断面図である。 【図３】本発明の実施の形態２に係わる製造方法の各ス
テップを示す図である。 【図４】本発明の実施の形態３に係わる製造方法の各ス
テップを示す図である。 【図５】本発明の実施の形態４に係わるテープキャリア
パッケージの正面図である。 【図６】図５のテープキャリアパッケージの線VI-VIに
沿った断面図である。 【図７】従来技術によるテープキャリアパッケージの正
面図である。 【図８】図７のテープキャリアパッケージの線VIII-VII
Iに沿った断面図である。 【図９】他の従来技術としての特開平５−２１７０３号
公報に開示されたテープキャリアパッケージの正面図で
ある。 【図１０】図９のテープキャリアパッケージの線X-Xに
沿った断面図である。 【図１１】他の従来技術としての特開平８−１４８５２
６号公報に開示されたボールグリッドアレー構造の断面
図である。 【図１２】図１１の底面図である。 【符号の説明】 １ テープキャリア、 ２ スプロケットホール、 ３
端子、 ４、５、インナリード、 ６ ソルダレジス
ト、 ７ 上側半導体素子、 ８、１１ 突起状の電
極、 ９ 接着剤、 １０ 下側半導体素子、 １２
封止用樹脂、１３、１４ ボンディングツール、 １５
ランド、 １６ 金属ボール。
ジの正面図である。 【図２】図１のテープキャリアパッケージの線II-IIに
沿った断面図である。 【図３】本発明の実施の形態２に係わる製造方法の各ス
テップを示す図である。 【図４】本発明の実施の形態３に係わる製造方法の各ス
テップを示す図である。 【図５】本発明の実施の形態４に係わるテープキャリア
パッケージの正面図である。 【図６】図５のテープキャリアパッケージの線VI-VIに
沿った断面図である。 【図７】従来技術によるテープキャリアパッケージの正
面図である。 【図８】図７のテープキャリアパッケージの線VIII-VII
Iに沿った断面図である。 【図９】他の従来技術としての特開平５−２１７０３号
公報に開示されたテープキャリアパッケージの正面図で
ある。 【図１０】図９のテープキャリアパッケージの線X-Xに
沿った断面図である。 【図１１】他の従来技術としての特開平８−１４８５２
６号公報に開示されたボールグリッドアレー構造の断面
図である。 【図１２】図１１の底面図である。 【符号の説明】 １ テープキャリア、 ２ スプロケットホール、 ３
端子、 ４、５、インナリード、 ６ ソルダレジス
ト、 ７ 上側半導体素子、 ８、１１ 突起状の電
極、 ９ 接着剤、 １０ 下側半導体素子、 １２
封止用樹脂、１３、１４ ボンディングツール、 １５
ランド、 １６ 金属ボール。
─────────────────────────────────────────────────────
フロントページの続き
(58)調査した分野(Int.Cl.7，ＤＢ名)
H01L 21/60
H01L 25/065 - 25/07
H01L 25/18
Claims (1)
- (57)【特許請求の範囲】 【請求項１】 第１の電極が形成された第１の表面と、
第１の表面に対向する第２の表面とを有する第１の半導
体素子と、 第２の電極が形成された第３の表面と、第３の表面に対
向する第４の表面とを有する第２の半導体素子であり、
第２の表面と第３の表面とが対面するようにして、第１
の半導体素子が積層された前記第２の半導体素子と、 開口部を1つのみ有し、前記第１の半導体と前記第２の
半導体とが前記開口部内に配置されるテープキャリア
と 、全長に亙り直線状に延伸するとともに、第１の後方部分
と、第１の後方部分より細い第１の前方部分とを有し、
第１の後方部分がテープキャリア上に設けられ、第１の
前方部分が前記第１の電極に接続された長いリードと 、第２の後方部分と、屈曲するとともに第２の後方部分よ
り細い第２の前方部分とを有し、第２の後方部分が、前
記テープキャリア上に設けられ、第２の前方部分が前記
第２の電極に接続された短いリードと 、前記第１の半導体素子と、前記第２の半導体素子と、前
記長いリードと、前記短いリードとを、前記第４の表面
を除いて封止する樹脂材とを含むことを特徴とするテー
プキャリアパッケージ 。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001146111A JP3434807B2 (ja) | 2001-05-16 | 2001-05-16 | テープキャリアパッケージとその製造方法 |
| US10/125,444 US6664618B2 (en) | 2001-05-16 | 2002-04-19 | Tape carrier package having stacked semiconductor elements, and short and long leads |
| US10/699,706 US7049687B2 (en) | 2001-05-16 | 2003-11-04 | Tape carrier package having stacked semiconductor elements, and short and long leads |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001146111A JP3434807B2 (ja) | 2001-05-16 | 2001-05-16 | テープキャリアパッケージとその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002343929A JP2002343929A (ja) | 2002-11-29 |
| JP3434807B2 true JP3434807B2 (ja) | 2003-08-11 |
Family
ID=18991807
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001146111A Expired - Fee Related JP3434807B2 (ja) | 2001-05-16 | 2001-05-16 | テープキャリアパッケージとその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3434807B2 (ja) |
-
2001
- 2001-05-16 JP JP2001146111A patent/JP3434807B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002343929A (ja) | 2002-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6664618B2 (en) | Tape carrier package having stacked semiconductor elements, and short and long leads | |
| US5241133A (en) | Leadless pad array chip carrier | |
| JP2003124433A (ja) | マルチチップパッケージ | |
| JP2008226863A (ja) | くりぬかれた基板を備えるスタック半導体パッケージアセンブリ | |
| KR20010104217A (ko) | 반도체 장치 및 그 제조 방법, 회로 기판 및 전자 기기 | |
| JP2011101044A (ja) | スタックパッケージ及びその製造方法 | |
| KR20020009605A (ko) | 적층 가능한 가요성 회로 ｉｃ 패키지 및 그 제조 방법 | |
| US20040135243A1 (en) | Semiconductor device, its manufacturing method and electronic device | |
| KR20040062764A (ko) | 칩 스케일 적층 패키지 | |
| KR20020078931A (ko) | 반도체패키지용 캐리어프레임 및 이를 이용한반도체패키지와 그 제조 방법 | |
| TW201110280A (en) | Land grid array semiconductor device packages, assemblies including same, and methods of fabrication | |
| EP0563264B1 (en) | Leadless pad array chip carrier | |
| JP4069771B2 (ja) | 半導体装置、電子機器および半導体装置の製造方法 | |
| JPH0831868A (ja) | Ｂｇａ型半導体装置 | |
| JP2003086760A (ja) | 半導体装置およびその製造方法 | |
| JP3656861B2 (ja) | 半導体集積回路装置及び半導体集積回路装置の製造方法 | |
| JP2006190834A (ja) | 半導体パッケージ及びフレキシブルサーキット基板 | |
| JP3434807B2 (ja) | テープキャリアパッケージとその製造方法 | |
| JP3450477B2 (ja) | 半導体装置及びその製造方法 | |
| JP3867796B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| KR100443516B1 (ko) | 적층 패키지 및 그 제조 방법 | |
| JP3490601B2 (ja) | フィルムキャリアおよびそれを用いた積層型実装体 | |
| JP3418759B2 (ja) | 半導体パッケージ | |
| JP3850712B2 (ja) | 積層型半導体装置 | |
| WO2023089988A1 (ja) | モジュール |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20030520 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080530 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090530 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090530 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100530 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100530 Year of fee payment: 7 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110530 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120530 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130530 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140530 Year of fee payment: 11 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |