JP2003086760A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】 【課題】 メモリやロジックなどのデバイスの小型化を
実現することができる半導体装置、およびその製造方法
を提供する。 【解決手段】 フレキシブル配線基板を用いたパッケー
ジ１と、Ｆａｎ−ｉｎタイプのパッケージ２からなり、
パッケージ２がパッケージ１に実装されて構成されるＣ
ＳＰであって、パッケージ１は、表面上に電極１１が配
置された２つのチップ１２，１３と、これらのチップ１
２，１３が実装され、複数のリード部１４およびランド
部１５が形成されたフレキシブル配線基板１６と、各チ
ップ１２，１３とフレキシブル配線基板１６との接続部
分を封止する封止材１７と、フレキシブル配線基板１６
の一方のチップ１２に対応するランド部１５に搭載され
るボール状の外部端子１８と、フレキシブル配線基板１
６の折り曲げ状態において、チップ１２，１３の裏面同
士を接着する接着剤１９などから構成されている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、半導体装置および
その製造技術に関し、特にメモリやロジックなどのデバ
イスの小型化に好適な半導体装置に適用して有効な技術
に関する。

【０００２】

【従来の技術】本発明者が検討した技術として、メモリ
やロジックなどのデバイスに関しては、以下のような技
術が考えられる。たとえば、ノートＰＣ、パームトップ
ＰＣなどのコンピュータ関連機器は、小型・薄型化して
きている。これに伴い、メモリなどのＩＣパッケージも
小型・薄型化が進んできており、たとえばパッケージの
形状はＳＯＪ→ＴＳＯＰ→ＴＣＰ→ＣＳＰへと移行して
きている。

【０００３】ＣＳＰは、チップサイズと同等あるいはわ
ずかに大きいパッケージタイプとして、様々な構造を有
し、既存パッケージの派生品として採用されてきてい
る。たとえば、ＢＧＡタイプ、ＬＧＡタイプなどがあ
る。

【０００４】なお、このようなＣＳＰに関する技術とし
ては、たとえば２０００年７月２８日、株式会社工業調
査会発行、社団法人エレクトロニクス実装学会編の「エ
レクトロニクス実装大事典」（Ｐ５３６〜Ｐ５４０な
ど）に記載される技術などが挙げられる。

【０００５】

【発明が解決しようとする課題】ところで、前記のよう
なＣＳＰの技術について、本発明者が検討した結果、以
下のようなことが明らかとなった。たとえば、メモリの
ような高密度・大容量化を必要とするものでは、現状の
Ｆａｎ−ｉｎタイプ、Ｆａｎ−ｏｕｔタイプ、Ｆａｎ−
ｉｎ／ｏｕｔタイプなどのパッケージ構造では限界にき
ており、現状のＩＣパッケージ技術では大幅な小型化は
望めないものと考えられる。

【０００６】そこで、本発明の目的は、前記のようなパ
ッケージ構造とフレキシブル配線基板を用いた新たなパ
ッケージ構造とを組み合わせ、メモリやロジックなどの
デバイスの小型化を実現することができる半導体装置、
およびその製造方法を提供するものである。

【０００７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。

【０００８】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。

【０００９】すなわち、本発明による半導体装置は、所
定の回路が形成され、表面上に電極が配置された第１お
よび第２チップと、これらのチップが実装され、各チッ
プの各電極に接続される複数のリード部、および各リー
ド部に配線パターンを介して接続される複数のランド部
が形成されたフレキシブル配線基板と、各チップの電極
とフレキシブル配線基板のリード部との接続部分を封止
する封止材と、フレキシブル配線基板の第１チップに対
応するランド部に搭載されるボール状の外部端子と、フ
レキシブル配線基板の折り曲げ状態において、第１と第
２チップの裏面同士を接着する接着剤とを有するもので
ある。

【００１０】さらに、前記半導体装置において、所定の
回路が形成され、表面上に電極が配置された第３チップ
と、このチップが実装され、チップの各電極に接続され
る複数のリード部、および各リード部に配線パターンを
介して接続される複数のランド部が形成された配線基板
と、第３チップの電極と配線基板のリード部との接続部
分を封止する封止材と、配線基板のランド部に搭載され
るボール状の外部端子とからなるパッケージを有し、こ
のパッケージが第１および第２チップが実装されたフレ
キシブル配線基板に実装され、パッケージの外部端子が
フレキシブル配線基板の第２チップに対応するランド部
に接続されて構成されるものである。

【００１１】また、本発明による他の半導体装置は、所
定の回路が形成され、表面上に電極が配置された第１チ
ップ、このチップが実装され、チップの各電極に接続さ
れる複数のリード部、および各リード部に配線パターン
を介して接続される複数のランド部が形成されたフレキ
シブル配線基板、第１チップの電極とフレキシブル配線
基板のリード部との接続部分、およびフレキシブル配線
基板の未接続のリード部の部分を封止する封止材、フレ
キシブル配線基板の第１チップに対応するランド部に搭
載されるボール状の外部端子、フレキシブル配線基板の
折り曲げ状態において、第１チップの裏面と未接続のリ
ード部の封止部分の裏面とを接着する接着剤からなる第
１パッケージと、前記半導体装置と同様の第３チップ、
配線基板、封止材、外部端子からなる第２パッケージと
を有し、第２パッケージが第１パッケージのフレキシブ
ル配線基板に実装され、第２パッケージの外部端子がフ
レキシブル配線基板の未接続のリード部に対応するラン
ド部に接続されて構成されるものである。

【００１２】また、本発明による半導体装置の製造方法
は、所定の回路が形成され、表面上に電極が配置された
第１および第２チップ、これらのチップの各電極に接続
される複数のリード部、および各リード部に配線パター
ンを介して接続される複数のランド部が形成されたフレ
キシブル配線基板、所定の回路が形成され、表面上に電
極が配置された第３チップ、このチップの各電極に接続
される複数のリード部、および各リード部に配線パター
ンを介して接続される複数のランド部が形成された配線
基板を用意し、第１および第２チップをフレキシブル配
線基板に実装し、これらのチップの各電極をフレキシブ
ル配線基板のリード部に接続し、第１および第２チップ
の電極とフレキシブル配線基板のリード部との接続部分
を封止材により封止し、フレキシブル配線基板の第１チ
ップに対応するランド部にボール状の外部端子を搭載
し、フレキシブル配線基板を折り曲げ、この折り曲げ状
態において、第１と第２チップの裏面同士を接着剤によ
り接着し、第３チップを配線基板に実装し、このチップ
の各電極を配線基板のリード部に接続し、第３チップの
電極と配線基板のリード部との接続部分を封止材により
封止し、配線基板のランド部にボール状の外部端子を搭
載し、第３チップが実装された配線基板を第１および第
２チップが実装されたフレキシブル配線基板に実装し、
配線基板の外部端子をフレキシブル配線基板の第２チッ
プに対応するランド部に接続する、各工程を有するもの
である。

【００１３】また、本発明による他の半導体装置の製造
方法は、所定の回路が形成され、表面上に電極が配置さ
れた第１チップ、このチップの各電極に接続される複数
のリード部、および各リード部に配線パターンを介して
接続される複数のランド部が形成されたフレキシブル配
線基板、所定の回路が形成され、表面上に電極が配置さ
れた第３チップ、このチップの各電極に接続される複数
のリード部、および各リード部に配線パターンを介して
接続される複数のランド部が形成された配線基板を用意
し、第１チップをフレキシブル配線基板に実装し、この
チップの各電極をフレキシブル配線基板のリード部に接
続し、第１チップの電極とフレキシブル配線基板のリー
ド部との接続部分、およびフレキシブル配線基板の未接
続のリード部の部分を封止材により封止し、フレキシブ
ル配線基板の第１チップに対応するランド部にボール状
の外部端子を搭載し、フレキシブル配線基板を折り曲
げ、この折り曲げ状態において、第１チップの裏面と未
接続のリード部の封止部分の裏面とを接着剤により接着
し、第３チップを配線基板に実装し、このチップの各電
極を配線基板のリード部に接続し、第３チップの電極と
配線基板のリード部との接続部分を封止材により封止
し、配線基板のランド部にボール状の外部端子を搭載
し、第３チップが実装された配線基板を第１チップが実
装されたフレキシブル配線基板に実装し、配線基板の外
部端子をフレキシブル配線基板の未接続のリード部に対
応するランド部に接続する、各工程を有するものであ
る。

【００１４】

【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一部材には同一の符号を付
し、その繰り返しの説明は省略する。

【００１５】（実施の形態１）まず、図１および図２に
より、本発明の実施の形態１の半導体装置の構成の一例
を説明する。図１は本実施の形態の半導体装置を示す断
面図、図２（ａ）は平面図、図２（ｂ）は底面図であ
る。

【００１６】本実施の形態の半導体装置は、たとえば２
つのパッケージ構造を組み合わせたＣＳＰとされ、フレ
キシブル配線基板を用いたパッケージ１と、Ｆａｎ−ｉ
ｎタイプのパッケージ２からなり、パッケージ２がパッ
ケージ１に実装されて構成されている。

【００１７】パッケージ１は、所定の回路が形成され、
表面上に電極１１が配置された２つのチップ１２，１３
と、これらのチップ１２，１３が実装され、複数のリー
ド部１４、および各リード部１４に配線パターンを介し
て接続される複数のランド部１５が形成されたフレキシ
ブル配線基板１６と、各チップ１２，１３の電極１１と
フレキシブル配線基板１６のリード部１４との接続部分
を封止する封止材１７と、フレキシブル配線基板１６の
一方のチップ１２に対応するランド部１５に搭載される
ボール状の外部端子１８と、チップ１２，１３の裏面同
士を接着する接着剤１９などから構成されている。

【００１８】パッケージ２は、所定の回路が形成され、
表面上に電極２１が配置されたチップ２２と、このチッ
プ２２が実装され、複数のリード部２３、および各リー
ド部２３に配線パターンを介して接続される複数のラン
ド部２４が形成された配線基板２５と、チップ２２の電
極２１と配線基板２５のリード部２３との接続部分を封
止する封止材２６と、配線基板２５のランド部２４に搭
載されるボール状の外部端子２７などから構成されてい
る。このパッケージ２は、いわゆる既存のＦａｎ−ｉｎ
タイプのＣＳＰである。

【００１９】各チップ１２，１３，２２は、たとえばメ
モリ、ロジックなどの所定の集積回路が内部に形成さ
れ、また表面上に複数の電極１１，２１が配置され、内
部に形成された集積回路の各端子から表面上の電極１
１，２１まで電気的に接続されている。この各チップ１
２，１３，２２は、たとえば中心線上に電極１１，２１
が１列で配置されたセンタパッド構造となっている。

【００２０】フレキシブル配線基板１６は、たとえばポ
リイミドなどのテープ基材に銅箔などの配線層が挟まれ
て形成され、自在に折り曲げ可能な構造となっている。
配線層には、テープ基材の開口部から露出され、各チッ
プ１２，１３の各電極１１に接続される複数のリード部
１４と、各リード部１４に配線パターンを介して接続さ
れた複数のランド部１５が形成されている。このフレキ
シブル配線基板１６の表面の各チップ１２，１３の実装
領域には、エラストマ２０が貼り付けられている。

【００２１】配線基板２５は、たとえばフレキシブル配
線基板１６と同様に、ポリイミドなどのテープ基材に銅
箔などの配線層が挟まれて形成されている。配線層に
は、テープ基材の開口部から露出され、チップ２２の各
電極２１に接続される複数のリード部２３と、各リード
部２３に配線パターンを介して接続された複数のランド
部２４が形成されている。この配線基板２５の表面のチ
ップ２２の実装領域には、エラストマ２８が貼り付けら
れている。

【００２２】各封止材１７，２６は、たとえばエポキシ
系などの絶縁性樹脂材料からなり、この封止材１７，２
６により各チップ１２，１３，２２の各電極１１，２１
とフレキシブル配線基板１６、配線基板２５の各リード
部１４，２３との接続部分が封止される。

【００２３】各外部端子１８，２７は、たとえばすず−
鉛系や、鉛を含まない半田ボールからなり、フレキシブ
ル配線基板１６のチップ１２に対応するランド部１５、
配線基板２５のランド部２４に搭載される。

【００２４】接着剤１９は、たとえばエポキシ系などの
接着性樹脂材料からなり、フレキシブル配線基板１６の
折り曲げ状態において、チップ１２の裏面とチップ１３
の裏面とが接着される。

【００２５】以上のように構成されるパッケージ１，２
において、チップ２２が配線基板２５に実装されたパッ
ケージ２が、チップ１２，１３がフレキシブル配線基板
１６に実装されたパッケージ１に重ねて実装され、パッ
ケージ２の外部端子２７がフレキシブル配線基板１６の
チップ１３に対応するランド部１５に接続され、パッケ
ージ１の外部端子１８が実際に外部に接続するための端
子となり、外部端子１８から全てのチップ１２，１３，
２２に電気的に接続されている。図２（ｂ）の例では、
２４個の外部端子１８がアレイ状に配列されている。

【００２６】次に、図３〜図７により、本実施の形態の
半導体装置の製造方法の一例を説明する。

【００２７】始めに、図３および図４により、図５を参
照しながら、フレキシブル配線基板を用いたパッケージ
の製造方法を説明する。図３および図４はフレキシブル
配線基板を用いたパッケージの製造方法を示すフロー図
であり、右側の図は製造方法の各組立工程に対応する半
導体装置の断面図を示す。図５はフレキシブル配線基板
を用いたパッケージのボール搭載工程後を示す平面図で
ある。

【００２８】（１）用意工程（ステップＳ１） この工程においては、パッケージ１を構成するチップ１
２，１３、フレキシブル配線基板１６、封止材１７、外
部端子１８となる半田ボール、接着剤１９、エラストマ
２０などを用意する。

【００２９】（２）エラストマ貼付工程（ステップＳ
２） この工程においては、フレキシブル配線基板１６の表面
の各チップ１２，１３の実装領域にエラストマ２０を貼
り付ける。

【００３０】（３）チップ実装工程（ステップＳ３） この工程においては、チップ１２，１３をフレキシブル
配線基板１６の各実装領域にそれぞれ実装する。

【００３１】（４）リードボンディング工程（ステップ
Ｓ４） この工程では、チップ１２，１３の各電極１１をフレキ
シブル配線基板１６の各リード部１４に接続する。

【００３２】（５）封止工程（ステップＳ５） この工程においては、チップ１２，１３の各電極１１と
フレキシブル配線基板１６の各リード部１４との接続部
分、すなわちエラストマ２０の開口部を封止材１７によ
り封止する。

【００３３】（６）ボール搭載工程（ステップＳ６） この工程においては、フレキシブル配線基板１６のチッ
プ１２に対応するランド部１５に半田ボールを搭載して
ボール状の外部端子１８とする。このボール搭載工程が
終了したパッケージ１は、たとえば図５に示すような平
面構造となる。

【００３４】（７）チップ接着工程（ステップＳ７） この工程においては、フレキシブル配線基板１６を折り
曲げ、この折り曲げ状態において、チップ１２の裏面と
チップ１３の裏面とを接着剤１９により接着する。これ
により、チップ１２，１３がフレキシブル配線基板１６
に実装されたパッケージ１が完成する。

【００３５】続いて、図６により、Ｆａｎ−ｉｎタイプ
のパッケージの製造方法を説明する。図６はＦａｎ−ｉ
ｎタイプのパッケージの製造方法を示すフロー図であ
り、右側の図は製造方法の各組立工程に対応する半導体
装置の断面図を示す。

【００３６】（１）用意工程（ステップＳ１１） この工程においては、パッケージ２を構成するチップ２
２、配線基板２５、封止材２６、外部端子２７となる半
田ボール、エラストマ２８などを用意する。

【００３７】（２）エラストマ貼付工程（ステップＳ１
２） この工程においては、配線基板２５の表面のチップ２２
の実装領域にエラストマ２８を貼り付ける。

【００３８】（３）チップ実装工程（ステップＳ１３） この工程においては、チップ２２を配線基板２５に実装
する。

【００３９】（４）リードボンディング工程（ステップ
Ｓ１４） この工程では、チップ２２の各電極２１を配線基板の各
リード部２３に接続する。

【００４０】（５）封止工程（ステップＳ１５） この工程においては、チップ２２の各電極２１と配線基
板２５の各リード部２３との接続部分、すなわちエラス
トマ２８の開口部を封止材２６により封止する。

【００４１】（６）ボール搭載工程（ステップＳ１６） この工程においては、配線基板２５のランド部２４に半
田ボールを搭載してボール状の外部端子２７とする。こ
れにより、チップ２２が配線基板２５に実装されたパッ
ケージ２が完成する。

【００４２】続いて、図７により、フレキシブル配線基
板を用いたパッケージと、Ｆａｎ−ｉｎタイプのパッケ
ージの積層方法を説明する。図７はフレキシブル配線基
板を用いたパッケージと、Ｆａｎ−ｉｎタイプのパッケ
ージの積層方法を示す断面図である。

【００４３】この積層工程においては、完成したパッケ
ージ２をパッケージ１に重ねて実装し、配線基板２５の
外部端子２７をフレキシブル配線基板１６のチップ１３
に対応するランド部１５に接続する。これにより、前記
図１，図２に示すような、外部端子１８から全てのチッ
プ１２，１３，２２に電気的に接続された半導体装置が
完成する。この完成した半導体装置は、たとえばＰＣ、
ＷＳ、サーバ、他のマザーボード、メモリモジュールな
どに適用することができる。

【００４４】従って、本実施の形態の半導体装置によれ
ば、自在に折り曲げ可能な構造のフレキシブル配線基板
１６を用いてパッケージ１を構成し、さらにこのパッケ
ージ１と、Ｆａｎ−ｉｎタイプのパッケージ２とを組み
合わせることにより、メモリやロジックなどのデバイス
の小型化を実現することができ、さらに高機能化、大容
量化などの機能向上に対しても小型に抑えることができ
る。

【００４５】また、メモリモジュールなどに適用した場
合には、実装基板に実装する際の実装面積が小さくな
り、さらに外部端子が少なくなるので実装基板の回路が
単純になる。

【００４６】さらに、各パッケージ１，２を構成するフ
レキシブル配線基板１６、配線基板２５として既存の同
じ構造の基板を用い、他の構成部品についても同じもの
を用いることができるので、既存の部品を流用して製造
することができる。さらに、製造設備なども既存の設備
を活用することができる。

【００４７】また、本実施の形態の半導体装置として、
たとえばチップ１２，１３，２２がメモリ同士であれ
ば、メモリの容量アップを図ることができ、またメモリ
とマイコンであれば機能付きメモリを構成することがで
きる。

【００４８】（実施の形態２）まず、図８により、本発
明の実施の形態２の半導体装置の構成の一例を説明す
る。図８は本実施の形態の半導体装置を示す断面図であ
る。

【００４９】本実施の形態の半導体装置は、前記実施の
形態１と同様に、たとえば２つのパッケージ構造を組み
合わせたＣＳＰとされ、前記実施の形態１との相違点
は、フレキシブル配線基板を用いたパッケージ構造とし
て、１つのチップのみを実装した構成に変更した点であ
る。

【００５０】すなわち、本実施の形態の半導体装置にお
いては、たとえば図８に示すように、前記実施の形態１
と異なるフレキシブル配線基板を用いたパッケージ１ａ
と、前記実施の形態１と同様のＦａｎ−ｉｎタイプのパ
ッケージ２からなり、パッケージ２がパッケージ１ａに
実装されて構成されている。

【００５１】パッケージ１ａは、所定の回路が形成さ
れ、表面上に電極１１が配置された１つのチップ１２の
みと、このチップ１２が実装され、複数のリード部１
４、および各リード部１４に配線パターンを介して接続
される複数のランド部１５が形成されたフレキシブル配
線基板１６と、チップ１２の電極１１とフレキシブル配
線基板１６のリード部１４との接続部分を封止する封止
材１７と、フレキシブル配線基板１６のチップ１２に対
応するランド部１５に搭載されるボール状の外部端子１
８と、チップ１２の裏面と未接続のリード部の封止部分
の裏面とを接着する接着剤１９などから構成されてい
る。フレキシブル配線基板１６の表面のチップ１２の実
装領域には、エラストマ２０が貼り付けられている。

【００５２】次に、図９〜図１２により、本実施の形態
の半導体装置の製造方法の一例を説明する。

【００５３】始めに、図９および図１０により、図１１
を参照しながら、フレキシブル配線基板を用いたパッケ
ージの製造方法を説明する。図９および図１０はフレキ
シブル配線基板を用いたパッケージの製造方法を示すフ
ロー図であり、右側の図は製造方法の各組立工程に対応
する半導体装置を示す断面図を示す。図１１はフレキシ
ブル配線基板を用いたパッケージのボール搭載工程後を
示す平面図である。

【００５４】（１）用意工程（ステップＳ２１） この工程においては、パッケージ１ａを構成するチップ
１２、フレキシブル配線基板１６、封止材１７、外部端
子１８となる半田ボール、接着剤１９、エラストマ２０
などを用意する。

【００５５】（２）エラストマ貼付工程（ステップＳ２
２） この工程においては、フレキシブル配線基板１６の表面
のチップ１２の実装領域、チップが実装されない領域に
エラストマ２０を貼り付ける。

【００５６】（３）チップ実装工程（ステップＳ２３） この工程においては、チップ１２をフレキシブル配線基
板１６の実装領域に実装する。

【００５７】（４）リードボンディング工程（ステップ
Ｓ２４） この工程では、チップ１２の各電極１１をフレキシブル
配線基板１６の各リード部１４に接続する。

【００５８】（５）封止工程（ステップＳ２５） この工程においては、チップ１２の各電極１１とフレキ
シブル配線基板１６の各リード部１４との接続部分、チ
ップが実装されていない未接続のリード部、すなわちエ
ラストマ２０の開口部を封止材１７により封止する。

【００５９】（６）ボール搭載工程（ステップＳ２６） この工程においては、フレキシブル配線基板１６のチッ
プ１２に対応するランド部１５に半田ボールを搭載して
ボール状の外部端子１８とする。このボール搭載工程が
終了したパッケージ１は、たとえば図１１に示すような
平面構造となる。

【００６０】（７）チップ接着工程（ステップＳ２７） この工程においては、フレキシブル配線基板１６を折り
曲げ、この折り曲げ状態において、チップ１２の裏面と
チップが実装されていない未接続のリード部の封止材の
裏面とを接着する。これにより、チップ１２がフレキシ
ブル配線基板１６に実装されたパッケージ１ａが完成す
る。

【００６１】続いて、パッケージ２については、前記実
施の形態１と同様に行われる。

【００６２】続いて、図１２により、フレキシブル配線
基板を用いたパッケージと、Ｆａｎ−ｉｎタイプのパッ
ケージの積層方法を説明する。図１２はフレキシブル配
線基板を用いたパッケージと、Ｆａｎ−ｉｎタイプのパ
ッケージの積層方法を示す断面図である。

【００６３】この積層工程においては、完成したパッケ
ージ２をパッケージ１ａに重ねて実装し、配線基板２５
の外部端子２７をフレキシブル配線基板１６のチップ１
３に対応するランド部１５に接続する。これにより、前
記図８に示すような、外部端子１８から全てのチップ１
２，２２に電気的に接続された半導体装置が完成する。

【００６４】従って、本実施の形態の半導体装置によれ
ば、自在に折り曲げ可能な構造のフレキシブル配線基板
１６を用いてパッケージ１ａを構成し、さらにこのパッ
ケージ１ａと、Ｆａｎ−ｉｎタイプのパッケージ２とを
組み合わせることにより、前記実施の形態１と同様の効
果を得ることができる。

【００６５】以上、本発明者によってなされた発明をそ
の実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることはいうまでもな
い。

【００６６】たとえば、前記実施の形態においては、セ
ンタパッド構造のチップを用いた場合を例に説明した
が、周辺パッド構造などのチップを用いる場合について
も適用することができる。また、パッケージ構造につい
ても、Ｆａｎ−ｉｎタイプに限らず、Ｆａｎ−ｏｕｔタ
イプ、Ｆａｎ−ｉｎ／ｏｕｔタイプとすることも可能で
ある。

【００６７】

【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば、
以下のとおりである。

【００６８】（１）自在に折り曲げ可能な構造のフレキ
シブル配線基板にチップを実装したパッケージ構造とす
ることで、メモリやロジックなどのデバイスの小型化を
実現することが可能となる。さらに、フレキシブル配線
基板を用いたパッケージ構造と、既存のパッケージ構造
とを組み合わせることで、高機能化、大容量化などの機
能向上に対しても小型に抑えることが可能となる。

【００６９】（２）前記（１）により、デバイスの小型
化が可能となるので、実装基板に実装する際の実装面積
を縮小することが可能となる。さらに、外部端子が少な
くなるので、実装基板の回路を単純化することが可能と
なる。

【００７０】（３）フレキシブル配線基板を用いたパッ
ケージ構造と、既存のパッケージ構造との組み合わせに
おいて、各パッケージを構成する配線基板や他の構成部
品についても同じものを用いることができるので、既存
の部品を流用して製造することが可能となる。さらに、
製造設備なども既存の設備を活用することが可能とな
る。

【図面の簡単な説明】

【図１】本発明の実施の形態１の半導体装置を示す断面
図である。

【図２】（ａ），（ｂ）は本発明の実施の形態１の半導
体装置を示す平面図と底面図である。

【図３】本発明の実施の形態１の半導体装置において、
フレキシブル配線基板を用いたパッケージの製造方法を
示すフロー図である。

【図４】本発明の実施の形態１の半導体装置において、
図３に続く、フレキシブル配線基板を用いたパッケージ
の製造方法を示すフロー図である。

【図５】本発明の実施の形態１の半導体装置において、
フレキシブル配線基板を用いたパッケージのボール搭載
工程後を示す平面図である。

【図６】本発明の実施の形態１の半導体装置において、
Ｆａｎ−ｉｎタイプのパッケージの製造方法を示すフロ
ー図である。

【図７】本発明の実施の形態１の半導体装置において、
フレキシブル配線基板を用いたパッケージと、Ｆａｎ−
ｉｎタイプのパッケージの積層方法を示す断面図であ
る。

【図８】本発明の実施の形態２の半導体装置を示す断面
図である。

【図９】本発明の実施の形態２の半導体装置において、
フレキシブル配線基板を用いたパッケージの製造方法を
示すフロー図である。

【図１０】本発明の実施の形態２の半導体装置におい
て、図９に続く、フレキシブル配線基板を用いたパッケ
ージの製造方法を示すフロー図である。

【図１１】本発明の実施の形態２の半導体装置におい
て、フレキシブル配線基板を用いたパッケージのボール
搭載工程後を示す平面図である。

【図１２】本発明の実施の形態２の半導体装置におい
て、フレキシブル配線基板を用いたパッケージと、Ｆａ
ｎ−ｉｎタイプのパッケージの積層方法を示す断面図で
ある。

【符号の説明】

１，１ａ パッケージ １１ 電極 １２，１３ チップ １４ リード部 １５ ランド部 １６ フレキシブル配線基板 １７ 封止材 １８ 外部端子 １９ 接着剤 ２ パッケージ ２１ 電極 ２２ チップ ２３ リード部 ２４ ランド部 ２５ 配線基板 ２６ 封止材 ２７ 外部端子

───────────────────────────────────────────────────── フロントページの続き (72)発明者 新津 修 群馬県高崎市西横手町１番地１ 日立東部 セミコンダクタ株式会社内

Claims (5)

【特許請求の範囲】
1. 【請求項１】 所定の回路が形成され、表面上に電極が
   配置された第１チップおよび第２チップと、 前記第１チップおよび第２チップが実装され、各チップ
   の各電極に接続される複数のリード部、および各リード
   部に配線パターンを介して接続される複数のランド部が
   形成されたフレキシブル配線基板と、 前記第１チップおよび第２チップの電極と前記フレキシ
   ブル配線基板のリード部との接続部分を封止する封止材
   と、 前記フレキシブル配線基板の前記第１チップに対応する
   ランド部に搭載されるボール状の外部端子と、 前記フレキシブル配線基板の折り曲げ状態において、前
   記第１チップの裏面と前記第２チップの裏面とを接着す
   る接着剤と、を有することを特徴とする半導体装置。
2. 【請求項２】 請求項１記載の半導体装置において、 所定の回路が形成され、表面上に電極が配置された第３
   チップと、 前記第３チップが実装され、このチップの各電極に接続
   される複数のリード部、および各リード部に配線パター
   ンを介して接続される複数のランド部が形成された配線
   基板と、 前記第３チップの電極と前記配線基板のリード部との接
   続部分を封止する封止材と、 前記配線基板のランド部に搭載されるボール状の外部端
   子と、からなるパッケージを有し、 前記パッケージが前記第１チップおよび第２チップが実
   装された前記フレキシブル配線基板に実装され、前記パ
   ッケージの外部端子が前記フレキシブル配線基板の前記
   第２チップに対応するランド部に接続されていることを
   特徴とする半導体装置。
3. 【請求項３】 所定の回路が形成され、表面上に電極が
   配置された第１チップ、前記第１チップが実装され、こ
   のチップの各電極に接続される複数のリード部、および
   各リード部に配線パターンを介して接続される複数のラ
   ンド部が形成されたフレキシブル配線基板、前記第１チ
   ップの電極と前記フレキシブル配線基板のリード部との
   接続部分、および前記フレキシブル配線基板の未接続の
   リード部の部分を封止する封止材、前記フレキシブル配
   線基板の前記第１チップに対応するランド部に搭載され
   るボール状の外部端子、前記フレキシブル配線基板の折
   り曲げ状態において、前記第１チップの裏面と前記未接
   続のリード部の封止部分の裏面とを接着する接着剤から
   なる第１パッケージと、 所定の回路が形成され、表面上に電極が配置された第３
   チップ、前記第３チップが実装され、このチップの各電
   極に接続される複数のリード部、および各リード部に配
   線パターンを介して接続される複数のランド部が形成さ
   れた配線基板、前記第３チップの電極と前記配線基板の
   リード部との接続部分を封止する封止材、前記配線基板
   のランド部に搭載されるボール状の外部端子からなる第
   ２パッケージと、を有し、 前記第２パッケージが前記第１パッケージの前記フレキ
   シブル配線基板に実装され、前記第２パッケージの外部
   端子が前記フレキシブル配線基板の前記未接続のリード
   部に対応するランド部に接続されていることを特徴とす
   る半導体装置。
4. 【請求項４】 所定の回路が形成され、表面上に電極が
   配置された第１チップおよび第２チップ、前記第１チッ
   プおよび第２チップの各電極に接続される複数のリード
   部、および各リード部に配線パターンを介して接続され
   る複数のランド部が形成されたフレキシブル配線基板、
   所定の回路が形成され、表面上に電極が配置された第３
   チップ、前記第３チップの各電極に接続される複数のリ
   ード部、および各リード部に配線パターンを介して接続
   される複数のランド部が形成された配線基板を用意する
   工程と、 前記第１チップおよび第２チップを前記フレキシブル配
   線基板に実装し、前記第１チップおよび第２チップの各
   電極を前記フレキシブル配線基板のリード部に接続する
   工程と、 前記第１チップおよび第２チップの電極と前記フレキシ
   ブル配線基板のリード部との接続部分を封止材により封
   止する工程と、 前記フレキシブル配線基板の前記第１チップに対応する
   ランド部にボール状の外部端子を搭載する工程と、 前記フレキシブル配線基板を折り曲げ、この折り曲げ状
   態において、前記第１チップの裏面と前記第２チップの
   裏面とを接着剤により接着する工程と、 前記第３チップを前記配線基板に実装し、前記第３チッ
   プの各電極を前記配線基板のリード部に接続する工程
   と、 前記第３チップの電極と前記配線基板のリード部との接
   続部分を封止材により封止する工程と、 前記配線基板のランド部にボール状の外部端子を搭載す
   る工程と、 前記第３チップが実装された前記配線基板を前記第１チ
   ップおよび第２チップが実装された前記フレキシブル配
   線基板に実装し、前記配線基板の外部端子を前記フレキ
   シブル配線基板の前記第２チップに対応するランド部に
   接続する工程と、を有することを特徴とする半導体装置
   の製造方法。
5. 【請求項５】 所定の回路が形成され、表面上に電極が
   配置された第１チップ、前記第１チップの各電極に接続
   される複数のリード部、および各リード部に配線パター
   ンを介して接続される複数のランド部が形成されたフレ
   キシブル配線基板、所定の回路が形成され、表面上に電
   極が配置された第３チップ、前記第３チップの各電極に
   接続される複数のリード部、および各リード部に配線パ
   ターンを介して接続される複数のランド部が形成された
   配線基板を用意する工程と、 前記第１チップを前記フレキシブル配線基板に実装し、
   前記第１チップの各電極を前記フレキシブル配線基板の
   リード部に接続する工程と、 前記第１チップの電極と前記フレキシブル配線基板のリ
   ード部との接続部分、および前記フレキシブル配線基板
   の未接続のリード部の部分を封止材により封止する工程
   と、 前記フレキシブル配線基板の前記第１チップに対応する
   ランド部にボール状の外部端子を搭載する工程と、 前記フレキシブル配線基板を折り曲げ、この折り曲げ状
   態において、前記第１チップの裏面と前記未接続のリー
   ド部の封止部分の裏面とを接着剤により接着する工程
   と、 前記第３チップを前記配線基板に実装し、前記第３チッ
   プの各電極を前記配線基板のリード部に接続する工程
   と、 前記第３チップの電極と前記配線基板のリード部との接
   続部分を封止材により封止する工程と、 前記配線基板のランド部にボール状の外部端子を搭載す
   る工程と、 前記第３チップが実装された前記配線基板を前記第１チ
   ップが実装された前記フレキシブル配線基板に実装し、
   前記配線基板の外部端子を前記フレキシブル配線基板の
   前記未接続のリード部に対応するランド部に接続する工
   程と、を有することを特徴とする半導体装置の製造方
   法。