JP2007524227A - 高電圧／高電力ダイパッケージを形成する方法 - Google Patents

高電圧／高電力ダイパッケージを形成する方法 Download PDF

Info

Publication number
JP2007524227A
JP2007524227A JP2006517324A JP2006517324A JP2007524227A JP 2007524227 A JP2007524227 A JP 2007524227A JP 2006517324 A JP2006517324 A JP 2006517324A JP 2006517324 A JP2006517324 A JP 2006517324A JP 2007524227 A JP2007524227 A JP 2007524227A
Authority
JP
Japan
Prior art keywords
component
forming
circuit trace
portable electronic
electronic product
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2006517324A
Other languages
English (en)
Other versions
JP4733025B2 (ja
Inventor
ハバード，ロバート・エル
ミラ，ジュアン・ジー
Original Assignee
メドトロニック・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by メドトロニック・インコーポレーテッド filed Critical メドトロニック・インコーポレーテッド
Publication of JP2007524227A publication Critical patent/JP2007524227A/ja
Application granted granted Critical
Publication of JP4733025B2 publication Critical patent/JP4733025B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985—Flexible insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73269—Layer and TAB connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83851—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester being an anisotropic conductive adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1301—Thyristor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】
【解決手段】フレキシブル非伝導性基板を提供するステップと、伝導層を基板に形成するステップと、弱体なリードを有する回路トレースを伝導層から形成するステップとを備える、高電圧構成要素パッケージを形成する方法である。構成要素の第一の側部は、回路トレースの少なくとも一部分の上方にあり、構成要素は、トレースの弱体なリードを破断させ且つ、リードを構成要素に接合することにより回路トレースに連結される。次に、フレキシブル基板は、回路トレースの別の部分が構成要素の第二の側部に近接するように曲げ又は折り重ねる。トレースは、伝導性接着剤又は別の弱体なトレースと接合することにより、構成要素の第二の側部に連結される。

Description

本発明は、全体として、ダイパッケージング、より具体的には、植込み型医療装置に対して有用な高電圧／高電力ダイパッケージを形成する方法に関する。
ダイパッケージングは、電子製品の設計者及び製造メーカから顕著な程度の注目を集め続けている。この注目は、より優れた効率、高い性能、及び小さい寸法の製品に対するマーケットの需要に基づくものである。小さい寸法に対するマーケットの需要は、少なくともある程度、植込み型医療装置（ＩＭＤ）のような、携帯型電子製品のアプリケーション物により推進される。
ＩＭＤパッケージの寸法が益々、小型化し、また、益々より多くの構成要素がかかる装置に追加されるのに伴い、追加的な構成要素に対し利用可能なＩＭＤパッケージ内の面積は実質的に減少している。更に、構成要素の寸法も小型化するに伴い、ＩＭＤパッケージ内の全三次元の利用を改良することが望ましい。電子パッケージ内の全三次元の利用を改良するダイパッケージは、ＩＭＤパッケージのような携帯型パッケージを含むものが製造されているが、ダイパッケージ及びダイパッケージを形成する方法に対し更なる改良が求められている。例えば、設計者及び製造メーカは、フリップチップダイパッケージの効率及びコスト効果並びにこれらのフリップチップダイパッケージを製造する方法の改良を探求している。
高電圧及び高電力のダイは、かかるダイがそのダイの両面に電気接点を有することが多いため、パッケージにて追加的な技術的課題を呈している。高電力／電圧ダイとは、構成要素の任意の２つの電気端子又は接点を亙って約５０ボルト以上の電位にて作動可能な電子的構成要素又は装置を意味する。かかる高電力／電圧構成要素は、約１００ボルト以上の直流電圧にて更に作動可能であり、更に、約３００ボルト以上、５００ボルト以上、１，０００ボルト以上、更に１６００ボルト以上の直流電圧にてさえも作動可能である。
かかる高電力／電圧構成要素は、高電圧ダイ及び高電圧の表面実装構成要素を含むが、これらにのみ限定されるものではない。かかる構成要素は、該構成要素と関係した２つ又はより多数の電気接点領域を有している。かかる接点領域は、構成要素の任意の箇所（例えば、頂部、底部、端縁等）に配置することができる。高電力／電圧ダイとは、全体として、半導体加工技術を使用して形成された固体相スイッチングデバイス、コンデンサ、抵抗器、整流器、又は任意の他の固体相電子デバイスを意味する。例えば、高電力／電圧ダイは、電界効果トランジスタ（ＦＥＴ）、金属酸化物半導体ＦＥＴ（ＭＯＳＦＥＴ）、絶縁ゲートＦＥＴ（ＩＧＦＥＴ）、サイリスタ、双極トランジスタ、ダイオード、ＭＯＳ制御サイリスタ、抵抗器等のようなデバイスを含むことができる。高電力／電圧ダイの更なる特徴は、大電流、垂直な電流の流れをダイの底部又は裏側からダイの頂部又は正面側に、及び（又は）例えば、ダイの頂面及び底面の双方における作用可能なパッド又は接点まで切り換え又は伝導する能力を含むことができる。
このため、高電力／電圧ダイをチップ規模にてパッケージングする１つの好ましい解決策は、ダイを基板にワイヤボンディングし、また、ダイの周りにて及びダイの上方に施された誘電性絶縁体を有することである。本発明の譲受人に譲渡された米国特許明細書６，０５７，１７５号には、かかる配置が示されているが、このパッケージング技術は、基板におけるダイ面積の寸法及び全体的なパッケージの高さを増大させる。このため、高電力／電圧デバイスに対する誘電性被覆を含むフリップチップアプローチが必要とされている。
上記に鑑みて、フリップチップパッケージを含む、ダイパッケージを形成する方法を提供することが望ましいことを理解すべきである。更に、ダイパッケージを形成する方法の効率及びコスト効果を改良するような、ダイパッケージを形成する方法を改良することが望まれるであろう。更に、当該技術分野の当業者には、本発明の上記の背景及び以下の概要、図面の簡単な説明、図面の詳細な説明及び特許請求の範囲から追加的な望ましい特徴が明らかになるであろう。
本発明の教示に従って高電圧／電力ダイパッケージを形成する方法が提供される。該方法は、回路トレースを有するフレキシブル基板にダイの第一の側部を取り付けるステップと、ダイの第一の側部を基板に接合し且つダイの端子をトレースに接合するステップと、フレキシブル基板を折り重ね、トレースがダイの第二の側部の上方となるようにするステップと、トレースをダイの第二の側部の端子に接合するステップとを備えている。
本発明は、同様の要素を同様の参照番号にて表示する、添付図面に関して以下に説明する。
本発明の以下の詳細な説明において、実施の形態の一部を形成し、また、本発明を本発明に従って実施することができる一例としての特定の実施の形態を介して示した添付図面について説明する。しかし、その他の実施の形態も利用可能で、本発明の範囲から逸脱せずに構造的及び論理的な変更を為すことも可能であることを理解すべきである。
本発明の一例としての実施の形態は、図１のフローチャートに記載されており、この実施の形態は、高電圧の個別のダイ及びその他の高電圧構成要素を少ないピン数にてチップ規模の表面実装可能なパッケージ内にパッケージングするのに特に有益であり、ここで、「高電圧構成要素」又は「高電圧の個別のダイ」は、本明細書にて、５０ボルト以上、好ましくは１００ボルト以上、より好ましくは５００ボルト以上、更により好ましくは１０００又は１６００ボルト以上の電位にて作動可能であるデバイスとして定義される。しかし、当該技術分野の当業者は、その他のダイ及び構成要素を同様の要領にてパッケージすることができ、図１の方法に従って製造されたダイパッケージは多岐に亙る用途にて使用することが可能であることが認識されよう。この方法に従って形成されたダイパッケージ又は高電圧ダイパッケージは、電界効果トランジスタ（ＦＥＴ）、金属酸化物半導体（ＭＯＳ）ＦＥＴ（ＭＯＳＦＥＴ）、絶縁ゲートＦＥＴ（ＩＧＦＥＴ）、サイリスタ、双極トランジスタ、ダイオード、ＭＯＳ制御サイリスタ、抵抗器又は同等のもの、特に、構成要素の両側部に電気接点を有するデバイスのような多数のデバイスを含むことができる。
図１を参照すると、基板が提供される（１２）。該基板は、ポリイミド、プラスチック、ポリエステル、フルオロポリマー、エポキシ膜、ポリエチレン膜又はフルオロポリマー膜又はこれらの材料の組み合わせのような可撓性の材料で形成されることが好ましい。伝導層は基板の頂部に形成され、該伝導層は伝導経路又はトレースを形成し得るようエッチングすることができる。
その両側部に電気接点又は接合パッドを有するダイ又は構成要素は、第一の側部が少なくとも部分的に伝導性トレースの一部分の上方にある状態にてフレキシブル基板に実装される（１４）。ダイの第一の側部は、幾つかの接合パッドを有することができる。ダイは、第一の側部における接点又はパッドの各々がその機能について以下に説明する１つ又はより多くの弱体なリードの上方になるように実装される。ダイは非伝導性接着剤にて実装し、ダイを更なる加工のため適所に配置することができる。接着剤は、ダイを一時的に仮止めし得るよう接着剤ドット又はポストの形態とすることができる。
ダイ又は構成要素の第一の側部における電気接点又は接合パッドは、電気接点の上方に位置する弱体なリードを破損させ且つ、超音波熱圧着（ｔｈｅｒｍｏｓｏｎｉｃ）又は熱圧着（ｔｈｅｒｍｏｃｏｍｐｒｅｓｓｉｏｎ）接合法のような従来の接合技術を使用して第一のトレースに接合される（１６）。
列状のはんだボールは基板の一側部、すなわち、基板を通じて提供され、はんだボールが回路トレースと接触するのを許容する（１８）。はんだボールはパッケージした構成要素をフリップチップ実装するのを許容し得るようパッケージの一側部に形成されることが好ましい。以下に説明するように、図２及び図３の説明と共に、構成要素の第二の側部と接触する設計とされた回路トレースは、エッチングされて、これら回路トレースはパッケージの第二の側部から第一の側部まで伸びてフリップチップ実装を容易にする。
次に、フレキシブル基板を折り重ね、基板の一部における伝導層トレースはダイ又は構成要素の第二の側部の上方に位置するようにする（２０）。次に、伝導性トレースをダイの第二の側部の電気端子に接合する（２２）。該トレースをダイ又は構成要素の第二の側部に接合することは、伝導性接着剤により施すといった任意の数の技術により提供することができる。好ましくは、ダイの第二の側部における電気接点は単一の電気接点であるものとする。ダイの第二の側部が１つ以上の電気接点を有するならば、接合方法はこのことを考慮に入れる。
次に、例えば、植込み型医療装置にて使用される別の回路に実装する準備としてパッケージを完成させるため、パッケージ化した構成要素を（選択可能に）封入化することができ（２４）、また、過程が複数のダイにて行われるならば、この時点にて又は、個々のパッケージを形成するため封入を行う前に、単一化が行われる。
本発明のステップ又は二次的ステップは、図１のこの詳細な説明にて好ましい順序にて示されている。しかし、この過程のステップの幾つかは、本発明の範囲から逸脱せずに、異なる順序にて行うことができる、例えば、構成要素の一側部又は反対側部に接触するステップは、別の順序にて行い、異なる数の電気接点を有する構成要素を構成要素の一側部又は反対側部にて受け入れることができる。過程の工程におけるその他の変更例は、当該技術分野の当業者に明らかであろうし、過程のステップ順序は、何らの意味にても制限的なものとみなすべきではない。
図２及び図３には、パッケージ及び関係した構成要素のそれぞれ頂面図及び側面図であり、以下の説明は、図２及び図３の双方に関するものである。より具体的には、図２には、１つ以上の半導体ダイ又はその他の電子構成要素がその上に実装されるフレキシブル基板３０が示されている。該基板は、ポリイミド、プラスチック、ポリエステル、フルオロポリマー、エポキシ膜、ポリエチレン膜又はフルオロポリマー膜又はこれら材料の組み合わせのような、可撓性の材料にて形成されることが好ましい。伝導層３２は、基板３０の頂部に形成され、該伝導層は、伝導性経路又はトレースを形成し得るようエッチングすることができる。図３には、基板３０及び伝導層３２の側面図が示されている。
図２を再度参照すると、ダイ実装領域は、全体として、参照番号３４の斜線で示されている。トレースが望まれないこれらの領域内にて伝導層３２をエッチングすることにより形成された回路トレース３６、３８、４０が示されている。全体として、ダイにおける電気接点と等しい多数のトレースがあり、この場合、ダイの第一の側部における２つの電気接点に相応する２つのトレース３６、３８があり、また、ダイの第二の側部と接触する１つのトレース４０がある。以下により詳細に説明するように、基板３０の部分４２、４４を除去して、トレースとダイとの間の接触を許容することができる。
上述したように、高電力／電圧ダイは、通常、少数の電気接点を有しており、また、典型的に、電界効果トランジスタダイは、ダイの一側部における１つと、図２に示すように反対側部における２つという、３つの接点のみを有する。ダイ（その下方の回路トレースを明確に示すため図示せず）は、ダイ実装領域３４に実装することができ、ダイの第一の側部は２つの端子を有し、その１つの端子は回路トレース３６、３８内でそれぞれ空隙４２、４４の各々の上方にある。その後に、第二の側部（図２の頂部）に折り重ねられるであろう回路トレース４０は、基板に複数の通路４６を有しており、該複数の通路により基板を通じてトレース４０に隣接する第二の側部にはんだボール接続を行い、その後に完成したパッケージ体を表面実装することを可能にする。回路トレース３６、３８は、同様に基板に通路６８を有しており、はんだボールにより基板を通じて電気的接触を為すことを可能にする。
ダイ（図３に参照番号６４で示すが、図２に図示せず）をダイ実装領域３４に配置し且つ、該ダイを所要位置に仮止めし又は接着させた後、列状のはんだボール４６、６８を通路に施し、回路トレースとダイの両側部との間にて電気的接点を提供する。ダイ６４は、非伝導性接着剤ドット又はポストを使用することにより、更なる加工のため所要位置に仮止めし、図３により明確に見ることができるように、第６４を回路トレースよりも僅かに上方に持ち上げる。
その後、回路トレース４０を保持する基板の部分をほぼ線５４に沿ってダイの上に折り重ねる。ダイの第二の側部すなわち、裏側部を伝導性接着剤６２又は別の便宜な手段により物理的に且つ電気的にトレース４０に連結する。
理解し得るよう、回路トレース４０は、ダイ接点領域から折り重ね線５４を経て且つ、パッケージの側部の周りを伸びており、はんだボール通路４６は、はんだボール通路６８と同一の完成したパッケージ側にあり、パッケージしたダイを表面実装することを可能にする。
図２にて理解し得るように、回路トレース３６、３８には、構成要素又はダイの第一の側部における２つの電気接点とそれぞれ接触する弱体な接点要素５０、５２が関係している。これらの接点要素５０、５２の下方のフレキシブル基板３０は、上述したように、箇所４２、４４にて除去されている。図３に示すように、基板３０の開口部４２、４４は、ダイにおける電気接点に隣接して配置された弱体なリード５０、５２にアクセスすることを可能にする。
弱体な接点要素５０、５２は、ダイに向けて押され、これにより箇所５８、６０における接点要素を破断させ、このためダイの電気接点又は接合パッドに対し従来のワイヤボンディングに代えてリード接合として接点要素を使用することができる。接点要素５０、５２は、任意の従来の技術、好ましくは超音波熱圧着又は熱圧着リード接合法のような技術を使用してダイに接合される。ダイにおける電気接点の各々に対して提供された弱体なリードの数は、その端子にて流れると予想される電流の量によって決まる。より高電流であれば、より多くのリードを破断させ且つダイに接合することが必要となる。
図３には、パッケージ体の側面図が示され、基板は参照番号３０で示され、伝導回路トレース層は参照番号３２で示されている。代表的な弱体な設定要素５０、５２は、ダイ６４と接触するよう上方に曲げて示されており、接点要素５０は箇所６０にて回路トレース３６又は３８から破断されている。ダイ６４は、伝導性接着剤６２によりトレース３２に取り付けられる。
トレース３６、３８は、ダイ又は構成要素の第一の側部の電気接点をパッケージの１つの面におけるはんだボール６８の列に対し保持している。次に、高電力／電圧構成要素又はダイを保持するパッケージは、パッケージの同一面に保持された構成要素又はダイの両側部から全ての電気接点を有し、これにより表面実装に適したパッケージにする。
最後に、適宜な非伝導性ポッティングコンパウンド６６をダイ６４の周りに射出して、基板及びダイの電気的接合部を折り重ねる準備として最初にダイを所要位置に保持していた非伝導性接着剤ポスト又はドットから残る全ての間隙を充填することにより、構成要素をパッケージ内で封入することができる。これと代替的に、パッケージの全体（勿論、はんだボール４６、６８は除く）を適宜なコンパンウンドにより封入してもよい。
図２及び図３の双方から理解し得るように、パッケージの全体は、構成要素又はダイよりも僅かだけ大きい底面積を有しており、これにより植込み型医療装置（ＩＭＤ）にて使用するのに適した小型のパッケージを提供する。
上記の説明から、本発明の背景、概要、図面の簡単な説明、図面の詳細な説明に記載された顕著な利点をもたらし、また、当該技術分野の当業者に明らかであろう顕著な利点をももたらすダイパッケージを形成する方法が提供されることが認識されよう。更に、実施の形態について本発明の上記の詳細な説明にて記載したが、この実施の形態にて極めて多数の変更例が存在することが理解されよう。また、図示した実施の形態は単に１つの一例としての好ましい実施の形態であり、本発明の範囲、適用可能性又は形態を何らかの意味にて制限することを意図するものではないことも理解されよう。上記の詳細な説明は、当該技術分野の当業者に対し、本発明の一例としての好ましい実施の形態を具体化する便宜な手引きを提供するものであり、特許請求の範囲に記載された本発明の精神及び範囲から逸脱せずに、この図面の詳細な説明に記載された要素の機能及び配置の点にて色々な変更を為すことが可能であることも理解すべきである。
本発明の一例としての実施の形態のフローチャートである。 ダイの第一の側部は基板に形成された伝導性トレースの上方に位置する、ダイを実装すべきフレキシブル基板の平面図である。 基板が折り重ねられて基板における伝導性トレースとダイの第二の側部との間の接触を許容する、フレキシブル基板に実装されたダイの側面図である。

Claims (24)

  1. 構成要素の１つ以上の側部に電気接点を有する構成要素用のフリップチップ構成要素パッケージを形成する方法において、
    構成要素の実質的に２倍の幅のフレキシブル基板を提供するステップと、
    該基板に伝導層を形成するステップと、
    電気的に別個の回路トレースを伝導層から形成するステップであって、少なくとも１つの該回路トレースは弱体なリードを有する前記ステップと、
    構成要素の第一の側部を第一の回路トレースに取り付けるステップと、
    第二の回路トレースが構成要素の第二の側部の上方に位置するように基板を折り重ねるステップと、
    構成要素の第一の側部を第一の回路トレースに電気的に接合するステップと、
    構成要素の第二の側部を第二の回路トレースに電気的に接合するステップとを備え、
    接合部の１つは、弱体なリードを破断させ且つ、弱体なリードを構成要素に接触させることにより形成される、フリップチップ構成要素パッケージを形成する方法。
  2. 請求項１に記載の方法において、
    第一の回路トレース及び第二の回路トレースの双方は、基板が折り重ねられたとき、通路（ｖｉａｓ）の全てが構成要素の同一側にあるように配置された通路を有する、方法。
  3. 請求項２に記載の方法において、
    構成要素を回路板に実装することができるようはんだボールを通路に施すステップを更に備える、方法。
  4. 請求項１に記載の構成要素パッケージを形成する方法において、
    前記構成要素は、電界効果トランジスタ（ＦＥＴ）、金属酸化物半導体（ＭＯＳ）ＦＥＴ（ＭＯＳＦＥＴ）、絶縁ゲートＦＥＴ（ＩＧＦＥＴ）、サイリスタ、双極トランジスタ、ダイオード、ＭＯＳ制御サイリスタ、及び抵抗器から成る群から選ばれたデバイスである、構成要素パッケージを形成する方法。
  5. 請求項１に記載の方法において、
    フレキシブル基板は、ポリイミド、ポリエステル、フルオロポリマーエポキシ、ポリエチレン及びフルオロカーボンから成る群から選ばれた材料である、方法。
  6. 請求項４に記載の方法において、
    構成要素は５０ボルト以上の電位にて作動可能である、方法。
  7. 請求項４に記載の方法において、
    構成要素は５００ボルト以上の電位にて作動可能である、方法。
  8. 請求項４に記載の方法において、
    構成要素は１０００ボルト以上の電位にて作動可能である、方法。
  9. 請求項１に記載の構成要素パッケージを形成する方法において、
    回路トレースは、回路トレースの弱体なリードと接合することにより構成要素の第一の側部に連結される、構成要素パッケージを形成する方法。
  10. 携帯型電子製品のアプリケーション物を形成する方法において、
    構成要素パッケージを形成するステップを備え、該構成要素パッケージを形成するステップは、
    構成要素の実質的に２倍の幅のフレキシブル基板を提供するステップと、
    該基板に伝導層を形成するステップと、
    電気的に別個の回路トレースを伝導層から形成するステップであって、少なくとも１つの該回路トレースは弱体なリードを有する前記ステップと、
    構成要素の第一の側部を第一の回路トレースに取り付けるステップと、
    第二の回路トレースが構成要素の第二の側部の上方に位置するように基板を折り重ねるステップと、
    構成要素の第一の側部を第一の回路トレースに電気的に接合するステップと、
    構成要素の第二の側部を第二の回路トレースに電気的に接合するステップとを備え、
    接合部の１つは、弱体なリードを破断させ且つ、弱体なリードを構成要素に接触させることにより形成される、携帯型電子製品のアプリケーション物を形成する方法。
  11. 請求項１０に記載の携帯型電子製品のアプリケーション物を形成する方法において、
    前記構成要素パッケーを携帯型電子製品のアプリケーション物に連結する前記ステップは、前記構成要素パッケージを携帯型電子製品のアプリケーション物に実装するステップを備える、方法。
  12. 請求項１０に記載の携帯型電子製品のアプリケーション物を形成する方法において、
    前記構成要素パッケージを携帯型電子製品のアプリケーション物に連結する前記ステップは、前記構成要素パッケージを携帯型電子製品のアプリケーション物に表面実装するステップを備える、方法。
  13. 請求項１０に記載の携帯型電子製品のアプリケーション物を形成する方法において、
    前記携帯型電子製品のアプリケーション物は植込み型医療装置（ＩＭＤ）である、方法。
  14. 請求項１０に記載の携帯型電子製品のアプリケーション物を形成する方法において、
    前記構成要素は５０ボルト以上の電位にて作動可能である、方法。
  15. 請求項１０に記載の携帯型電子製品のアプリケーション物を形成する方法において、
    前記構成要素は５００ボルト以上の電位にて作動可能である、方法。
  16. 請求項１０に記載の携帯型電子製品のアプリケーション物を形成する方法において、
    前記構成要素は１０００ボルト以上の電位にて作動可能である、方法。
  17. 請求項１０に記載の携帯型電子製品のアプリケーション物を形成する方法において、
    前記構成要素は、電界効果トランジスタ（ＦＥＴ）、金属酸化物半導体（ＭＯＳ）ＦＥＴ（ＭＯＳＦＥＴ）、絶縁ゲートＦＥＴ（ＩＧＦＥＴ）、サイリスタ、双極トランジスタ、ダイオード、ＭＯＳ制御サイリスタ、及び抵抗器から成る群から選ばれたデバイスを備える、方法。
  18. 請求項１０に記載の携帯型電子製品のアプリケーション物を形成する方法において、
    前記フレキシブル基板は、ポリイミド、ポリエステル、フルオロポリマーエポキシ、ポリエチレン及びフルオロカーボンから成る群から選ばれた材料である、方法。
  19. 請求項１０に記載の携帯型電子製品のアプリケーション物を形成する方法において、
    回路トレースは、伝導性境界面により構成要素の第二の側部に連結される、方法。
  20. 請求項１９に記載の携帯型電子製品を形成する方法において、
    前記伝導性境界面は伝導性接着剤である、方法。
  21. 請求項１０に記載の構成要素パッケージを形成する方法において、
    回路トレースは、回路トレースの弱体なリードと接合することにより構成要素の第一の側部に連結される、方法。
  22. 構成要素の１つ以上の側部に電気接点を有する構成要素に対する表面実装構成要素パッケージを形成する方法において、
    導電層を有するフレキシブル基板を提供するステップと、
    電気的に別個の回路トレースを伝導層から形成するステップであって、少なくとも１つの該回路トレースは弱体なリードを有する前記ステップと、
    回路トレースが構成要素の第一の側部における電気接点と電気的接触を為すように構成要素の第一の側部を第一の回路トレースに取り付けるステップと、
    第二の回路トレースが構成要素の第二の側部の上方に位置し、第二の回路トレースが構成要素の第二の側部における電気接点と電気的接触を為すように基板を折り重ねるステップとを備え、
    電気接点の１つは、弱体なリードを破断させ且つ、弱体なリードを構成要素の電気接点に接触させることにより形成される、表面実装構成要素パッケージを形成する方法。
  23. 請求項２２に記載の方法において、回路トレースの各々には、基板の通路を通って伸びるはんだボールが接触する、方法。
  24. 請求項２３に記載の方法において、はんだボールの全てがパッケージをフリップチップ様に実装するのを許容し得るようにパッケージの同一側部にある、方法。
JP2006517324A 2003-06-18 2004-06-17 フリップチップダイパッケージを形成する方法、携帯型電子製品を形成する方法、及び表面実装ダイパッケージを形成する方法 Expired - Fee Related JP4733025B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/464,151 2003-06-18
US10/464,151 US6991961B2 (en) 2003-06-18 2003-06-18 Method of forming a high-voltage/high-power die package
PCT/US2004/019245 WO2004114336A2 (en) 2003-06-18 2004-06-17 Method for forming a high-voltage / high-power die package

Publications (2)

Publication Number Publication Date
JP2007524227A true JP2007524227A (ja) 2007-08-23
JP4733025B2 JP4733025B2 (ja) 2011-07-27

Family

ID=33517229

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006517324A Expired - Fee Related JP4733025B2 (ja) 2003-06-18 2004-06-17 フリップチップダイパッケージを形成する方法、携帯型電子製品を形成する方法、及び表面実装ダイパッケージを形成する方法

Country Status (5)

Country Link
US (1) US6991961B2 (ja)
EP (1) EP1644977A2 (ja)
JP (1) JP4733025B2 (ja)
CA (1) CA2529272A1 (ja)
WO (1) WO2004114336A2 (ja)

Families Citing this family (44)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6642136B1 (en) * 2001-09-17 2003-11-04 Megic Corporation Method of making a low fabrication cost, high performance, high reliability chip scale package
US7099293B2 (en) * 2002-05-01 2006-08-29 Stmicroelectronics, Inc. Buffer-less de-skewing for symbol combination in a CDMA demodulator
US7536658B2 (en) * 2004-10-29 2009-05-19 Synopsys, Inc. Power pad synthesizer for an integrated circuit design
US7346869B2 (en) 2004-10-29 2008-03-18 Synopsys, Inc. Power network analyzer for an integrated circuit design
US7353490B2 (en) 2004-10-29 2008-04-01 Synopsys, Inc. Power network synthesizer for an integrated circuit design
US20060251188A1 (en) * 2005-03-28 2006-11-09 Akros Silicon, Inc. Common-mode suppression circuit for emission reduction
US7767543B2 (en) * 2005-09-06 2010-08-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a micro-electro-mechanical device with a folded substrate
JP5113262B2 (ja) 2007-12-13 2013-01-09 カーディアック ペースメイカーズ， インコーポレイテッド 除細動ショック出力回路
US8433404B2 (en) 2009-05-19 2013-04-30 Cardiac Pacemakers, Inc. Integrated high voltage output circuit
US8546906B2 (en) 2011-07-19 2013-10-01 The United States Of America As Represented By The Secretary Of The Army System and method for packaging of high-voltage semiconductor devices
US20130249542A1 (en) * 2012-03-21 2013-09-26 Yang Zhao Foldable substrate
CN103400771B (zh) * 2013-08-06 2016-06-29 江阴芯智联电子科技有限公司 先蚀后封芯片倒装三维系统级金属线路板结构及工艺方法
CN103413766B (zh) * 2013-08-06 2016-08-10 江阴芯智联电子科技有限公司 先蚀后封芯片正装三维系统级金属线路板结构及工艺方法
CN103456645B (zh) * 2013-08-06 2016-06-01 江阴芯智联电子科技有限公司 先蚀后封三维系统级芯片正装堆叠封装结构及工艺方法
US9265947B2 (en) * 2013-11-08 2016-02-23 Boston Scientific Neuromodulation Corporation Circuit board for an implantable medical device, and method of fabricating and testing
US9560737B2 (en) 2015-03-04 2017-01-31 International Business Machines Corporation Electronic package with heat transfer element(s)
US10426037B2 (en) 2015-07-15 2019-09-24 International Business Machines Corporation Circuitized structure with 3-dimensional configuration
US10098235B2 (en) 2015-09-25 2018-10-09 International Business Machines Corporation Tamper-respondent assemblies with region(s) of increased susceptibility to damage
US9911012B2 (en) 2015-09-25 2018-03-06 International Business Machines Corporation Overlapping, discrete tamper-respondent sensors
US9591776B1 (en) 2015-09-25 2017-03-07 International Business Machines Corporation Enclosure with inner tamper-respondent sensor(s)
US9578764B1 (en) 2015-09-25 2017-02-21 International Business Machines Corporation Enclosure with inner tamper-respondent sensor(s) and physical security element(s)
US9924591B2 (en) 2015-09-25 2018-03-20 International Business Machines Corporation Tamper-respondent assemblies
US10175064B2 (en) 2015-09-25 2019-01-08 International Business Machines Corporation Circuit boards and electronic packages with embedded tamper-respondent sensor
US10172239B2 (en) 2015-09-25 2019-01-01 International Business Machines Corporation Tamper-respondent sensors with formed flexible layer(s)
US9894749B2 (en) 2015-09-25 2018-02-13 International Business Machines Corporation Tamper-respondent assemblies with bond protection
US10143090B2 (en) 2015-10-19 2018-11-27 International Business Machines Corporation Circuit layouts of tamper-respondent sensors
US9978231B2 (en) 2015-10-21 2018-05-22 International Business Machines Corporation Tamper-respondent assembly with protective wrap(s) over tamper-respondent sensor(s)
US9913389B2 (en) 2015-12-01 2018-03-06 International Business Corporation Corporation Tamper-respondent assembly with vent structure
US9555606B1 (en) 2015-12-09 2017-01-31 International Business Machines Corporation Applying pressure to adhesive using CTE mismatch between components
US10327343B2 (en) 2015-12-09 2019-06-18 International Business Machines Corporation Applying pressure to adhesive using CTE mismatch between components
US9554477B1 (en) 2015-12-18 2017-01-24 International Business Machines Corporation Tamper-respondent assemblies with enclosure-to-board protection
WO2017111903A1 (en) * 2015-12-21 2017-06-29 Intel Corporation Integrating system in package (sip) with input/output (io) board for platform miniaturization
US9916744B2 (en) 2016-02-25 2018-03-13 International Business Machines Corporation Multi-layer stack with embedded tamper-detect protection
US9904811B2 (en) 2016-04-27 2018-02-27 International Business Machines Corporation Tamper-proof electronic packages with two-phase dielectric fluid
US9881880B2 (en) 2016-05-13 2018-01-30 International Business Machines Corporation Tamper-proof electronic packages with stressed glass component substrate(s)
US9913370B2 (en) 2016-05-13 2018-03-06 International Business Machines Corporation Tamper-proof electronic packages formed with stressed glass
US9858776B1 (en) 2016-06-28 2018-01-02 International Business Machines Corporation Tamper-respondent assembly with nonlinearity monitoring
US10321589B2 (en) 2016-09-19 2019-06-11 International Business Machines Corporation Tamper-respondent assembly with sensor connection adapter
US10271424B2 (en) 2016-09-26 2019-04-23 International Business Machines Corporation Tamper-respondent assemblies with in situ vent structure(s)
US10299372B2 (en) 2016-09-26 2019-05-21 International Business Machines Corporation Vented tamper-respondent assemblies
US9999124B2 (en) 2016-11-02 2018-06-12 International Business Machines Corporation Tamper-respondent assemblies with trace regions of increased susceptibility to breaking
US10327329B2 (en) 2017-02-13 2019-06-18 International Business Machines Corporation Tamper-respondent assembly with flexible tamper-detect sensor(s) overlying in-situ-formed tamper-detect sensor
US10306753B1 (en) 2018-02-22 2019-05-28 International Business Machines Corporation Enclosure-to-board interface with tamper-detect circuit(s)
US11122682B2 (en) 2018-04-04 2021-09-14 International Business Machines Corporation Tamper-respondent sensors with liquid crystal polymer layers

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275891A (ja) * 1997-03-28 1998-10-13 Hitachi Ltd 半導体装置
US6300679B1 (en) * 1998-06-01 2001-10-09 Semiconductor Components Industries, Llc Flexible substrate for packaging a semiconductor component
JP2003086760A (ja) * 2001-09-12 2003-03-20 Hitachi Ltd 半導体装置およびその製造方法
JP2004146751A (ja) * 2002-08-30 2004-05-20 Nec Corp 半導体装置及びその製造方法、回路基板、電子機器並びに半導体装置の製造装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5012323A (en) 1989-11-20 1991-04-30 Micron Technology, Inc. Double-die semiconductor package having a back-bonded die and a face-bonded die interconnected on a single leadframe
EP0473796A4 (en) 1990-03-15 1994-05-25 Fujitsu Ltd Semiconductor device having a plurality of chips
US5117282A (en) 1990-10-29 1992-05-26 Harris Corporation Stacked configuration for integrated circuit devices
US5186632A (en) 1991-09-20 1993-02-16 International Business Machines Corporation Electronic device elastomeric mounting and interconnection technology
US5281852A (en) 1991-12-10 1994-01-25 Normington Peter J C Semiconductor device including stacked die
US5241454A (en) 1992-01-22 1993-08-31 International Business Machines Corporation Mutlilayered flexible circuit package
US5394608A (en) 1992-04-08 1995-03-07 Hitachi Maxwell, Ltd. Laminated semiconductor device and fabricating method thereof
US5479051A (en) 1992-10-09 1995-12-26 Fujitsu Limited Semiconductor device having a plurality of semiconductor chips
US5291061A (en) 1993-04-06 1994-03-01 Micron Semiconductor, Inc. Multi-chip stacked devices
US5428190A (en) 1993-07-02 1995-06-27 Sheldahl, Inc. Rigid-flex board with anisotropic interconnect and method of manufacture
JP3180863B2 (ja) 1993-07-27 2001-06-25 富士電機株式会社 加圧接触形半導体装置およびその組立方法
US5497027A (en) 1993-11-30 1996-03-05 At&T Global Information Solutions Company Multi-chip module packaging system
US5904499A (en) 1994-12-22 1999-05-18 Pace; Benedict G Package for power semiconductor chips
US20020151111A1 (en) * 1995-05-08 2002-10-17 Tessera, Inc. P-connection components with frangible leads and bus
KR100204753B1 (ko) 1996-03-08 1999-06-15 윤종용 엘오씨 유형의 적층 칩 패키지
JPH09312357A (ja) 1996-05-21 1997-12-02 Fuji Electric Co Ltd 半導体装置
US6121676A (en) * 1996-12-13 2000-09-19 Tessera, Inc. Stacked microelectronic assembly and method therefor
US6225688B1 (en) 1997-12-11 2001-05-01 Tessera, Inc. Stacked microelectronic assembly and method therefor
US5953588A (en) 1996-12-21 1999-09-14 Irvine Sensors Corporation Stackable layers containing encapsulated IC chips
JP3796016B2 (ja) 1997-03-28 2006-07-12 三洋電機株式会社 半導体装置
US6057175A (en) 1997-12-04 2000-05-02 Medtronic, Inc. Method of making encapsulated package
US5987358A (en) 1998-02-17 1999-11-16 Intermedics, Inc. Semiconductor device packaging and method of fabrication
DE19821857A1 (de) * 1998-05-15 1999-11-18 Biotronik Mess & Therapieg Hochintegrierte elektronische Schaltung, insbesondere zum Einsatz in Herzschrittmachern
DE69938582T2 (de) 1998-09-09 2009-06-04 Seiko Epson Corp. Halbleiterbauelement, seine herstellung, leiterplatte und elektronischer apparat
ES2174584T3 (es) * 1999-03-29 2002-11-01 Hans Ruf Vehiculo elevador para aplilado, en especial carretilla elevadora, condispositivo de posicionamiento.
US20020121693A1 (en) 2000-12-11 2002-09-05 Milla Juan G. Stacked die package
US6626931B2 (en) 2000-12-26 2003-09-30 Medtronic, Inc. Implantable medical electronics using high voltage flip chip components
WO2003019654A1 (en) 2001-08-22 2003-03-06 Tessera, Inc. Stacked chip assembly with stiffening layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10275891A (ja) * 1997-03-28 1998-10-13 Hitachi Ltd 半導体装置
US6300679B1 (en) * 1998-06-01 2001-10-09 Semiconductor Components Industries, Llc Flexible substrate for packaging a semiconductor component
JP2003086760A (ja) * 2001-09-12 2003-03-20 Hitachi Ltd 半導体装置およびその製造方法
JP2004146751A (ja) * 2002-08-30 2004-05-20 Nec Corp 半導体装置及びその製造方法、回路基板、電子機器並びに半導体装置の製造装置

Also Published As

Publication number Publication date
WO2004114336A2 (en) 2004-12-29
US6991961B2 (en) 2006-01-31
US20040259289A1 (en) 2004-12-23
EP1644977A2 (en) 2006-04-12
CA2529272A1 (en) 2004-12-29
JP4733025B2 (ja) 2011-07-27
WO2004114336A3 (en) 2005-03-24

Similar Documents

Publication Publication Date Title
JP4733025B2 (ja) フリップチップダイパッケージを形成する方法、携帯型電子製品を形成する方法、及び表面実装ダイパッケージを形成する方法
US6920688B2 (en) Method for a semiconductor assembly having a semiconductor die with dual heat spreaders
US9559068B2 (en) Wafer scale package for high power devices
US8679896B2 (en) DC/DC converter power module package incorporating a stacked controller and construction methodology
JP2819285B2 (ja) 積層型ボトムリード半導体パッケージ
US6521982B1 (en) Packaging high power integrated circuit devices
US10930582B2 (en) Semiconductor device having terminals directly attachable to circuit board
US8951847B2 (en) Package leadframe for dual side assembly
US20090261462A1 (en) Semiconductor package with stacked die assembly
KR101519062B1 (ko) 반도체 소자 패키지
JPH08195329A (ja) 集積回路における薄膜チップコンデンサ及びその製造方法
JPH0661406A (ja) 半導体装置及び半導体装置の製造方法及びテ−プキャリア
WO2008106187A1 (en) Semiconductor package
US6858922B2 (en) Back-to-back connected power semiconductor device package
CN110190034B (zh) 包括具有经由开口安装的芯片和部件的载体的封装
EP0978871A2 (en) A low power packaging design
KR100621547B1 (ko) 멀티칩 패키지
KR20160045477A (ko) 전력 모듈 및 그 제조 방법
JP4386239B2 (ja) 半導体装置及びその製造方法
JP2001060660A (ja) 共通のハウジングに収納した３個の異なる半導体ダイ
US9721928B1 (en) Integrated circuit package having two substrates
JP2004063824A (ja) 半導体装置及びその製造方法
JP2822990B2 (ja) Ｃｓｐ型半導体装置
TWI244715B (en) Semiconductor package
JP2003133512A (ja) 樹脂パッケージ型半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070522

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100423

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100506

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100909

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20101208

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20101215

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110309

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110331

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110421

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140428

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees