JPS6020943Y2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS6020943Y2
JPS6020943Y2 JP1979119769U JP11976979U JPS6020943Y2 JP S6020943 Y2 JPS6020943 Y2 JP S6020943Y2 JP 1979119769 U JP1979119769 U JP 1979119769U JP 11976979 U JP11976979 U JP 11976979U JP S6020943 Y2 JPS6020943 Y2 JP S6020943Y2
Authority
JP
Japan
Prior art keywords
metal case
semiconductor element
mold plate
insert mold
external connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP1979119769U
Other languages
English (en)
Other versions
JPS5636162U (ja
Inventor
史朗 岩谷
Original Assignee
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 三菱電機株式会社 filed Critical 三菱電機株式会社
Priority to JP1979119769U priority Critical patent/JPS6020943Y2/ja
Priority to US06/182,404 priority patent/US4392151A/en
Publication of JPS5636162U publication Critical patent/JPS5636162U/ja
Application granted granted Critical
Publication of JPS6020943Y2 publication Critical patent/JPS6020943Y2/ja
Expired legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/043—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body
    • H01L23/047—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having a conductive base as a mounting as well as a lead for the semiconductor body the other leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H01L23/18—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device
    • H01L23/24—Fillings characterised by the material, its physical or chemical properties, or its arrangement within the complete device solid or gel at the normal operating temperature of the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4823—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a pin of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15312—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a pin array, e.g. PGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Dispersion Chemistry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Description

【考案の詳細な説明】 この考案は、複数個の外部接続用電極を有する半導体素
子に於て、その外部接続用電極を取扱い容易な外部端子
として引出し得る半導体装置の構造に関するものである
。
先ず、この種の従来装置の構造を第１図、第２図につい
て説明する。
第１図は従来装置の断面図、第２図はその平面図を示し
、上面に６個、下面に１個、合計７個の外部接続用半田
電極を有する半導体素子について例示する。
１は上記７個の外部接続用半田電極７を有する半導体素
子、２はヒートシンク兼取付台であるステム、３は外部
端子、４は外部端子３とステム２とを絶縁し、気密封止
するガラスシール、５は半導体素子１上面の６個の外部
接続用半田電極７を引出す予備ハンダされた成形リード
、６は半導体素子１を保護するキャップ、７は半導体素
子１の外部接続用半田電極、８はステム２の取付穴であ
る。
なお、上記外部端子３及び成形リード５は、半導体素子
１の上面電極数（この場合６個）あるわけである。
次に、この様に構成された従来装置の組立方法について
説明する。
まず、ガラスシール４により外部端子３が取付けられた
ステム２の上に半導体素子１を置き、熱板又は炉を使用
して、ステム２と半導体素子１とを半田付けする。
次に半導体素子１の外部接続用半田電極７と外部端子３
とを接続する様それぞれ６個の成形リード５を配置し、
熱板又は炉を使用して、半導体素子１め外部接続用半田
電極７と成形リード５、及び成形リード５と外部端子３
とを夫々半田付けする。
その後、半導体素子１及び成形リード５の部分を保護す
るため、キャップ６とステム２とを不活性ガス雰囲気中
に於て溶接するものである。
以上の様な従来装置においては、ステム２と外部端子３
とを絶縁、気密封止して取付けるためガラスシール４が
用いられておリステム２が高価となる。
また、半導体素子１の外部接続用半田電極７を外部端子
３に引出す為に成形リード５を介しているため半田付箇
所が合計１適所にもなり、接続箇所が多くそれだけ信頼
性も低いものとなっていた。
さらに、成形リードはそれぞれ個別であるため、配置す
るのに自動化が困難となり、手作業に頼らざるを得なく
組立費用も高いものになっていた。
その上、キャップ６とステム２とは溶接するため溶接機
が必要で、組立に於ける装置が大規模なものとなる等の
欠点があった。
この考案は上記従来装置のもつ種々の欠株を除去するた
めになされたもので、すぐれた半導体装置の構造を提供
するものである。
以下、第３図、第４図に示すこの考案の一実施例につい
て説明する。
第３図は上記実施例の断面図、第４図はその平面図を示
し、上述した従来装置と同様上面に６個、下面に１個、
合計７個の外部接続用半田電極７を有する半導体素子に
ついて例示する。
１１はヒートシンク兼ケースを形成する半田付可能な金
属ケースで、半導体素子１の位置決め用凹部１２を有す
る。
１３は、半導体素子１上面の６個の外部接続用半田電極
７を外部に引出す予備ハンダされた６個のリードフレー
ム１４の他端ヲ包含成形した耐熱絶縁性樹脂モールド部
材からなるインサートモールド板で、金属ケース１１の
取付穴８に位置する部分に取付穴８に嵌合し得る凸部１
７と金属ケース１１内に挿入される部分にＬ状部１５が
設けられている。
１６は金属ケース内に充填された樹脂モールド部材であ
る。
次に、上記の様に構成されたこの考案の組立方法につい
て説明する。
まず、金属ケース１１に設けられた位置決め用凹部１２
に半導体素子１を置き、次にリードフレーム１４の他端
を包含成形したインサートモールド板１３の凸部１７と
金属ケース１１の取付穴８とを嵌合する。
この状態でインサートモールド１３と金属ケース１１と
は固定され、同時に、半導体素子１は金属ケース１１の
凹部１２とばね圧をもったリードフレーム１４の一端と
に挟持される。
しかる後、熱板又は炉を使用し、半導体素子１と金属ケ
ース１１、及び半導体素子１の上面の外部接続用半田電
極７とリードフレーム１４の一端とを同時に半田付けす
る。
そして、半導体素子１及びリードフレーム１４を保護す
るため金属ケース１１内に樹脂モールド部材１６を充填
する。
これによりインサートモールド板１３のＬ状部１５が樹
脂モールド部材１６中に埋込まれ、インサートモールド
板１３と金属ケース１１とが完全に固定される。
この様にこの考案による装置の場合、半導体素子１の外
部接続用半田電極７が、リードフレーム１４により外部
へ引出され、このリードフレーム１４が、外部端子をも
兼ねているため、半田付箇所は合計７箇所ですみ、従来
装置の場合の約１７２となりそれだけ信頼性が向上する
。
また、リードフレーム１４は、インサートモールド板１
３に包含成形されているため、インサートモールド板１
３を金属ケース１１に嵌合するだけで、６個のリードフ
レーム１４が半導体素子１の上面電極７のそれぞれに同
時に配置され、よって組立の自動化が容易となり組立時
の軽減が計れる。
それに、半導体素子１は金属ケース１１の凹部１２に位
置決めされ、インサートモールド板１３は、凸部１７に
より金属ケース１１の取付穴８に位置決めされるため、
リードフレーム１４と半導体素子１の上面電極７とは、
はとんど位置ずれなく接続する事が出来る。
さらに、組立てに於ける装置としては、特に大規模な装
置は不要となる等すぐれた効果がある。
以上のように、この考案によれば、信頼性、作業性にお
いて優れた装置を得ることができ、更に安価に製造し得
るものであり、特に大電力用半導体素子等素子サイズの
大きい場合にその効果が大きいのである。
【図面の簡単な説明】
第１図は従来装置の断面図、第２図はその平面図、第３
図はこの考案の一実施例の断面図、第４図はその平面図
を示す。 図中、１は半導体素子、２はステム、３は外部端子、４
はガラスシール、５はＪｔ形リード、６はキャップ、７
は外部接続用半田電極、８は取付穴、１１は金属ケース
、１２は凹部、１３はインサートモールド板、１４はリ
ードフレーム、１５はＬ部、１６は樹脂モールド部材、
１７は凸部を示す。 尚、各図中同一符号は同−又は相当部分を示す。

Claims (2)

    【実用新案登録請求の範囲】
  1. （１）複数個の外部接続用半田電極を有する半導体素子
    、該半導体素子の位置決め用凹部を有するヒートシンク
    を形威し、取付穴を有する金属ケース、一端が上記外部
    接続用半田電極に夫々接続される複数個のリードフレー
    ムの他端が耐熱絶縁性樹脂モールド部材により包含成形
    され上記取付穴に嵌合し得る凸部を有するインサートモ
    ールド板、及び上記金属ケース内に充填され上記半導体
    素子を包含する樹脂モールド部材を備え、上記金属ケー
    スの取付穴に上記インサートモールド板の凸部を嵌合す
    ることにより上記金属ケースと上記インサートモールド
    板を固定し、かつ上記半導体素子が、上記金属ケースの
    凹部において上記インサートモールド板に包含成形され
    たリードフレームのばね圧により保持され、上記半導体
    素子の上記電極が上記金属ケースと、上記リードフレー
    ムとに半田付けされて成る半導体装置。
  2. （２）インサートモールド板はＬ状部を有し、該り状部
    が上記金属ケース内に充填される樹脂モールド部材によ
    り埋込まれることにより上記インサートモールド板と上
    記金属ケースとを固定するようにした実用新案登録請求
    の範囲第１項記載の半導体装置。
JP1979119769U 1979-08-29 1979-08-29 半導体装置 Expired JPS6020943Y2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP1979119769U JPS6020943Y2 (ja) 1979-08-29 1979-08-29 半導体装置
US06/182,404 US4392151A (en) 1979-08-29 1980-08-26 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1979119769U JPS6020943Y2 (ja) 1979-08-29 1979-08-29 半導体装置

Publications (2)

Publication Number Publication Date
JPS5636162U JPS5636162U (ja) 1981-04-07
JPS6020943Y2 true JPS6020943Y2 (ja) 1985-06-22

Family

ID=14769731

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1979119769U Expired JPS6020943Y2 (ja) 1979-08-29 1979-08-29 半導体装置

Country Status (2)

Country Link
US (1) US4392151A (ja)
JP (1) JPS6020943Y2 (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5746662A (en) * 1980-09-04 1982-03-17 Toshiba Corp Semiconductor rectifier
JPH0233365Y2 (ja) * 1985-05-02 1990-09-07
JPH0740600B2 (ja) * 1987-04-30 1995-05-01 三菱電機株式会社 半導体装置
JPH02155256A (ja) * 1988-12-08 1990-06-14 Mitsubishi Electric Corp 半導体装置
EP0400177A1 (de) * 1989-05-31 1990-12-05 Siemens Aktiengesellschaft Verbindung eines Halbleiterbauelements mit einem Metallträger
DE4115043A1 (de) * 1991-05-08 1997-07-17 Gen Electric Dichtgepackte Verbindungsstruktur, die eine Kammer enthält
JP2907186B2 (ja) * 1997-05-19 1999-06-21 日本電気株式会社 半導体装置、その製造方法
JP3003638B2 (ja) * 1997-08-05 2000-01-31 日本電気株式会社 半導体装置、その製造方法
JP3939429B2 (ja) 1998-04-02 2007-07-04 沖電気工業株式会社 半導体装置
US6949824B1 (en) * 2000-04-12 2005-09-27 Micron Technology, Inc. Internal package heat dissipator
US6930397B2 (en) * 2001-03-28 2005-08-16 International Rectifier Corporation Surface mounted package with die bottom spaced from support board
US7476964B2 (en) * 2001-06-18 2009-01-13 International Rectifier Corporation High voltage semiconductor device housing with increased clearance between housing can and die for improved flux flushing
US6784540B2 (en) 2001-10-10 2004-08-31 International Rectifier Corp. Semiconductor device package with improved cooling
US7579697B2 (en) 2002-07-15 2009-08-25 International Rectifier Corporation Arrangement for high frequency application
US20050269677A1 (en) * 2004-05-28 2005-12-08 Martin Standing Preparation of front contact for surface mounting
JP4538359B2 (ja) * 2005-03-31 2010-09-08 株式会社日立産機システム 電気回路モジュール
US7230333B2 (en) 2005-04-21 2007-06-12 International Rectifier Corporation Semiconductor package
US8466546B2 (en) * 2005-04-22 2013-06-18 International Rectifier Corporation Chip-scale package
TW201011869A (en) * 2008-09-10 2010-03-16 Cyntec Co Ltd Chip package structure

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3763403A (en) * 1972-03-01 1973-10-02 Gen Electric Isolated heat-sink semiconductor device
JPS4943722U (ja) * 1972-07-21 1974-04-17
US3820153A (en) * 1972-08-28 1974-06-25 Zyrotron Ind Inc Plurality of semiconductor elements mounted on common base
JPS50137445A (ja) * 1974-04-18 1975-10-31
US3920114A (en) * 1974-09-09 1975-11-18 Scm Corp Release and blocking mechanism for power operated typewriters
DE2610136A1 (de) * 1976-03-11 1977-09-22 Bosch Gmbh Robert Spannungsregler fuer generatoren
JPS5315763A (en) * 1976-07-28 1978-02-14 Hitachi Ltd Resin sealed type semiconductor device
US4330790A (en) * 1980-03-24 1982-05-18 National Semiconductor Corporation Tape operated semiconductor device packaging

Also Published As

Publication number Publication date
US4392151A (en) 1983-07-05
JPS5636162U (ja) 1981-04-07

Similar Documents

Publication Publication Date Title
JPS6020943Y2 (ja) 半導体装置
IT1280673B1 (it) Modulo di dispositivi a semiconduttori di alta potenza con bassa resistenza termica e metodo di fabbricazione semplificato
CN1763933B (zh) 印刷电路板与结合其的电路单元
JPS62202548A (ja) 半導体装置
US3105868A (en) Circuit packaging module
US4524497A (en) Method of making a low-profile crystal package with an improved crystal-mounting arrangement
US4453104A (en) Low-profile crystal package with an improved crystal-mounting arrangement
CN212413501U (zh) 一种贴片式连接的防腐蚀电路板
JPS6020930Y2 (ja) 両面冷却形半導体装置
JP2591614Y2 (ja) 気密端子
JPS5852685Y2 (ja) 電子部品の金属製外囲器
JPS63208250A (ja) 集積回路のパツケ−ジ構造
JPS6218048Y2 (ja)
JPH033969Y2 (ja)
JP4238470B2 (ja) サージアブソーバ及びその製造方法
JPS615558A (ja) 電子部品およびその製造方法
JPH0328515Y2 (ja)
JPS6011651Y2 (ja) 半導体装置
JPS59213146A (ja) ダブルヒ−トシンク形半導体装置
JPS6031164Y2 (ja) 電子機器素子封入構造
JPH09321261A (ja) 表面実装型固体イメージセンサ装置
JPH0138918Y2 (ja)
JPS607494Y2 (ja) 半導体装置
JPS5915080Y2 (ja) 半導体装置
JPS6032767Y2 (ja) 半導体装置用ステム